CN111549327A - 用于衬底的表面处理的方法和设备 - Google Patents

用于衬底的表面处理的方法和设备 Download PDF

Info

Publication number
CN111549327A
CN111549327A CN202010552277.0A CN202010552277A CN111549327A CN 111549327 A CN111549327 A CN 111549327A CN 202010552277 A CN202010552277 A CN 202010552277A CN 111549327 A CN111549327 A CN 111549327A
Authority
CN
China
Prior art keywords
substrate
substrate surface
particles
synthesis gas
amorphous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010552277.0A
Other languages
English (en)
Inventor
M.温普林格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Priority to CN202010552277.0A priority Critical patent/CN111549327A/zh
Publication of CN111549327A publication Critical patent/CN111549327A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

用于衬底的表面处理的方法和设备。本发明涉及如下方法，所述方法用于对衬底（1、1'）的至少主要地结晶的衬底表面（1o、1o'）的表面处理，使得通过所述衬底表面（1o、1o'）的非晶化在所述衬底表面（1o、1o'）处形成非晶层（2、2'、2"）其中所述非晶层（2、2'、2"）的厚度d＞0nm。此外，本发明涉及相应的设备。

Description

用于衬底的表面处理的方法和设备
本申请是申请日为2014年6月24日、申请号为 201480079844.8、国际申请号为PCT/EP2014/063303、发明名称为“用于衬底的表面处理的方法和设备”的专利申请的分案申请。
技术领域
本发明涉及根据权利要求1或8所述的方法及根据权利要求10所述的相应的设备。
背景技术
在半导体工业中，数年来已使用不同的接合技术来使衬底彼此连接。该连接过程称为接合。在临时接合方法与永久接合方法之间进行大致区别。
在临时接合方法中，将产物衬底与载体衬底接合使得所述产物衬底在处理后又可以被脱离。借助于临时接合方法能够以机械方式使产物衬底稳定。机械稳定化确保能够在不拱曲、变形或损坏的情况下处理产物衬底。在背面减薄过程期间及之后，通过载体衬底来稳定化是必要的。背面减薄过程允许产物衬底厚度减少至数微米。
在永久接合方法中，两个衬底持续地(即，永久地)彼此接合。两个衬底的永久接合也允许制造多层结构。这些多层结构可由相同或不同的材料构成。存在不同的永久接合方法。
使用阳极接合的永久接合方法来将含离子的衬底彼此永久地连接。在多数情况下，两个衬底之一是玻璃衬底。第二衬底优选地是硅衬底。在该方法中，沿待要彼此接合的两个衬底施加电场。该电场在两个电极之间被产生，所述电极优选地接触衬底的两个表面。该电场在玻璃衬底中产生离子运输以及在两个衬底之间形成空间电荷区域。该空间电荷区域引起所述两个衬底的表面的强烈的吸引，所述表面在靠近之后彼此接触并且因此形成永久连接。该接合过程因此主要是基于最大化所述两个表面的接触面积。
另一永久接合方法是共晶接合。在共晶接合的情况下，合金以一种共晶浓度被产生或在接合期间被调整。通过超过共晶温度(共晶体的液相与固相处于平衡中的温度)，该共晶体完全熔解。共晶浓度的所产生的液相润湿仍未液化的区域的表面。在凝固过程期中，液相凝固成共晶体并且形成在两个衬底之间的连接层。
另一永久接合方法是熔合接合。在熔合接合情况下，两个平坦的、纯的衬底表面通过接触而彼此接合。在此，该接合过程分为两个步骤。在第一步骤中，进行两个衬底的接触。在此，两个衬底的固定主要是通过范德瓦尔斯(van-der-Waals)力来进行。该固定称为预接合（英文pre-bond）。该力允许制造如下固定，所述固定足够强而使衬底彼此牢固地接合，使得尤其通过施加切力引起的相互移位仅仅利用巨大的力消耗才是可能的。另一方面，该两个衬底可以尤其通过施加法向力来又相对容易地被彼此分离。该法向力在此优选地作用在边缘处，以便在两个衬底的界面处引起楔形效果，所述楔形效果产生持续的裂缝并且因此又将两个衬底彼此分离。为产生永久的熔合接合，使衬底堆叠经受热处理。热处理导致在两个衬底的表面之间形成共价连接。这种所产生的永久接合仅有通过使用在多数情况下伴随衬底的损毁的相当高的力才是可能的。
出版物US5441776描述一种用于将第一电极接合至氢化的非晶硅层的方法。该非晶硅层通过沉积过程在衬底的表面处沉积。
出版物US7462552B2展示如下方法，所述方法使用化学气相沉积(英文：chemicalvapour deposition，CVD)来将非晶硅层沉积在衬底的表面处的方法。该非晶层具有介于0.5与10μm之间的厚度。
Suga等人在其出版物US7550366B2中，报告一种意外产生的约100nm厚的非晶层。该非晶层是位于两个衬底表面之间，所述衬底表面通过表面活化过程被准备过。该非晶层是以惰性气体原子及金属原子来离子轰击衬底表面的副产物。因此，实际的接合过程是在覆盖非晶层的铁原子之间进行。
另一技术问题是热处理。所接合的衬底经常已配备具有温度敏感性的功能单元，诸如微芯片、MEM、传感器、LED。尤其是，微芯片具有相对强的掺杂。在提高的温度下，掺杂元素具有提高的扩散性，其会导致掺杂物在衬底中的不期望、不利的分布。此外，热处理总是与提高的温度以及因此也与较高成本、产生热电压、以及加热和冷却的较长的处理时间相关联。此外，接合应在尽可能低的温度下进行，以便阻止由不同材料构成及因此一般也具有不同热膨胀系数的不同的衬底区域的移位。
用于纯化及活化衬底表面的等离子体处理将是在相对低的温度下接合的一种可能性。然而，在氧仿射(sauerstoffaffine)表面(尤其是金属表面)的情况下，这种等离子体方法无法工作或仅非常差地工作。所述氧仿射金属发生氧化并且一般形成相对稳定的氧化物。所述氧化物又有碍于接合过程。这种金属也可以通过扩散接合相对困难地彼此接合。然而，形成二氧化硅层的等离子体活化的(尤其是单晶)硅的接合非常良好地工作。该二氧化硅层极适用于接合。因此，氧化物的所提到的负作用并不一定涉及全部的材料种类。
在文献中存在多种描述在低温下直接接合的方案。PCT/EP2013/064239中的方案在于施加牺牲层，所述牺牲层在接合过程期间和/或之后溶解于衬底材料中。PCT/EP2011/064874中的另一方案描述了通过相转换来制造永久连接。提到的出版物尤其是涉及金属表面，所述金属表面更可能是通过金属键而非通过共价键接合。在PCT/EP2014/056545中描述了一种硅的通过表面纯化而优化的直接接合方法。
另一问题是要接合的表面/接触面的表面粗糙度。尤其是，当利用已知的方法从要彼此接合的衬底的表面移除氧化物及污染物时，经常产生较高的粗糙度。在微观尺度，该粗糙度阻止两个表面在接合过程期间的完全触碰，这对有效的接合强度起负面作用。两个衬底表面实际上主要在触碰的表面最大点处接合。因此，尤其是在良好的纯化与提供尽可能理想的表面之间存在矛盾。
在半导体工业中，尤其是应将相同类型的原料或材料彼此连接。类型相同导致跨越连接部位存在相同的物理和化学特性。这对于如下连接而言是尤其重要的，应通过所述连接来传导电流，所述连接应具有低腐蚀倾向和/或相同机械特性的。在这些类型相同的原料中，主要存在以下物质：
●铜-铜
●铝-铝
●钨-钨
●硅-硅
●氧化硅-氧化硅。
用于半导体工业的金属中的一些是氧仿射的。因此，在含氧氛围下，铝形成相对牢固的氧化铝。在接合中，由于这种氧化物被包围在要彼此接合的两份材料之间，因此所述氧化物对接合结果起负面作用。在极端的条件下，这种氧化物可完全阻止接合过程；在最佳条件下，该氧化物被包围。也可设想在嵌入之前机械地损坏该氧化物层。该氧化物是足够热力学稳定的，而不会分解或变成固体溶液。其作为氧化物遗留在接合界面中并且在那里对机械特性起负面作用。对于钨和/或铜接合而言得出相似的问题。
发明内容
因此，本发明的任务是说明一种方法及一种设备，通过该方法及设备在尽可能低的温度下、尤其是以尽可能高的纯度来在该接合界面处实现最优的连接。
该任务利用权利要求1、8及10的特征来解决。本发明的有利的改进方案在从属权利要求中加以说明。由在说明书、权利要求和/或附图中所说明的至少两个特征组成的全部组合也落在本发明的范围之内。在说明值范围时，位于提到的边界之内的值也应视为作为边界值公开并且能够以任意组合来要求权利。
本发明的基本构思是在要接合的衬底表面处产生具有定义的厚度d的尤其主要非晶化的层。在此，该非晶化的层尤其可通过化学和/或物理沉积过程(优选地溅射)被施加在衬底上，或者可直接由该衬底产生。然而，本发明的主要方面在于非晶化的层不是通过借助于物理和/或化学过程所施加的材料来实现，而是通过衬底材料的相转换来实现。由此，可完全放弃尤其是不期望的或有害的材料的沉积。因此，在下文中，主要探讨第二方法。
本发明尤其是涉及一种永久接合两个衬底的方法，其中至少一个、优选地两个衬底如随后所描述的那样在接合之前被处理过。在接合过程之前使所述两个衬底的或所述两个衬底中的至少一个的表面区域、尤其是接触侧(优选地完全地)非晶化。在本专利文件的下文中，将整个衬底表面作为非晶化表面区域加以描述，尽管根据本发明也能够设想非晶化比衬底表面更小的尤其是彼此分离的表面区域。通过非晶化，产生纳米厚度的层，在所述层中无规则地布置有要接合表面(接触侧)中的至少一个的原子。该无规则的布置导致更好的接合结果，尤其是在相对低的温度的情况下。为了产生根据本发明的接合，尤其是执行表面(至少接触侧)的纯化，尤其是用于清除氧化物。纯化和非晶化优选地同时进行，甚至更优选地通过相同的处理来进行。本发明的一个重要的根据本发明的方面尤其是使用低能量的粒子(尤其是离子)，其能量相对较低但足以引起根据本发明所描述的非晶化。
从衬底表面移除氧化物有利于最优地接合过程以及具有相应高的接合强度的衬底堆叠。这尤其适用于其中含氧氛围会形成不期望的天然氧化物的全部材料。这不一定适用于有意产生的氧衬底表面、诸如氧化硅。尤其是，根据本发明移除、优选地至少主要移除、更优选地仅仅移除有害的、非必要和/或天然的、尤其是金属的氧化物。优选地，之前提到的氧化物在接合过程之前极大程度地(尤其是完全地)被移除，以不被嵌入到接合界面(两个衬底的接触表面)中。这种氧化物的嵌入将导致机械失稳和非常低的接合强度。氧化物的移除通过物理或化学方法进行。在根据本发明的一种特别优选的实施方式中，使用用来实施根据本发明的方法的相同的设施来进行不期望的氧化物的移除。由此，可尤其是在最优的情况下同时执行以下项：
●氧化物移除
●表面平滑化
●非晶化。
在根据本发明的替代的实施方式中，氧化物移除不在相同的设施中进行。
在此，尤其是必须保证：当衬底在两个设施之间转移期间未发生衬底表面的重新氧化。
换言之，根据本发明的构思尤其是在于通过非晶化来提高两个衬底表面之间的接合牢固性。在此，非晶化解决多个问题：
第一，根据本发明的非晶化优选地先于衬底表面的纯化发生。尤其是，衬底表面的纯化和非晶化同时被执行，更优选地通过相同的过程被执行。
第二，根据本发明的非晶化引起衬底表面的平坦化。在此，该平坦化在非晶化期间进行，尤其是附加地通过在接合过程期间起作用的力作用来进行。
第三，通过非晶化在衬底表面(接合界面)处产生热力学上亚稳定的状态。在另一过程步骤中(尤其是在接触要接合的表面之后)，所述亚稳定的状态导致将非晶层的部分区域(反向)转换到结晶态。在理想情况下，进行非晶层的完全转换。得到结果的层厚度在非晶层的接触和紧接着的热处理后尤其是大于零的。
根据本发明的构思尤其在于尤其是通过粒子轰击来产生由衬底的现有的基本材料组成的非晶层。优选地，在衬底接合之前，未将材料施加到要接合的衬底表面上。
根据本发明的方法允许制造两个衬底表面的完全的和/或整面的、尤其是均匀的（sortenrein）接触，其中至少一个、优选地两个根据本发明被非晶化。通过完全接触来完全避免污染物、夹杂物、空隙和缩孔。
根据本发明的方法尤其是被用于制造两个(优选地不同的)衬底表面的完全的和/或整面的和/或非均匀的接触。尤其是，可使以下材料以任意的组合彼此接合。
●金属，尤其是
。Cu、Ag、Au、Al、Fe、Ni、Co、Pt、W、Cr、Pb、Ti、Te、Sn、Zn
●合金
●半导体(具有相应掺杂物)，尤其是
。元素半导体，尤其是
■Si、Ge、Se、Te、B、Sn
。化合物半导体，尤其是
■GaAs、GaN、InP、InxGa1-xN、InSb、InAs、GaSb、AlN、InN、GaP、BeTe、ZnO、CuInGaSe2 、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、Hg(1-x)Cd(x)Te、BeSe、HgS、AlxGa1-xAs、GaS、GaSe、GaTe、InS、InSe、InTe、CuInSe2、CuInS2、CuInGaS2、SiC、SiGe
●有机半导体，尤其是
。黄士酮(Flavanthron)、紫环酮(Perinon)、Alq3、紫环酮、并四苯、喹吖啶酮、并五苯、酞菁、聚噻吩、PTCDA、MePTCDI、吖啶酮、阴丹士林（Indanthron）。
优选地根据本发明使用以下材料组合：
- GaN - Cu，
- GaAs - SiO2，
- Cu - Al。
尽管根据本发明的实施方式主要适用于连接由不同的材料构成的两个衬底表面，但在本专利的下文中，为简单起见，主要涉及连接类型相同的两个衬底表面。换言之，本发明尤其是涉及一种直接接合的方法。在此，本发明优选地基于在接合过程之前非晶化衬底的至少一表面(尤其是被布置在接触侧处)的构思。该非晶化优选地不是通过沉积在给定的沉积参数下在衬底表面上非晶地再升华以及浓缩的材料来进行，而是尤其是通过在衬底表面处的非晶层的改变、改型和/或相转换来进行。这尤其是通过由粒子轰击(尤其是离子轰击，最优选地通过低能量离子轰击)引入动能来进行。
非晶化
非晶化理解为原子相对于晶体中原子的明确定义的布置的无规则的布置。所述原子可以是单原子的单组分系统的原子、多原子的单组分系统的原子、单原子的多组分系统的原子或多原子的多组分系统的原子。组分理解为相的能够独立变化的物质上的组成部分。非晶相尤其是不具有短程有序和/或长程有序。根据本发明所构造的非晶层的至少部分非晶结构理解为至少由非晶相和结晶相构成的相混合物。非晶相与总体积之间的体积比被称为为非晶化度。根据本发明，非晶化度尤其是大于10%，优选地大于25%，甚至更优选地大于50%，最优选地大于75%，全局最优选地大于99%。
根据本发明的非晶化尤其是限于要彼此接合的衬底的表面附近的区域，优选地通过选择非晶化期间的过程参数：温度、压力、离子能量和/或离子电流密度。尤其是，衬底的材料在此除根据本发明所非晶化的层之外至少主要地(优选地完全地)保持结晶。
在根据本发明的第一实施方式中，仅非晶化第一衬底的衬底表面。非晶层在衬底表面中根据本发明产生之后的厚度d尤其是小于100nm，优选地小于50nm，更优选地小于10nm，最优选地小于5nm，全局最优选地小于2nm。
按照根据本发明的改进方案，非晶化第一衬底的衬底表面和第二衬底的衬底表面。在根据本发明的一种特殊的实施方式中，在相同的设施中尤其是同时地进行两个衬底表面的非晶化，以便在相同的过程参数的情况下产生相同的非晶层。所产生的非晶层优选地具有第一衬底的第一非晶层的相同的厚度d1 和第二衬底的第二非晶层的厚度d2。尤其是同时产生的两个非晶层的厚度的比例d1/d2是0.6< d1/d2<1.4、优选地0.7< d1/d2<1.3、甚至更优选地0.8< d1/d2<1.2、最优选地0.9<d1/d2<1.1、全局最优选地0.99< d1/d2<1.01。
在非晶化之前、期间和之后，该衬底表面具有少的、但尤其是不能忽略的粗糙度。在一种优选的实施方式中，衬底表面的粗糙度在非晶化期间降低并且在非晶化后具有最小值。粗糙度要么作为平均粗糙度、二次粗糙度要么作为求平均的粗糙深度加以说明。平均粗糙度、二次粗糙度和求平均的粗糙深度的所确定的值一般而言对于相同的测量距离或者测量面积来说不同，但处于相同的数量级范围中。表面粗糙度的测量利用(本领域技术人员已知的)测量设备之一来进行，尤其是利用表面光度仪和/或原子力显微镜(英文：atomicforce microscope，AFM)。在此，测量面积尤其为200μm x 200μm。因此，应将粗糙度的以下数值范围要么理解为平均粗糙度、二次粗糙度的值要么理解为求平均的粗糙深度的值。根据本发明，衬底表面在非晶化前的粗糙度尤其是小于10nm，优选地小于8nm，更优选地小于6nm，最优选地小于4nm，全局最优选地小于1nm。衬底表面在非晶化之后的粗糙度尤其是小于10nm，优选地小于8nm，更优选地小于6nm，最优选地小于4nm，全局最优地小于1nm。
优选地通过与衬底表面的粒子碰撞来进行非晶化。所述粒子要么是带电粒子要么是不带电粒子。优选地利用带电粒子(离子)来进行加速，因为带电粒子在技术上可更容易地被加速。
根据本发明，离子优选地也用于纯化衬底表面。因此，根据本发明，尤其是将衬底表面的纯化(尤其是氧化物移除)与非晶化组合。然而，只要衬底尤其是直接在非晶化之前已被纯化，则根据本发明的方法也可以仅仅用于制造非晶层。衬底的全部表面F与被纯化的表面f之间的比例被称为纯度r。在根据本发明的接合过程前，纯度尤其是大于0，优选地大于0.001，更优选地大于0.01，最优选地大于0.1，全局最优选地为1。
r = f/F
纯化和/或非晶化优选地在作为处理室的真空室中进行。在此，可将该真空室抽空至小于1bar，优选地小于1mbar，更优选地小于10-3 mbar，最优选地小于10-5 mbar，全局最优选地小于10-8 mbar。尤其是在将离子用于非晶化之前，优选地将该真空室抽空至之前所提到的压力，更优选地完全抽空。尤其是，处理室中的氧气比例大大降低，使得衬底表面的重新氧化是不可能的。
根据本发明，尤其是使以下气体和/或气体混合物离子化以用于非晶化：
●原子气体，尤其是
。Ar、He、Ne、Kr，
●分子气体，尤其是
。H2、N2、CO、CO2，
●气体混合物，尤其是
●合成气体FG(氩气+氢气)和/或
●合成气体RRG(氢气+氩气)和/或
●合成气体NFG(氩气+氮气)和/或
●氢气和/或
所使用的气体混合物尤其是具有以下组分。
Figure 40890DEST_PATH_IMAGE001
离子在离子化过程中产生。离子化过程优选地在离子室中进行。所产生的离子离开离子室并且优选地通过电场和/或磁场来加速。还可设想通过电场和/或磁场来使离子偏转。所述离子以离子束射到衬底表面上。该离子束的特征在于平均离子密度。
根据本发明的一种实施方式，可自由地选择以及调整在衬底表面与离子束之间的入射角。入射角被定义为在衬底表面与离子束之间的角度。该入射角尤其是位于0°与90°之间，优选地位于25°与90°之间，更优选地位于50°与90°之间，最优选地位于75°与90°之间，全局最优选地恰好为90°。离子在衬底表面上的冲击能可由离子束的入射角来控制。
非晶化能够通过冲击能来控制。此外，去除污染物(尤其是氧化物)可通过入射角(和离子在衬底表面上的与之相关的冲击能)来控制。此外，准确选择入射角允许控制去除速度以及因此控制表面粗糙度。因此，尤其是选择入射角使得非晶化、污染物(尤其是氧化物)的移除、和表面平滑化针对所期望的结果被最大化。最大化尤其是理解为完全移除污染物(尤其是氧化物)，表面的更进一步、尤其是完全的平滑化(即，使粗糙度值降低至零)，以及最优(尤其是厚的)非晶化层。
根据本发明的另一实施方式，通过调整所加速的粒子(尤其是离子)的动能来进行非晶化的控制。粒子的动能尤其是在1eV与1000keV之间被调整，优选地在1eV与100keV之间被调整，更优选地在1eV与10keV之间被调整，最优选地在1eV与1kev之间被调整，全局最优选地在1eV与200eV之间被调整。
电流密度(每时间单位及面积单位的粒子(尤其是离子)的数目)尤其是在0.1mA/cm2 与1000mA/cm2 之间被选择，优选地在1.0mA/cm2 与500mA/cm2之间被选择，更优选地在50mA/cm2 与100mA/cm2 之间被选择，最优选地在70mA/cm2 与80mA/cm2 之间被选择，全局最优选地被选择为75mA/cm2 。
处理持续时间尤其是选择在1s与200s之间，优选地在10s与200s之间，更优选地在50s与200s之间，全局最优选地在100s与200s之间。
接合
尤其是在单独的接合室中进行接合，其中该接合室优选地在群集设施中整体地连接到用于非晶化的处理室，更优选地在持续地维持处理室抽空的情况下能够被运送到接合室中。
在根据本发明非晶化两个衬底表面中的至少一个之后，尤其是进行两个衬底彼此间的对准。该对准优选地通过对准设施(英文：aligner（对准器)）并且根据对准标记来进行。
在两个衬底相互间的对准之后，尤其是进行接触。该接触优选地起始于中心并且持续径向向外直至完全接触。通过该接触方式来确保气体的排出。此外，该两个衬底以尽可能小的扭曲彼此接触。
所述接触优选地引起预固定、尤其是预接合。预接合的特征在于介于0.01 J/m2与2.5 J/m2之间的接合牢固性，优选地介于0.1 J/m2与2 J/m2之间的接合牢固性，更优选地介于0.5 J/m2与1.5 J/m2之间的接合牢固性，最优选地介于0.8 J/m2与1.2 J/m2之间的接合牢固性。预接合不一定导致两个衬底表面的完全接触。
在根据本发明的另一步骤中，进行被预接合的衬底的实际接合过程。实际接合过程尤其由力和/或温度作用组成。根据本发明的接合温度尤其是低于200℃，优选地低于150℃，更优选地低于100℃，最优选地低于100℃，全局最优选地低于50℃。根据本发明的接合力尤其是大于0.01kN、优选地大于0.1kN、更优选地大于1kN、最优选地大于10kN，全局最优选地地大于100kN。对应的压力范围通过将根据本发明的接合力均一化到衬底的面积上来得出。所述衬底可具有任意的形状。尤其是，所述衬底是圆形的并且根据工业标准通过直径来表征。所述衬底可具有任意的形状，但优选地为圆形。对于衬底、尤其是所谓的晶圆来说，工业通用的直径是1英寸、2英寸、3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和18英寸。但是，原则上，根据本发明的实施方式可以处理任何衬底，而与其直径无关。
根据本发明，压力载荷导致衬底表面在(沿衬底表面的接触表面形成的)边界层中彼此靠近，在所述边界层处尚未通过预接合进行接触。衬底表面的靠近导致空腔的持续变小并且最终的封闭。根据本发明，在此，由于通过非晶态进行表面各向同性的静电吸引，因而非晶化起决定性作用。由于衬底表面的彼此接触的非晶层均不是结晶，因而不必注意延续晶格的以及适配的接触。因此，具有非晶层的两个衬底表面的接触导致产生新的、更大的非晶层。该过渡流畅地进行并且根据本发明尤其通过边界层的完全消失来表征。
全部的被接合的非晶层的厚度——尤其是直接在根据本发明的接合过程之后——尤其是小于100nm，优选地小于50nm，更优选地小于10nm，最优选地小于5nm，全局最优选地小于2nm。
接合强度尤其是受三个决定性的参数影响，即
●非晶层厚度，
●粗糙度，
●起负面作用的嵌入的离子的数目，
●接合力。
根据本发明，接合强度尤其是随非晶层的厚度的增加而增加。非晶层越厚，则无规则地布置的原子的数目越大。无规则地布置的原子不为任何长程有序参数和/或短程参数所决定，并且空腔相当容易地通过所提到的过程、尤其是扩散并且通过施加压力而靠近来填充，因为其不必与规则的晶格相适配。通过所述填充来增加接触面积以及因此增加接合强度。接触面积的增加被认为是接合强度的决定性参数。如果非晶层的平均厚度小于平均粗糙度，则无法获得足够的非晶相的原子来封闭空腔。另一方面，必须提及的是，具有非常小的粗糙度的衬底表面也具有相应小的空腔。换言之，衬底表面的粗糙度越小，则非晶层的厚度也可越小，以便获得所期望的接合结果。根据本发明，通过相应地高的离子能量来实现相对厚的非晶层，所述离子能量导致离子可以尽可能深地侵入到该衬底中。
应类似地理解粗糙度的作用。粗糙度越大，则衬底表面越难靠近并且非晶衬底表面的原子必须耗费更多能量来填充空腔并且因此最大化接触面积。
接合强度也是非晶层的纯度的函数。任何所贮藏的原子或离子尤其可能导致失稳，尤其是降低接合牢固性。因此，尤其是当用于非晶化的离子在非晶化后遗留在非晶层中时，所述用于非晶化的离子也可对接合强度具有负面影响。因此，除相应地低的离子能量之外，也力求尽可能小的电流密度和尽可能少的处理持续时间。
如果将电流强度乘以处理持续时间，则获得在处理持续时间之内每单位面积片段射到衬底表面上的离子。为最小化该数目，可降低电流密度和/或处理时间。每单位面积射到衬底表面上的离子越少，则越少离子被嵌入到非晶层中。如下那些粒子尤其对接合强度具有负面作用，所述粒子不能与要非晶化的材料形成任何接合并且仅仅作为缺陷(尤其是点缺陷)存在。稀有气体尤其算作所述粒子，但分子气体也算作所述粒子。
尤其是，根据本发明，可设想使用气体或者气体混合物，其离子负责尤其是通过形成新的相来增强接合界面。优选地可能性将是使用离子化的氮气，所述离子化的氮气使非晶层氮化。
类似的考虑适用于所有其他类型的元素，所述元素与非晶层的材料形成化合(尤其是金属、共价或离子键)。为了能降低电流密度，尤其是优选已具有最小粗糙度的衬底表面。衬底表面越光滑，则根据本发明需要越少以及越低能量的离子来降低粗糙度。由此，能够降低离子能量和/或离子流以及因此降低每单位面积的离子的数目，这又导致较低数目的被嵌入的离子以及因此导致较少缺陷并且最终导致增加的接合牢固性。
接合强度是接合力的函数，因为较高的接合力导致衬底表面的较强烈的靠近并且因此导致更好的接触面。接合力越高，则衬底表面越容易彼此靠近，并且因此通过局部变形的区域来封闭空腔。
热处理
尤其是与非晶化过程分开的热处理尤其是要么在于接合器中接合期间和/或之后进行要么在(尤其是集成到群集中的)外部热处理模块中接合之后进行。该热处理模块可以是加热板、加热塔、炉子，尤其是连续式炉或任何其他类型的产生热的设备。
该热处理尤其是在低于500℃，优选地低于400℃，更优选地低于300℃，最优选地低于200℃，全局最优选地低于100℃的温度下进行。
热处理的持续时间尤其是被选择为使得在热处理后，根据本发明的非晶残留层的厚度小于50nm，优选地小于25nm，更优选地小于15nm，最优选地小于10nm，全局最优地小于5nm。尤其是在多数所研究的情况下，该残留层厚度从未完全消失，因为仅在完全地适配两个衬底表面的被转换的晶格的情况下该非晶层的完全转换才是可能的。由于出于能量和几何上的原因完全的适配是不太可能的，因此在根据本发明所描述的多数情况下不为零的残留层厚度遗留。
尤其是，在接合中和/或之后和/或在热处理的情况下，进行从非晶态到结晶态的相转换。
在根据本发明的极其优选的实施方式中，所提到的过程参数被选择为使得进行非晶层到结晶相的完全转换。
根据本发明，根据一种有利的实施方式，所转换的材料的纯度在质量百分比（m%）方面被选择为尤其是大于95m%，优选地大于99m%，更优选地大于99.9m%，最优选地大于99.99m%，全局最优选地大于99.999m%。通过衬底材料的高纯度来实现更好的接合结果。
附图说明
本发明另外的优点、特征、和细节由对优选的实施例的随后的描述以及根据附图得出。在附图中：图1示出在根据本发明的方法的一种实施方式的第一方法步骤(非晶化)中来根据本发明所处理的衬底的一种实施方式的示意性的、不按正确比例的横截面图，
图2 示出根据本发明的方法的一种实施方式的第二方法步骤(接触/预接合)的示意性的、不按正确比例的横截面图，
图3 示出第三方法步骤(接合)的示意性的、不按正确比例的横截面图，
图4 示出第四方法步骤(热处理)的示意性的、不按正确比例的横截面图，以及
图5 示出用于产生非晶层的设施/设备的示意性的、不按正确比例的横截面图。
具体实施方式
在图中，相同或起相同作用的特征以相同的附图标记来标记。
图1示出具有在衬底表面1o处根据本发明所产生的非晶层2的第一衬底1的示意性的、不按正确比例的横截面图。非晶层2一般而言还具有粗糙的表面2o。粗糙度优选地在移除氧化物或其他产物期间被降至最小值。非晶层2从衬底表面1o延伸到衬底1中超过深度(厚度d)。
图2示出根据图1处理的两个衬底1、1'的预接合的示意性的、不按正确比例的横截面图。该预接合过程的特征在于衬底表面1o、1o'(接触面)沿非晶层2、2'的表面2o、2o'的接触。在此，尤其是在表面2o、2o'的最大点2e处进行所述接触。由于不为零的、但尤其是通过根据图1的非晶化而已大大降低的粗糙度，在此形成空腔3。在极其特别优选的情况下，尽可能多的最大点2e部分地(尤其是完全地)介入到最小点2m中，以便使所产生的空腔3的数目或者其体积在接合过程期间就最小化。
通过根据本发明的接合过程，尤其是通过在衬底1、1'的反向侧1r、1r'处横向于衬底表面1o、1o'的力施加来完成表面2o、2o'的接触，并且由非晶层2、2'构成的共同的非晶层2"的(相加的)厚度d降至(共同的)层厚度d'。在该时间点，在彼此接合的衬底1、1'的接合的表面1o、1o'之间优选地不再能够进行区分。该性质也被称为根据本发明的实施方式的特定特征并且用于与其他技术区分。根据现今的技术知识，不能在衬底之内制造非晶层，而在离子转移路径中不改变(结晶)结构。通过研究在非晶(残留)层之前以及之后的结构，可设想根据本发明方法的明确的识别。如果在非晶残留层之前以及之后的结构未通过离子轰击来明确地改变过，则必须通过根据本发明的接合过程来完成被埋藏的非晶层的产生。
该力负荷尤其是导致存在于非晶相中的、布置在表面1o、1o'的原子的靠近。由于空腔3的已比较小的(尤其是由非晶化降低的)尺寸，最大点2e由于原子的(尤其是通过扩散过程所支持的)纯移位引起的变形足以实际上完全地封闭空腔3。因此，结构的塑化不是通过由塑性理论已知的塑化过程(如偏移运动或双晶形成)来进行，而是至少主要地(优选地仅仅)通过各个原子的靠近和/或移位和/或扩散所引起或支持的运动来进行。
在根据图4的本发明的另一处理步骤中，进行非晶层2"的尤其是至少主要由再结晶引起的转换。该转换(尤其是再结晶)导致层厚度d'持续降低直至根据本发明的最终层厚度d"，所述最终层厚度按照根据本发明的一种极其优选的实施方式等于0(零)。d"/d和/或d"/d'之间的比例小于或等于1，优选地小于0.5，更优选地小于0.25，最优选地小于0.1，全局最优选地等于0。由此尤其是在两个衬底1,1'之间得出完全的、几乎无缺陷的结晶过渡。这在接合期间和/或在接合之后不久就可以发生，尤其是还在接合室中发生。在此，在接合时尤其将接合器的加热设备用于加热衬底堆叠(热处理)。
图5示出离子源4，其使离子束5的离子以相对衬底表面1o的入射角α加速到衬底表面2o上。
附图标记列表
1、1' 衬底
1o、1o' 衬底表面
1r、1r' 反向侧
2、2'、2" 非晶层
2o、2o' 表面
2e 最大点
2m 最小点
3 空腔
4 离子源
5 离子束
d、d'、d'' 厚度
α 入射角

Claims (16)

1.一种用于衬底的至少主要地结晶的衬底表面的表面处理的方法，该方法包括：
使一种或多种气体、一种或多种气体混合物、或其组合离子化以利用没有金属粒子的离子束形成粒子，所述气体选自包括Ar、He、Ne、Kr、H2、N2、CO和CO2的组，所述气体混合物选自包括合成气体FG、合成气体RRG和合成气体NFG的组，合成气体FG由大于或等于50%的氩气与余额的氢气构成，合成气体RRG由大于或等于50%的氢气与余额的氩气构成，合成气体NFG由大于或等于50%的氩气与余额的氮气构成；
在不沉积材料的情况下使所述衬底表面非晶化以形成用于在所述衬底的衬底表面处接合的非晶层，所述非晶层通过使所述粒子与所述衬底表面碰撞来产生，所述非晶层具有厚度d＞0nm；
在所述衬底表面的非晶化期间从所述衬底表面去除氧化物。
2.根据权利要求1所述的方法，其中进行所述非晶化直至所述非晶层的厚度d＜100nm。
3.根据权利要求1所述的方法，其中所述非晶化被执行，使得所述衬底表面的平均粗糙度减小。
4.根据权利要求3所述的方法，其中所述衬底表面的平均粗糙度减小到小于10nm的平均粗糙度。
5.根据权利要求1所述的方法，其中所述粒子被加速。
6.根据权利要求1所述的方法，其中所述粒子的动能在1eV与1000keV之间。
7.根据权利要求1所述的方法，其中所述粒子的电流密度在0.1 mA/cm2与1000 mA/cm2之间。
8.根据权利要求1所述的方法，其中所述非晶化在处理室中被执行，所述处理室在所述非晶化之前被抽空。
9.根据权利要求8所述的方法，其中所述处理室在所述非晶化之前被抽空到小于1bar的压力。
10.根据权利要求1所述的方法，其中去除氧化物包括纯化所述衬底表面。
11.根据权利要求10所述的方法，其中所述纯化通过所述粒子与所述衬底表面的碰撞来产生。
12.根据权利要求11所述的方法，其中所述粒子被加速。
13.根据权利要求11所述的方法，其中所述粒子的动能在1eV与1000keV之间。
14.一种用于将根据权利要求1的方法所处理的第一衬底与根据权利要求1的方法所处理的第二衬底接合的方法。
15.根据权利要求14所述的方法，其中在所述接合期间和/或之后执行热处理。
16.一种用于衬底的衬底表面的表面处理的设备，该设备包括：
被配置成接纳所述衬底的处理室；
用于使一种或多种气体、一种或多种气体混合物、或其组合离子化以形成具有没有金属的粒子的离子束的离子室，所述气体选自包括Ar、He、Ne、Kr、H2、N2、CO和CO2的组，所述气体混合物选自包括合成气体FG、合成气体RRG和合成气体NFG的组，合成气体FG由大于或等于50%的氩气与余额的氢气构成，合成气体RRG由大于或等于50%的氢气与余额的氩气构成，合成气体NFG由大于或等于50%的氩气与余额的氮气构成；
用于通过使所述粒子与所述衬底表面碰撞在不沉积材料的情况下使所述衬底表面非晶化以在所述衬底表面处形成非晶层的装置，所述非晶层具有厚度d＞0nm；以及
用于在所述衬底表面的非晶化期间从所述衬底表面去除氧化物的装置。
CN202010552277.0A 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备 Pending CN111549327A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010552277.0A CN111549327A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010552277.0A CN111549327A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备
CN201480079844.8A CN107078028A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备
PCT/EP2014/063303 WO2015197112A1 (de) 2014-06-24 2014-06-24 Verfahren und vorrichtung zur oberflächenbehandlung von substraten

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480079844.8A Division CN107078028A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备

Publications (1)

Publication Number Publication Date
CN111549327A true CN111549327A (zh) 2020-08-18

Family

ID=50981536

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202010552277.0A Pending CN111549327A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备
CN202210360120.7A Pending CN114695134A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备
CN202010552512.4A Pending CN111549328A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备
CN201480079844.8A Pending CN107078028A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202210360120.7A Pending CN114695134A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备
CN202010552512.4A Pending CN111549328A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备
CN201480079844.8A Pending CN107078028A (zh) 2014-06-24 2014-06-24 用于衬底的表面处理的方法和设备

Country Status (8)

Country Link
US (5) US10083854B2 (zh)
EP (3) EP3161855B9 (zh)
JP (1) JP2017523603A (zh)
KR (2) KR102306977B1 (zh)
CN (4) CN111549327A (zh)
SG (1) SG11201610455TA (zh)
TW (3) TWI698923B (zh)
WO (1) WO2015197112A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017523603A (ja) * 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
CN113410128A (zh) 2014-12-23 2021-09-17 Ev 集团 E·索尔纳有限责任公司 用于预固定衬底的方法和装置
DE102015108901A1 (de) 2015-06-05 2016-12-08 Ev Group E. Thallner Gmbh Verfahren zum Ausrichten von Substraten vor dem Bonden
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
SG11201906390SA (en) 2017-02-21 2019-08-27 Ev Group E Thallner Gmbh Method and device for bonding substrates
JP7182105B2 (ja) * 2019-05-16 2022-12-02 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP7424274B2 (ja) * 2020-11-11 2024-01-30 株式会社Sumco 貼り合わせウェーハ及び貼り合わせウェーハの製造方法
WO2023066461A1 (de) 2021-10-19 2023-04-27 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum transferieren und bereitstellen von bauteilen
WO2023066463A1 (de) 2021-10-19 2023-04-27 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen
FR3134227A1 (fr) * 2022-04-04 2023-10-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de collage d’un premier substrat au niveau d’une surface présentant une nanotopologie élastique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013247A1 (en) * 2000-08-09 2002-02-14 Ziptronix, Inc. A method of epitaxial-like wafer bonding at low temperature and bonded structure
US20070072391A1 (en) * 2003-12-23 2007-03-29 Commissariat A L'energie Atomique Method of sealing two plates with the formation of an ohmic contact therebetween
US20100141099A1 (en) * 2008-12-08 2010-06-10 Hitachi Cable, Ltd. Piezoelectric thin film element
CN103328147A (zh) * 2012-01-23 2013-09-25 Ev集团E·索尔纳有限责任公司 用于永久接合晶片的方法和装置以及切削工具
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
CN103493177A (zh) * 2011-01-31 2014-01-01 须贺唯知 接合基板制作方法、接合基板、基板接合方法、接合基板制作装置以及基板接合体

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752371B2 (ja) 1988-05-16 1998-05-18 株式会社日本自動車部品総合研究所 半導体装置の製造方法
US5441776A (en) 1993-11-08 1995-08-15 Sterling; Rodney D. Silicon dioxide bonding layers and method
JP2891093B2 (ja) * 1994-02-17 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JP3454951B2 (ja) * 1994-12-12 2003-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3003796B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
JP3773355B2 (ja) * 1998-05-07 2006-05-10 松下電器産業株式会社 半導体装置の製造装置
JP3054123B2 (ja) * 1998-06-08 2000-06-19 アプライド マテリアルズ インコーポレイテッド イオン注入方法
JP3342424B2 (ja) 1998-10-19 2002-11-11 三洋電機株式会社 ブランチメトリック演算装置及びビタビ復号装置
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP3307372B2 (ja) * 1999-07-28 2002-07-24 日本電気株式会社 半導体装置およびその製造方法
US20040222083A1 (en) * 1999-09-06 2004-11-11 Su-Chen Fan Pre-treatment for salicide process
TW423052B (en) * 1999-09-06 2001-02-21 Taiwan Semiconductor Mfg Preprocess of metal silidation manufacturing process
US6804878B1 (en) * 1999-12-21 2004-10-19 Hitachi Global Storage Technologies Netherlands B.V. Method of improving the reliability of magnetic head sensors by ion milling smoothing
US6274488B1 (en) * 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6391751B1 (en) * 2000-07-27 2002-05-21 Advanced Micro Devices, Inc. Method for forming vertical profile of polysilicon gate electrodes
US20050196961A1 (en) * 2004-03-08 2005-09-08 Da Zhang Method for forming a semiconductor device having metal silicide
US7148122B2 (en) * 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
US7060585B1 (en) * 2005-02-16 2006-06-13 International Business Machines Corporation Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
US7550366B2 (en) 2005-12-02 2009-06-23 Ayumi Industry Method for bonding substrates and device for bonding substrates
JP2007301600A (ja) 2006-05-11 2007-11-22 Matsushita Electric Ind Co Ltd 接合方法及びその装置
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
FR2938117B1 (fr) * 2008-10-31 2011-04-15 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
US20100154867A1 (en) 2008-12-19 2010-06-24 E. I. Du Pont De Nemours And Company Mechanically reliable solar cell modules
US20110033630A1 (en) * 2009-08-05 2011-02-10 Rolls-Royce Corporation Techniques for depositing coating on ceramic substrate
JP2011054704A (ja) 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
US20110308583A1 (en) * 2010-06-16 2011-12-22 International Business Machines Corporation Plasma treatment at a p-i junction for increasing open circuit voltage of a photovoltaic device
CN103460339B (zh) * 2011-01-31 2017-05-31 须贺唯知 接合面制作方法、接合基板、基板接合方法、接合面制作装置以及基板接合体
EP2689473B1 (en) * 2011-03-25 2019-05-08 SEGTON Advanced Technology Photovoltaic converter with improved emitter structure based on silicon components and a method for production of the photovoltaic converter
JP5975418B2 (ja) 2011-03-25 2016-08-23 日新イオン機器株式会社 イオン注入方法
US8440578B2 (en) * 2011-03-28 2013-05-14 Tel Epion Inc. GCIB process for reducing interfacial roughness following pre-amorphization
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
JP5856408B2 (ja) 2011-08-22 2016-02-09 太陽誘電株式会社 弾性波デバイスおよびモジュール
EP3043378A3 (de) 2011-08-30 2016-10-19 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern mittels festkörperdiffusion oder phasenumwandlung mit anwendung einer funktionsschicht
FR2983342B1 (fr) 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
US9177780B2 (en) * 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
JP5835200B2 (ja) * 2012-12-04 2015-12-24 住友金属鉱山株式会社 表面電極付透明導電ガラス基板及びその製造方法、並びに薄膜太陽電池及びその製造方法
US9818606B2 (en) * 2013-05-31 2017-11-14 Applied Materials, Inc. Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
CN105340070B (zh) 2013-07-05 2019-08-16 Ev 集团 E·索尔纳有限责任公司 用于接合金属接触表面的方法
EP3127141B1 (de) 2014-04-01 2021-03-24 EV Group E. Thallner GmbH Verfahren zur oberflächenreinigung von substraten
JP6211987B2 (ja) * 2014-04-22 2017-10-11 株式会社神戸製鋼所 Ｚｎめっき鋼板の熱間成形用金型
JP2017523603A (ja) * 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
US10249498B2 (en) * 2015-06-19 2019-04-02 Tokyo Electron Limited Method for using heated substrates for process chemistry control

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013247A1 (en) * 2000-08-09 2002-02-14 Ziptronix, Inc. A method of epitaxial-like wafer bonding at low temperature and bonded structure
TW556251B (en) * 2000-08-09 2003-10-01 Ziptronix Inc a method of epitaxial-like wafer bonding at low temperature and bonded structure
US20070072391A1 (en) * 2003-12-23 2007-03-29 Commissariat A L'energie Atomique Method of sealing two plates with the formation of an ohmic contact therebetween
US20100141099A1 (en) * 2008-12-08 2010-06-10 Hitachi Cable, Ltd. Piezoelectric thin film element
CN103493177A (zh) * 2011-01-31 2014-01-01 须贺唯知 接合基板制作方法、接合基板、基板接合方法、接合基板制作装置以及基板接合体
CN103328147A (zh) * 2012-01-23 2013-09-25 Ev集团E·索尔纳有限责任公司 用于永久接合晶片的方法和装置以及切削工具
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法

Also Published As

Publication number Publication date
TW201601207A (zh) 2016-01-01
TWI799710B (zh) 2023-04-21
KR20170023820A (ko) 2017-03-06
US11776842B2 (en) 2023-10-03
CN107078028A (zh) 2017-08-18
KR102182789B1 (ko) 2020-11-26
KR20200122410A (ko) 2020-10-27
EP3217421A1 (de) 2017-09-13
TW201907461A (zh) 2019-02-16
EP3161855B1 (de) 2017-12-20
CN111549328A (zh) 2020-08-18
KR102306977B1 (ko) 2021-09-30
WO2015197112A1 (de) 2015-12-30
US20170098572A1 (en) 2017-04-06
EP3161855A1 (de) 2017-05-03
US10796944B2 (en) 2020-10-06
US10083854B2 (en) 2018-09-25
EP4102544A1 (de) 2022-12-14
SG11201610455TA (en) 2017-01-27
TW202034392A (zh) 2020-09-16
EP3161855B9 (de) 2018-04-11
US20220216098A1 (en) 2022-07-07
TWI698923B (zh) 2020-07-11
CN114695134A (zh) 2022-07-01
TWI647751B (zh) 2019-01-11
US11348825B2 (en) 2022-05-31
US20200402840A1 (en) 2020-12-24
US10490439B2 (en) 2019-11-26
JP2017523603A (ja) 2017-08-17
US20180366366A1 (en) 2018-12-20
US20200020572A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
US11776842B2 (en) Method and device for surface treatment of substrates
US20220230849A1 (en) Method for prefixing of substrates
US11328939B2 (en) Method for prefixing of substrates
CN110310896B (zh) 用于接合基板的接触表面的方法
TWI606491B (zh) 塗佈及接合基板之方法
JP7476156B2 (ja) 基板を表面処理するための方法及び装置
JP2023533099A (ja) 転写層を転写する方法および装置
Eibelhuber et al. Heterogeneous integration through direct wafer bonding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination