KR20170023820A - 기판의 표면 처리를 위한 방법 및 장치 - Google Patents

기판의 표면 처리를 위한 방법 및 장치 Download PDF

Info

Publication number
KR20170023820A
KR20170023820A KR1020167035007A KR20167035007A KR20170023820A KR 20170023820 A KR20170023820 A KR 20170023820A KR 1020167035007 A KR1020167035007 A KR 1020167035007A KR 20167035007 A KR20167035007 A KR 20167035007A KR 20170023820 A KR20170023820 A KR 20170023820A
Authority
KR
South Korea
Prior art keywords
substrate
bonding
amorphization
amorphous
amorphous layer
Prior art date
Application number
KR1020167035007A
Other languages
English (en)
Other versions
KR102182789B1 (ko
Inventor
마르쿠스 빔플링거
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Priority to KR1020207029737A priority Critical patent/KR102306977B1/ko
Publication of KR20170023820A publication Critical patent/KR20170023820A/ko
Application granted granted Critical
Publication of KR102182789B1 publication Critical patent/KR102182789B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 기판(1, 1')의 적어도 주로 결정질의 기판 표면(1o, 1o')의 표면 처리를 위한 방법에 관한 것으로서, 기판 표면(1o, 1o')의 비정질화에 의해, 기판 표면(1o, 1')에 비정질층(2, 2', 2")이 형성되며, 비정질층(2, 2', 2")의 두께 d는 > 0 nm이다. 또한, 본 발명은 이에 상응하는 장치에 관한 것이다.

Description

기판의 표면 처리를 위한 방법 및 장치{METHOD AND DEVICE FOR SURFACE TREATMENT OF SUBSTRATES}
본 발명은 청구항 제1항 또는 제8항에 따른 방법 및 이에 상응하는 청구항 제10항에 따른 장치에 관한 것이다.
반도체 산업에서, 기판들을 서로 연결하기 위하여 수십 년 동안 상이한 결합 기술들이 사용되어 왔다. 이러한 연결 공정은 결합(bonding)으로 지칭된다. 일시적 결합 방법(temporary bonding method)과 영구적 결합 방법(permanent bonding method) 사이에 개략적인 구분이 이루어져 있다.
일시적 결합 방법에서, 생성 기판(product substrate)은, 가공 후에, 생성 기판이 다시 탈착될 수 있도록 캐리어 기판(carrier substrate)에 결합된다. 일시적 결합 방법을 이용하면, 생성 기판을 기계적으로 안정화시킬 수 있다(mechanical stabilization). 기계적으로 안정화되면, 생성 기판은 구부러지거나(curving), 변형되거나, 혹은 파열되지 않고 취급될 수 있다. 캐리어 기판에 의한 안정화 작업은 주로 뒷면-솎음 공정(back-thinning process) 동안 및 뒷면-솎음 공정 후에 요구된다. 뒷면-솎음 공정은, 생성 기판의 두께가 수 마이크로미터로 감소될 수 있게 한다.
영구적 결합 방법에서, 두 기판은 지속적으로 즉 영구적으로 서로 결합된다. 또한, 두 기판의 영구적 결합은 다중-층 구조(multi-layer structure)를 형성할 수 있게 한다. 이러한 다중-층 구조는 동일한 재료로 구성되거나 또는 상이한 재료로 구성될 수 있다. 상이한 영구적 결합 방법들이 존재한다.
이온-함유 기판(ion-containing substrate)들을 서로 영구적으로 연결하기 위하여, 양극 결합(anodic bonding)의 영구적 결합 방법이 사용된다. 대부분의 경우, 두 기판들 중 하나는 유리 기판(glass substrate)이다. 제2 기판은 실리콘 기판(silicon substrate)인 것이 바람직하다. 상기 방법에서, 서로 결합되어야 하는 두 기판을 따라 전기장이 제공된다. 두 전극 사이에 전기장이 형성되며, 바람직하게는, 기판들 중 두 표면이 접촉하게 된다. 전기장은 유리 기판에서 이온 운반(ion transport)을 생성하며 두 기판 사이의 공간 충전 영역(space charge zone)을 형성한다. 공간 충전 영역은 두 기판의 표면들의 강한 인력(attraction)을 형성하여, 접근 후에 서로 접촉하게 되며 이에 따라 영구적 연결을 형성하게 된다. 따라서, 결합 방법은 주로 두 표면의 접촉 표면의 극대화에 좌우된다.
또 다른 영구적 결합 방법은 공융 결합(eutectic bonding)이다. 공융 결합 동안, 합금이 공융 농도(eutectic concentration)로 형성되거나 혹은 결합 동안 설정된다. 액체 상(liquid phase)이 공융의 고체 상(solid phase)과 균형을 이루는 온도인 공융 온도를 초과함으로써, 공융은 완전히 용융된다(melt). 공융 농도의 액체 상은 여전히 액화되지 않은 영역들의 표면을 적신다(wet). 응고 공정(solidification process) 동안, 액체 상은 응고되어 공융을 형성하고 두 기판들 사이에 연결 층(connecting layer)을 형성한다.
또 다른 영구적 결합 방법은 융합 결합(fusion bonding)이다. 융합 결합의 경우, 2개의 평평하고 순수한(pure) 기판 표면들은 접촉에 의해 서로 결합된다. 이 경우, 결합 공정은 두 단계로 나뉜다. 제1 단계에서, 두 기판은 접촉하게 된다. 이 경우, 두 기판의 결부(attachment)는 주로 반데르발스 힘(van der Waals force)에 의해 수행된다. 이러한 결부는 사전결합(prebond)으로 지칭된다. 상기 힘들로 인해, 결부를 형성할 수 있게 하는데, 이러한 결부는, 특히 전단력(shearing force)을 제공함으로써 발생되는 서로 간의 이동(mutual shifting)이 상당한 양의 에너지를 소모해야지만 가능하도록, 기판들을 서로 타이트하게 결합하기에 충분히 강력하다. 그 반대로, 두 기판은, 수직력(normal force)을 제공함으로써, 상대적으로 쉽게 서로 분리될 수 있다. 이 경우, 수직력은 두 기판의 경계 표면(boundary surface)에서 쐐기 작용(wedging action)을 형성하여 지속적인 균열(crack)을 형성하여 따라서 두 기판이 다시 서로 분리되게 하기 위해 에지(edge)에 결합되는 것이 바람직하다. 영구적인 융합 결합을 형성하기 위하여, 기판 스택(stack)들은 열처리되어야 한다. 열처리로 인해, 두 기판의 표면들 사이에는 공유 연결(covalent connection)이 형성된다. 이렇게 형성된 영구적인 결합은, 오직, 이에 상응하는 큰 힘을 사용해야지만 가능한데, 이렇게 큰 힘은 대부분의 경우 기판이 파괴된다.
공보 US5441776호는 제1 전극을 수소와 화합된(hydrogenated) 비정질 실리콘층에 결합하기 위한 방법을 기술하고 있다. 상기 비정질 실리콘층은 증착 공정(deposition process)에 의해 기판의 표면에 증착된다.
공보 US7462552B2호는 기판의 표면에 비정질 실리콘층을 증착시키기 위해 화학적 기상 증착(Chemical Vapor Deposition: CVD)이 사용되는 방법을 보여준다. 비정질층은 0.5 내지 10 μm 사이의 두께를 가진다.
공보 US7550366B2호에서, Suga 등은 우연히 형성된 비정질층을 발견하였는데, 이 비정질층은 약 100 nm 두께를 가진다. 상기 비정질층은 두 기판 표면들 사이에 위치되어, 표면-활성 공정(surface-activation process)에 의해 준비되었다. 비정질층은 금속 원자와 비활성 가스(inert gas) 원자를 가진 기판 표면의 이온 투입(ion bombardment)의 부산물(by-product)이다. 따라서, 실제 결합 공정은 철 원자들 간에 발생되며, 비정질층을 덮는다(cover).
열처리는 또 다른 기술적인 문제를 나타낸다. 결합된 기판에는 매우 종종 기능적 유닛(functional unit), 가령, 예를 들어, 마이크로칩, MEM, 센서, 및 온도 감응을 가진 LED이 제공되어 왔다. 특히, 마이크로칩은 상대적으로 강력한 도핑(doping)을 가진다. 온도가 올라가면, 도핑 요소(doping element)의 확산(diffusivity) 올라가며, 이에 따라 바람직하지 못한, 기판에서의 도핑 분포(doping distribution)가 발생된다. 또한, 열처리는 항상 고온과 관련되며 따라서 비용이 상승하고, 열전압(thermal voltage)이 생성되며, 가열 및 냉각을 위해 처리 시간이 늘어난다. 그 외에도, 상이한 재료로 구성되며 그게 따라 일반적으로 상이한 열팽창계수를 가진, 상이한 기판 영역(substrate area)의 이동(shifting)을 방지하기 위하여, 가능한 최대한 최저 온도에서 결합이 수행되어야 한다.
상대적으로 낮은 온도에서 결합을 위한 한 옵션으로, 기판 표면을 정제하고 활성화시키기 위한 플라즈마 처리(plasma treatment)가 고려될 수 있다. 하지만, 이러한 플라즈마 방법들은 산소-아핀 표면(oxygen-affine surface)의 경우, 특히 금속 표면의 경우에는 작동하지 않거나 혹은 매우 열악하게 작동한다. 산소-아핀 금속은 산화되며 일반적으로 상대적으로 안정적인 산화물을 형성한다. 산화물들은 결합 공정에 대한 장애물(obstacle)이다. 또한, 이러한 금속들은 확산 결합(diffusion bonding)에 의해 상대적으로 어렵게 서로 결합될 수 있다. 하지만, 플라즈마-활성화된, 특히, 실리콘 이산화물 층을 형성하는 단결정(monocrystalline) 실리콘의 결합은 매우 잘 수행된다. 이러한 실리콘 이산화물 층은 결합을 위해 현저하게 잘 맞는다(suited). 따라서, 위에서 언급한 산화물의 부정적인 효과가 반드시 모든 종류의 재료에 적용되는 것은 아니다.
낮은 온도에서 수행되는 직접 결합을 기술하고 있는 몇몇 접근 방법을 포함하고 있는 문헌이 있다. PCT/EP2013/064239호에 기재된 한 접근 방법은 결합 공정 동안 및/또는 결합 공정 후에 기판 재료에 용해된 희생 층(sacrificial layer)을 제공하는 단계를 포함한다. PCT/EP2011/064874호에 기재된 또 다른 접근 방법은 상 변환(phase conversion)에 의해 영구적인 연결 형성을 기술하고 있다. 위에서 언급한 문헌들은, 특히, 공유 결합이 아니라 금속 결합에 의해 더 잘 결합되는 금속 표면에 관한 것이다. 문헌 PCT/EP2014/056545호에는, 표면 정제(surface purification)에 의해 실리콘의 최적화된 직접 결합 공정이 기술되어 있다.
결합되어야 하는 표면/접촉 표면의 표면 거칠기(surface roughness)는 또 다른 문제이다. 특히, 공지의 방법들로 서로 결합되어야 하는 기판의 표면들로부터 산화물 및 오염물질을 제거할 때, 종종, 높은 수준의 거칠기가 형성된다. 미시적 관점에서 보면, 이러한 거칠기는 결합 공정 동안 두 표면 간에 완벽한 접촉을 저해하며, 이에 따라 유효 결합 강도에 부정적인 영향을 끼친다. 두 기판 표면은 접선방향의 표면 극대점(tangent surface maximum point)들에서 거의 압도적으로 결합된다. 따라서, 특히, 가능한 최대한 이상적인 표면을 제공하는 것과 표면을 매우 훌륭하게 정제하는 간에는 차이가 존재한다.
반도체 산업에서, 특히, 똑같은 타입의 물질 또는 재료가 서로 연결되어야 한다. 타입의 유사성은, 연결점(connecting point)을 가로질러, 동일한 물리적 성질 및 화학적 성질이 존재하는 것을 나타낸다. 이는, 전류가 전도되는 연결에 있어서 특히 중요한데, 부식 및/또는 똑같은 기계적 성질에 대해 낮은 경향을 가지기 때문이다. 이들 중, 똑같은 타입의 물질, 주로, 다음과 같은 물질이 발견된다:
* 구리-구리,
* 알루미늄-알루미늄,
* 텅스텐-텅스텐,
* 실리콘-실리콘,
* 실리콘 산화물-실리콘 산화물.
반도체 산업에서 사용되는 금속들 중 몇몇 금속은 산소-아핀(oxygen-affine)이다. 따라서, 산소-함유 환경 하에서, 알루미늄은 상대적으로 고체의 알루미늄 산화물을 형성한다. 결합 동안, 이러한 산화물은 결합 결과에 부정적인 영향을 미치는데, 이는 산화물들이 서로 결합되어야 하는 두 재료 사이에 포획되기(trapped) 때문이다. 최악의 조건 하에서는 이러한 산화물이 결합 공정을 완전히 저해할 수 있지만, 최적의 상황 하에서는 산화물이 포획된다. 통합(incorporation) 전에 산화 층의 기계적 파열(mechanical breaking)도 고려되어야 한다. 산화물은 분해되거나 또는 고체 용액(solid solution)으로 변환하지 않도록 충분히 열역학적으로 안정적이다. 이것은 결합 경계 표면 내에서 산화물로서 유지되며 그 곳에서 기계적 성질에 부정적인 영향을 끼친다. 텅스텐 및/또는 구리 결합에 있어서도 이와 비슷한 문제점들이 발생한다.
따라서, 본 발명의 목적은 가능한 최대한 낮은 온도에서 최적의 연결이 구현되며, 특히, 결합 경계 표면에서 가능한 최대한 순수한 결합이 구현되는 장치 및 방법을 제공하는 데 있다.
상기 목적은 청구항 제1항, 제8항 및 제10항의 특징들로 구현된다. 본 발명의 바람직한 변형예들은 종속항들에 특징지어진다. 또한, 본 발명의 상세한 설명, 청구항 및/또는 도면들의 특징들 중 2개 이상의 특징들로 구성된 모든 조합들은 본 발명의 범위 내에 있다. 본 명세서에 기술된 값(value)들의 범위에서, 값들은 위에서 언급한 범위 내에 있는 경계값들로 간주되어야 하며 이 또한 임의의 조합들로도 청구될 수 있다.
본 발명의 기본적인 개념은, 특히, 주로, 결합되어야 하는 기판 표면에서, 결정된 두께(d)를 가진 비정질층을 형성하는 데 있다. 이 경우, 비정질층은 화학적 및/또는 물리적 증착 공정, 바람직하게는, 스퍼터링(sputtering)에 의해 기판에 제공될 수 있거나, 혹은 기판으로부터 직접 형성될 수 있다. 하지만, 본 발명의 주된 양태는, 비정질층이 물리적 및/또는 화학적 공정에 의해 제공되는 재료에 의해 형성되는 것이 아니라 기판 재료의 상 변환(phase conversion)에 의해 형성된다는 사실에 있다. 그 결과, 특히, 우발적이거나 유해한 재료의 증착을 완전히 없앨 수 있다. 따라서, 이제부터는, 주로, 제2 방법에 대해서만 상세하게 기술할 것이다.
본 발명은, 특히, 두 기판의 영구적 결합을 위한 방법에 관한 것으로서, 기판들 중 하나 이상의 기판, 바람직하게는 두 기판 모두 밑에서 기술되는 것과 같이 결합 전에 처리된다. 표면 영역(surface area), 특히, 두 기판의 접촉면(바람직하게는, 전체 표면에 걸쳐) 혹은 두 기판 중 하나 이상의 기판이 결합 공정 전에 비정질화된다(amorphized). 이제부터는, 본 발명의 명세서에서, 전체 기판 표면은 비정질 표면 영역(amorphized surface area)으로 기술되지만, 본 발명에 따르면, 특히, 서로로부터 분리되고, 기판 표면보다 더 작은 표면 영역의 비정질화도 고려해볼 수 있다. 비정질화에 의해, 나노미터-두께의 층이 형성되며, 상기 나노미터-두께의 층 내에는 결합되어야 하는 표면들 중 하나 이상의 표면(접촉면)의 원자(atom)들이 임의로 배열된다(arranged randomly). 이렇게 임의로 배열됨으로써, 특히, 상대적으로 낮은 온도의 경우에서, 더 우수한 결합 결과가 구현된다. 본 발명에 따른 결합을 형성하기 위하여, 특히, 산화물(oxide)을 방출하기 위한 표면(적어도 접촉면)의 정제(purification)가 수행된다. 정제 및 비정질화는 동시에 수행되는 것이 바람직하며, 동일하게 처리되는 것이 더 바람직하다. 본 발명에 따르면, 본 발명의 중요한 양태는, 특히, 저-에너지 입자(low-energy particle), 특히, 그 에너지가 상대적으로 작지만 본 발명에 따라 기술된 비정질화를 형성하기에는 충분한 이온을 사용하는 데 있다.
최적의 결합 공정을 위해서, 그리고, 기판 스택(substrate stack)이 그에 상응하는 높은 결합 강도(bonding strength)를 가지도록 하기 위해서, 기판 표면으로부터 산화물을 제거하는 것이 바람직하다. 이는, 특히, 산소-함유 환경이 우발적으로 천연 산화물(native oxide)을 형성하는 모든 재료에 적용된다. 이는, 의도적으로 형성된 산소 기판 표면, 가령, 예를 들어, 실리콘 산화물에 대해서는 반드시 적용될 필요가 없다. 특히, 본 발명에 따른 산화물, 바람직하게는 적어도 주로, 더 바람직하게는 전적으로, 유해하고, 불필요하거나 및/또는 천연의, 특히, 금속 산화물이 제거된다. 바람직하게는, 결합 경계 표면(두 기판의 접촉 표면) 내에 통합(incorporation)되지 않도록 하기 위하여, 결합 공정 전에, 위에서 언급한 산화물들이 현저하게, 특히 완전히 제거된다. 이렇게 산화물들이 통합되면, 기계적 불안성(mechanical destabilization)과 매우 낮은 결합 강도로 이어질 수 있다. 산화물의 제거는 물리적 또는 화학적 방법들로 수행된다. 본 발명에 따른 특히 바람직한 실시예에서, 원치 않는 산화물의 제거는 본 발명에 따른 방법이 구현되는 동일한 유닛(unit)으로 수행된다. 그 결과, 특히, 최적의 상황 하에서, 다음과 같은 결과가 동시에 구현될 수 있다:
* 산화물 제거,
* 표면 다듬질(surface smoothing),
* 비정질화.
본 발명에 따른 대안의 실시예들에서, 산화물 제거는 동일한 유닛으로 수행되지 않는다.
이 경우, 두 유닛들 사이에서 기판의 전달 동안에는, 기판 표면의 어떠한 새로운 산화도 발생되어서는 안 된다.
달리 말하면, 본 발명에 따른 개념은, 특히, 비정질화에 의해 두 기판 표면 사이의 결합 강도가 증가되는 데 있다. 이 경우, 비정질화는 몇몇 문제를 해결한다:
첫 번째로, 본 발명에 따른 비정질화는 기판 표면의 정제 작업 전에 선행되는 것이 바람직하다. 특히, 기판 표면의 정제 및 비정질화는 동시에 수행되는 것이 바람직하며, 동일한 공정에 의해 수행되는 것이 더 바람직하다.
두 번째로, 본 발명에 따른 비정질화는 기판 표면의 평탄화(planarization)를 형성한다. 이 경우, 평탄화는 비정질화 동안 발생되며, 특히, 그 외에도, 결합 공정 동안 작용하는 힘(force)의 작용에 의해 평탄화가 발생된다.
세 번째로, 비정질화에 의해 기판 표면(결합 경계 표면)에서 열역학적으로 준안정적(thermodynamically metastable)인 상태가 형성된다. 또 다른 공정 단계에서(특히, 결합되어야 하는 표면들이 접촉되고 난 후에), 비정질층의 부분 영역(partial area)들이 결정질 상태(crystalline state)로 (후)변환하면, 이러한 준안정 상태가 된다. 이상적인 경우, 비정질층의 완전한 변환이 수행된다. 접촉 후에, 그 후에, 비정질층의 열처리되고 난 뒤에, 그에 따른 층 두께는 특히 0보다 더 크다.
본 발명에 따른 한 개념은, 주로, 특히, 입자 투입(particle bombardment)에 의해, 기판의 기존에 존재하던 기본 재료로 구성된 비정질층의 형성에 있다. 바람직하게는, 기판의 결합 전에는, 결합되어야 하는 기판 표면에 어떠한 재료도 제공되지 않는다.
본 발명에 따른 방법은, 두 기판 표면이 완전한 및/또는 전체-표면, 특히, 혼합된 접촉(mixed contact)을 형성할 수 있게 하며, 본 발명에 따르면 두 기판 표면 중 하나 이상의 표면, 바람직하게는 두 표면 모두 비정질화된다. 완벽한 접촉에 의해, 오염물질, 이물질, 빈 공간(void) 및 거품(bubble)이 완전히 방지된다.
본 발명에 따른 방법은, 특히, 두 기판 표면, 바람직하게는 상이한 기판 표면이 완전한 및/또는 전체-표면, 특히, 비혼합된 접촉(unmixed contact)을 형성할 수 있게 한다. 특히 다음의 재료들이 서로 임의의 조합으로 결합될 수 있다.
* 금속, 특히:
Cu, Ag, Au, Al, Fe, Ni, Co, Pt, W, Cr, Pb, Ti, Te, Sn, Zn,
* 합금,
* 반도체(상응하는 도핑(doping)을 가진), 특히:
- 소자 반도체(element semiconductor), 특히:
Si, Ge, Se, Te, B, -Sn
- 화합물 반도체(compound semiconductor), 특히:
GaAs, GaN, InP, InxGa1-xN, InSb, InAs, GaSb, AlN, InN, GaP, BeTe, ZnO, CuInGaSe2, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, Hg(1-x)Cd(x)Te, BeSe, HgS, AlxGa1-xAs, GaS, GaSe, GaTe, InS, InSe, InTe, CuInSe2, CuInS2, CuInGaS2, SiC, SiGe,
* 유기 반도체(organic semiconductor), 특히:
- 플라반트론(flavanthrone), 페리논(perinone), Alq3, 페리논, 테트라센(tetracene), 퀴나크리돈(quinacridone), 펜타센(pentacene), 프탈로시아닌(phthalocyanine), 폴리치오펜(polythiophene), PTCDA, MePTCDI, 아크리돈(acridone), 인단트론(indanthrone).
본 발명에 따르면, 다음과 같은 재료 조합이 사용되는 것이 바람직하다:
* GaN - Cu,
* GaAs - SiO2,
* Cu - Al.
본 발명에 따른 실시예가, 주로, 상이한 재료들로 형성된 두 기판 표면들을 연결하기에 적합하지만, 이제부터, 본 명세서에서는, 단순성을 위해, 동일한 타입의 두 기판 표면들을 연결하는 데 관해 기술될 것이다. 달리 말하면, 본 발명은 특히 직접 결합(direct bonding)을 위한 방법에 관한 것이다. 이 경우, 본 발명은 결합 공정 전에 기판의 하나 이상의 표면(특히, 접촉면에 배열된)을 비정질화시키는 개념에 기초하는 것이 바람직하다. 비정질화는, 기판 표면에서 주어진 증착 변수(deposition parameter) 하에서 각각 응축되어(condensed) 비정질적으로 재승화된(amorphously resublimated) 재료의 증착에 의해서 수행되는 것이 아니라, 변화(alteration), 주로, 기판 표면에서 비정질층의 형성(forming) 및/또는 상 변환(phase conversion)에 의해서 수행되는 것이 바람직하다. 이는, 특히, 입자 투입, 특히, 이온 투입(ion bombardment), 가장 바람직하게는 저-에너지 이온 투입에 의한 운동에너지의 유입(introduction)에 의해 수행된다.
Amorphization ( 비정질화 )
비정질화(amorphization)란, 결정체(crystal) 내에 원자들이 잘-형성되어 배열되는 것이 아니라 원자들이 임의의 배열되는 것으로 정의된다. 원자들은 1-원자의 단일-성분 시스템, 다-원자의 단일-성분 시스템, 1-원자의 다중-성분 시스템 또는 다-원자의 다중-성분 시스템의 원자들일 수 있다. 성분(component)은 상(phase)의 독립적인 가변적 재료 성분으로서 정의된다. 비정질 상(amorphous phase)은 특히 짧은-범위의 차수(order) 및/또는 긴-범위의 차수를 가지지 않는다. 본 발명에 따라 구성된 비정질층의 적어도 부분적으로 비정질 구조는 하나 이상의 비정질 상 및 결정질 상으로 구성된 상 배치(phase batch)로 정의된다. 비정질화의 정도(degree)로서 총 용적(volume)과 비정질 상 사이의 용적비(volume ratio)에 대해 비교된다. 본 발명에 따르면, 비정질화의 정도는 특히 10%보다 크고, 바람직하게는 25%보다 크고, 더 바람직하게는 50%보다 크고, 가장 바람직하게는 75%보다 크고, 그리고, 그 중에서도 가장 바람직하게는 99%보다 크다.
본 발명에 따른 비정질화는, 바람직하게는, 비정질화 동안, 공정 변수 온도, 압력, 이온화 에너지, 및/또는 이온 전류 밀도를 선택함으로써, 특히, 서로 결합되어야 하는 기판들의 표면 가까이 있는 영역에 제한된다. 특히, 기판의 재료는, 이 경우, 본 발명에 따른 비정질층을 제외하고, 적어도 주로, 바람직하게는 완전히, 결정질 상태로 유지된다.
본 발명에 따른 제1 실시예에서, 제1 기판의 오직 기판 표면만이 비정질화된다. 본 발명에 따르면, 형성 바로 직후에, 비정질층의 두께(d)는 특히 100 nm 미만, 바람직하게는 50 nm 미만, 더 바람직하게는 10 nm 미만, 가장 바람직하게는 5 nm 미만, 그리고, 그 중에서도 가장 바람직하게는 2 nm 미만이다.
본 발명에 따른 추가적인 변형예에 따르면, 제1 기판의 기판 표면과 제2 기판의 기판 표면은 비정질화된다. 본 발명에 따른 특정 실시예에서, 동일한 유닛에서의 두 기판 표면의 비정질화는, 동일한 공정 변수로, 동일한 비정질층을 형성하기 위해, 특히 동시에 수행된다. 형성된 비정질층은 제1 기판의 제1 비정질층의 동일한 두께(d1)와 제2 기판의 제2 비정질층의 두께(d2)를 가지는 것이 바람직하다. 특히 동시에 형성된, 두 비정질층의 두께비(d1/d2)는 0.6 < d1/d2 < 1.4, 바람직하게는 0.7 < d1/d2 < 1.3, 더 바람직하게는 0.8 < d1/d2 < 1.2, 가장 바람직하게는 0.9 < d1/d2 < 1.1, 그리고, 그 중에서도 가장 바람직하게는 0.99 < d1/d2 < 1.01이다.
기판 표면은, 비정질화 이전, 비정질화 동안 및 비정질화 이후에 약간의, 하지만, 무의미하지는 않은 거칠기를 가진다. 한 바람직한 실시예에서, 비정질화 동안, 기판 표면의 거칠기는 줄어들고 비정질화 이후에는 최소를 가진다. 거칠기는 평균 거칠기(mean roughness), 2차 거칠기(quadratic roughness) 또는 거칠기의 평균 깊이(averaged depth)로서 표시된다. 평균 거칠기, 2차 거칠기, 및 거칠기의 평균 깊이를 위해 정해진 값들은 일반적으로 동일한 측정 섹션(measurement section) 또는 측정 표면에 대해 상이하지만, 동일한 차수(order)의 크기 범위에 배열된다. 표면 거칠기의 측정은 측정 장치(당업자에게 공지임)들 중 한 장치, 특히, 조면계(profilometer) 및/또는 원자간력현미경(atomic force microscope: AFM)으로 수행된다. 이 경우, 측정 표면은 특히 200 mm x 200 mm이다. 따라서, 거칠기의 다음의 수치값 범위는 평균 거칠기, 2차 거칠기 또는 거칠기의 평균 깊이를 위한 값들로서 정의된다. 본 발명에 따르면, 비정질화 이전, 기판 표면의 거칠기는 특히 10 nm 미만, 바람직하게는 8 nm 미만, 더 바람직하게는 6 nm 미만, 가장 바람직하게는 4 nm 미만, 그리고, 그 중에서도 가장 바람직하게는 1 nm 미만이다. 비정질화 이후, 기판 표면의 거칠기는 특히 10 nm 미만, 바람직하게는 8 nm 미만, 더 바람직하게는 6 nm 미만, 가장 바람직하게는 4 nm 미만, 그리고, 그 중에서도 가장 바람직하게는 1 nm 미만이다.
비정질화는 입자가 기판 표면과 충돌(collision)함으로써 수행되는 것이 바람직하다. 입자들은 하전 입자(charged particle) 또는 비하전 입자(uncharged particle) 중 하나이다. 가속(acceleration)은 하전 입자(이온)들로 수행되는 것이 바람직한데, 그 이유는 하전 입자들이 기술적으로 보다 용이하게 가속될 수 있기 때문이다.
본 발명에 따르면, 이온은 기판 표면의 정제에도 사용되는 것이 바람직하다. 따라서, 본 발명에 따르면, 특히, 기판 표면의 정제, 특히, 산화물 제거는 비정질화와 조합된다. 기판이 특히, 비정질화 바로 직전에, 정제되면, 본 발명에 따른 방법은 비정질층을 형성하기 위해서만 전적으로 사용될 수 있다. 기판의 전체 표면(F)과 정제된 표면(f) 사이의 비율은 순도(r) 정도로 지칭된다. 본 발명에 따르면, 결합 공정 이전에, 순도 정도는 특히 0보다 크고, 바람직하게는 0.001보다 크고, 더 바람직하게는 0.01보다 크고, 가장 바람직하게는 0.1보다 크고, 그리고, 그 중에서도 가장 바람직하게는 1보다 크다.
r = f/F
정제 및/또는 비정질화는 공정 챔버(process chamber)로서 진공 챔버에서 수행되는 것이 바람직하다. 이 경우, 진공 챔버는 1 bar 미만, 바람직하게는 1 mbar 미만, 더 바람직하게는 10-3 mbar 미만, 가장 바람직하게는 10-5 mbar 미만, 그리고, 그 중에서도 가장 바람직하게는 10-8 mbar 미만으로 진공화될 수 있다(evacuated). 특히 비정질화를 위해 이온이 사용되기 전에, 진공 챔버는 바람직하게는 사전-설정된 압력으로 진공화되며, 더 바람직하게는 완전히 진공화된다. 특히, 공정 챔버 내의 산소 비율은 현저하게 감소되어 기판 표면의 새로운 산화는 가능하지 못하다.
본 발명에 따르면, 비정질화를 위해 다음의 가스 및/또는 가스 혼합물이 이온화된다:
* 원자 가스(atomic gas), 특히:
- Ar, He, Ne, Kr,
* 분자 가스(molecular gas), 특히:
- H2, N2, CO, CO2,
* 가스 혼합물(gas mixture), 특히:
- 포밍 가스 FG (아르곤 + 수소) 및/또는
- 포밍 가스 RRG (수소 + 아르곤) 및/또는
- 포밍 가스 NFG (아르곤 + nitrogen) 및/또는
- 수소 및/또는
사용되는 가스 혼합물은 특히 다음과 같은 조성을 가진다:
가스 혼합물
FG		 Ar(%) H (%) 가스 혼합물 RFG H (%) Ar (%) 가스 혼합물 NFG Ar (%) N2 (%)
FG 0 100 대기 (10 sccm) RFG 0 100 대기 (10 sccm) NFG 0 100 대기 (10 sccm)
FG 1 96 4 RFG 1 100 0 NFG 1 95 5
FG 2 90 10 RFG 2 95 5 NFG 2 90 10
FG 3 80 20 RFG 3 90 10 NFG 3 80 20
FG 4 70 30 RFG 4 70 30 NFG 4 70 30
FG 5 50 50 RFG 5 50 50 NFG 5 50 50
표 1: 이 표는 아르곤과 수소, 또는 아르곤과 질소의 각각의 비율을 가진, 3개의 대표적인 가스 혼합물: FGx, RFGx, 및 NFGx의 리스트를 보여준다.
이온은 이온화 공정(ionization process)에서 생성된다. 이온화 공정은 이온 챔버(ion chamber)에서 수행되는 것이 바람직하다. 생성되는 이온은 이온 챔버를 떠나(leave) 전기장 및/또는 자기장에 의해 가속되는 것이 바람직하다. 또한, 전기장 및/또는 자기장에 의해 이온이 편향(deflection)되는 것도 고려해 볼 수 있다. 이러한 이온들은 이온 빔(ion beam)으로 기판 표면과 충돌한다. 이온 빔은 평균 이온 밀도(mean ion density)에 의해 구분된다.
본 발명의 한 실시예에 따르면, 기판 표면과 이온 빔 사이의 입사각(angle of incidence)은 자유롭게 선택되고 설정될 수 있다. 입사각은 기판 표면과 이온 빔 사이의 각도로서 정의된다. 입사각은 특히 0° 내지 90° 사이, 바람직하게는 25° 내지 90° 사이, 더 바람직하게는 50° 내지 90° 사이, 가장 바람직하게는 75° 내지 90° 사이, 그리고, 그 중에서도 가장 바람직하게는 정확히 90°이다. 기판 표면의 이온의 충격에너지(impact energy)는 이온 빔의 입사각에 의해 조절될 수 있다.
비정질화는 충격에너지에 의해 조절될 수 있다. 뿐만 아니라, 오염물질, 특히, 산화물의 제거는 입사각 (및 기판 표면의 이온의 충격에너지)에 의해 조절될 수 있다. 그 외에도, 입사각을 정확하게 선택하면, 제거 속도(removal rate)를 조절할 수 있으며, 이에 따라 표면 거칠기도 조절할 수 있다. 따라서, 입사각은, 특히, 원하는 결과를 위해 비정질화, 오염물질, 특히, 산화물의 제거, 및 표면 다듬질(surface smoothing)이 극대화되도록 선택된다. 극대화(maximization)란 오염물질, 특히 산화물을 완전하게 제거하여, 특히, 표면의 완벽한 다듬질(즉 거칠기 값이 0으로 감소함), 뿐만 아니라 최적의, 특히, 두꺼운 비정질층으로 되는 것으로 정의된다.
본 발명의 또 다른 실시예에 따르면, 비정질화의 조절은 가속된 입자, 특히, 이온의 운동에너지를 설정함으로써 구현된다. 입자의 운동에너지는 특히 1 eV 내지 1,000 keV 사이, 바람직하게는 1 eV 내지 100 keV 사이, 더 바람직하게는 1 eV 내지 10 keV 사이, 가장 바람직하게는 1 eV 내지 1 keV 사이, 그리고, 그 중에서도 가장 바람직하게는 1 eV 내지 200 eV 사이가 되도록 설정된다.
전류 밀도(단위 시간 및 면적당 입자, 특히, 이온의 개수)는 특히 0.1 mA/cm2 내지 1,000 mA/cm2 사이, 바람직하게는 1.0 mA/cm2 내지 500 mA/cm2 사이, 더 바람직하게는 50 mA/cm2 내지 100 mA/cm2 사이, 가장 바람직하게는 70 mA/cm2 내지 80 mA/cm2 사이, 그리고, 그 중에서도 가장 바람직하게는 75 mA/cm2 사이가 되도록 선택된다.
처리 시간은 특히 1s 내지 200s 사이, 바람직하게는 10s 내지 200s 사이, 더 바람직하게는 50s 내지 200s 사이, 그리고, 가장 바람직하게는 100s 내지 200s 사이가 되도록 선택된다.
결합( Bonding )
결합은 특히, 개별적인 결합 챔버(bonding chamber)에서 수행되는데, 결합 챔버는, 바람직하게는 클러스터 유닛(cluster unit) 내에서, 비정질화를 위해 공정 챔버에 일체형으로 연결되고(connected integrally), 더 바람직하게는 진공화를 일정하게 유지하면서, 공정 챔버로부터 결합 챔버 내로 이동될 수 있다.
본 발명에 따르면, 두 기판 표면들 중 하나 이상의 기판 표면들의 비정질화 후에, 특히, 두 기판이 서로 정렬된다(alignment). 정렬은 정렬 유닛(alignment unit)에 의해 수행되며 정렬 마크(alignment mark)에 따르는 것이 바람직하다.
두 기판이 서로 정렬되고 나면, 접촉이 이루어진다. 이 접촉은 중심(center)에서 시작되며 접촉이 끝날 때까지 반경 방향으로 외부를 향해 계속되는 것이 바람직하다. 이러한 타입의 접촉으로 인해, 가스의 이동(displacement)이 보장된다. 뿐만 아니라, 두 기판은 가능한 최대한 비틀림(distortion)이 없는 상태로 서로 결합된다.
이러한 접촉은 사전고정(prefixing), 특히 사전결합(prebonding)을 형성하는 것이 바람직하다. 사전결합은 0.01 J/m2 내지 2.5 J/m2 사이, 바람직하게는 0.1 J/m2 내지 2 J/m2 사이, 더 바람직하게는 0.5 J/m2 내지 1.5 J/m2 사이, 내지 가장 바람직하게는 0.8 J/m2 내지 1.2 J/m2 사이의 결합 강도로 구분된다. 사전결합은 반드시 두 기판 표면의 완벽한 접촉으로 이어지는 것은 아니다.
본 발명에 따른 또 다른 단계에서, 사전결합된 기판의 실제 결합 공정(actual bonding process)이 수행된다. 실제 결합 공정은 특히 힘 및/또는 온도의 작용들로 구성된다. 본 발명에 따른 결합 온도는 특히 200℃ 미만, 바람직하게는 150℃ 미만, 더 바람직하게는 100℃ 미만, 가장 바람직하게는 100℃ 미만, 그리고, 그 중에서도 가장 바람직하게는 50℃ 미만이다. 본 발명에 따른 결합 힘(bonding force)은 특히 0.01 kN보다 크고, 바람직하게는 0.1 kN보다 크고, 더 바람직하게는 1 kN보다 크고, 가장 바람직하게는 10 kN보다 크고, 그리고, 그 중에서도 가장 바람직하게는 100 kN보다 크다. 이에 상응하는 압력 영역(pressure area)은 기판의 표면에 작용하는 본 발명에 따른 결합 힘을 표준화(standardizing)함으로써 형성된다. 기판은 임의의 형태를 가질 수 있다. 특히, 기판은 둥글며 업계 표면에 따라 직경에 걸쳐 특징지어진다. 기판은 임의의 형태를 가질 수 있지만 원형인 것이 바람직하다. 기판에 있어서, 특히, 소위 웨이퍼(wafer)에 있어서, 업계-표준 직경은 1 인치, 2 인치, 3 인치, 4 인치, 5 인치, 6 인치, 8 인치, 12 인치 그리고 18 인치이다. 하지만, 원칙적으로는, 본 발명에 따른 실시예는 기판의 직경에 무관하게, 임의의 기판을 취급할 수 있다.
본 발명에 따르면, 압력 하중(pressure loading)은, 사전결합에 의해 어떠한 접촉도 아직 이루어지지 않은 경계층(기판 표면의 접촉 표면을 따라 형성된)에서 기판 표면들이 서로 접근하게 한다. 기판 표면들이 접근되면, 공동(cavity)의 크기가 지속적으로 감소하게 되고 궁극적으로는 밀폐된다(closure). 본 발명에 따르면, 이 경우, 비정질화는 매우 중요한 역할을 하게 되는데, 그 이유는 비정질 상태에 의해 표면-등방성의(surface-isotropic) 정전기 견인력(electrostatic attraction)이 생성되기 때문이다. 서로 접촉되는 기판 표면들의 비정질층들이 결정질이 아니기 때문에, 적절한 접촉이 결정 격자(crystal lattice) 상에 지속되는 것을 고려할 필요가 없다. 따라서, 두 기판 표면이 비정질층과 접촉하면, 더 크고 새로운 비정질층이 형성된다. 이러한 변환(transition)은 흐르는 듯이 수행되며 본 발명에 따르면 주로 경계층이 완벽하게 사라지는 것을 특징으로 한다.
특히, 본 발명에 따른 결합 공정 바로 직후에, 전체의 결합된 비정질층의 두께는 특히 100 nm 미만, 바람직하게는 50 nm 미만, 더 바람직하게는 10 nm 미만, 가장 바람직하게는 5 nm 미만, 그리고, 그 중에서도 가장 바람직하게는 2 nm 미만이다.
결합 강도는 특히 3개의 주된 변수들에 의해 영향을 받는데 이들 변수는:
* 비정질층의 두께,
* 거칠기,
* 부정적인 영향을 가진 통합된 이온들의 개수,
* 결합 힘이다.
본 발명에 따르면, 결합 강도는 비정질층의 두께가 증가할수록 증가한다. 비정질층이 두꺼워지면 두꺼워질수록, 임의로 배열된 원자의 개수도 증가한다. 임의로 배열된 원자는 임의의 긴-범위 및/또는 짧은-범위의 변수들을 가지지 않으며, 공동은 위에서 언급한 공정들, 특히, 압력 하중에 의한 접근 및 확산(diffusion)에 의해 이에 상응하게 쉽게 채워지는데(filled), 그 이유는 조절된 격자(regulated lattice)에 꼭 맞을 필요가 없기 때문이다. 접촉 표면, 따라서, 결합 강도는 상기 채움으로 인해 증가된다. 접촉 표면이 증가하는 것은 결합 강도에 있어서 중요한 변수로서 고려된다. 비정질층의 평균 두께가 평균 거칠기 미만이면, 비정질 상태의 원자들이 공동을 밀폐하기에 충분히 가능하지 않다. 이와는 반대로, 매우 작은(slight) 거칠기를 가진 기판 표면은 이에 상응하게 작은 공동을 가진다는 것을 유의해야 한다. 이는 즉 기판 표면의 거칠기가 작으면 작을수록, 원하는 결합 결과를 얻기 위하여 비정질의 두께도 점점 더 작아질 수 있다는 것을 의미한다. 이에 상응하는 두꺼운 비정질층도, 본 발명에 따라, 이에 상응하는 높은 이온화 에너지(ionization energy)에 의해 구현되며, 이에 따라, 실제로, 이온은 가능한 최대한 기판 내로 깊숙하게 침투할 수 있다(penetrate).
거칠기의 효과는 앞과 유사한 것으로 정의된다. 거칠기가 크면 클수록, 기판 표면의 접근이 보다 더 어려워지며, 공동을 채우고 따라서 접촉 표면을 극대화시키기 위하여, 비정질 기판 표면의 원자들이 쏟아야 하는 에너지가 점점 더 커진다.
또한, 결합 강도도 비정질층의 순도(purity)에 따른다. 임의의 저장된 원자 또는 이온도 불안성(destabilization)으로 이어질 수 있으며, 특히, 결합 강도의 감소로 이어질 수 있다. 따라서, 비정질화를 위해 사용되는 이온은, 특히, 비정질화 후에도 비정질층에 남아 있는 경우, 결합 강도에 부정적인 영향을 가질 수 있다. 따라서, 이에 상응하게 낮은 이온화 에너지 외에도, 가능한 최대한 낮은 전류 밀도 및 처리 시간이 바람직하다.
전류 강도(current intensity)와 처리 시간을 곱하면, 유닛 표면 섹션당 처리 시간 내에서 기판 표면과 충돌하는 이온들이 얻어진다. 상기 이온 개수를 극소화시키기 위하여, 전류 밀도 및/또는 처리 시간이 줄어들 수 있다. 유닛 표면당 더 작은 개수의 이온들이 기판 표면과 충돌하면, 비정질층에 통합되는 이온 개수는 점점 더 줄어든다. 주로, 비정질화되어야 하는 재료와 임의로 결합될 수 없는 입자들은 결합 강도에 부정적인 영향을 가지며 오직 결함(defect), 특히 점결함(point defect)으로서만 존재한다. 이는 주로 희유 가스(noble gas)를 포함하지만, 분자 가스도 포함한다.
특히, 본 발명에 따르면, 특히, 새로운 상을 형성함으로써, 이온들이 결합 경계면(bonding interface)을 강화(reinforcement)하는 가스 또는 가스 혼합물이 고려된다. 비정질층을 질산화시키는(nitrate) 이온화된 질소를 사용하는 것이 바람직한 선택사항일 수 있다.
화합물, 특히, 금속, 비정질층의 재료와의 공유 또는 이온 결합을 형성하는 그 외의 다른 모든 타입의 요소들에, 이와 유사한 고려사항이 적용된다. 전류 밀도를 줄일 수 있도록 하기 위하여, 특히, 이미 최소의 거칠기를 가진 기판 표면이 바람직하다. 기판 표면이 매끄러우면 매끄러울수록, 본 발명에 따르면, 거칠기를 줄이기 위하여, 활성 이온(energetic ion)들이 거의 필요하지 않게 된다. 그 결과, 이온화 에너지 및/또는 이온류(ion stream), 그리고 따라서, 유닛 표면당 이온의 개수가 감소될 수 있으며, 이에 따라, 통합된 이온의 개수가 더 작아지며 그에 따라, 결함이 줄어들고, 궁극적으로는 결합 강도가 증가된다.
결합 강도는, 결합 힘이 높으면 높을수록 기판 표면이 더 잘 접근될 수 있으며, 따라서 접촉 표면이 더 많아지기 때문에 결합 힘에 좌우된다. 결합 힘이 크면 클수록, 기판 표면들이 서로 보다 쉽게 접근될 수 있으며, 따라서, 공동은 국부적으로 변형된 영역(locally deformed area)들에 의해 밀폐된다.
열처리( Heat Treatment )
특히, 비정질화와는 별도로(separate), 결합 동안 및/또는 결합 후에 결합제(bonder)에서 열처리가 수행되거나 혹은 결합 후에 외부 열처리 모듈(특히, 클러스터에 통합된)에서 열처리가 수행된다. 열처리 모듈(heat treatment module)은 고온 플레이트(hot plate), 가열 타워(heating tower), 노(furnace), 특히, 연속로(continuous furnace) 또는 그 외의 다른 임의의 타입의 열-생성 장치일 수 있다.
열처리는 특히 500℃ 미만, 바람직하게는 400℃ 미만, 더 바람직하게는 300℃ 미만, 가장 바람직하게는 200℃ 미만, 그리고, 그 중에서도 가장 바람직하게는 100℃ 미만의 온도에서 수행된다.
열처리의 시간 주기(time period)는, 열처리 후에, 본 발명에 따른 비정질 잔여층(residual layer)의 두께가 50 nm 미만, 바람직하게는 25 nm 미만, 더 바람직하게는 15 nm 미만, 가장 바람직하게는 10 nm 미만, 그리고, 그 중에서도 가장 바람직하게는 5 nm 미만이 되도록 선택된다. 잔여층 두께는 완전히 사라지지는 못하며, 특히, 대부분의 경우, 약간 남아 있는데, 그 이유는 비정질층의 완벽한 변환은 오직 두 기판 표면의 변환된 결정 격자(converted crystal lattice)를 완벽하게 적용해야지만 가능하기 때문이다. 에너지 및 기하학적 형상(geometry)의 이유들로 인해, 완벽한 적용은 가능하지 않기 때문에, 본 발명에 따라 기술된 대부분의 경우, 0(zero)이 아닌 잔여층 두께가 남게 된다.
특히, 결합 동안 및/또는 결합 후에, 및/또는 열처리 경우, 비정질 상태로부터 결정질 상태(crystalline state)로의 상 변환이 구현된다.
본 발명에 따른 바람직한 실시예에서, 위에서 언급한 공정 변수들은 비정질층이 결정질 상태로 완벽한 변환이 수행되도록 선택된다.
본 발명에 따르면, 바람직한 한 실시예에 따른 변환된 재료의 순도는 질량%(m%)에 있어서 95 m%보다 크고, 바람직하게는 99 m%보다 크고, 더 바람직하게는 99.9 m%보다 크고, 가장 바람직하게는 99.99 m%보다 크고, 그리고, 그 중에서도 가장 바람직하게는 99.999 m%보다 크게 되도록 선택된다. 고순도의 기판 재료 때문에, 심지어 더 우수한 결합 결과가 구현된다.
본 발명의 추가적인 이점, 특징, 및 세부사항들은 첨부도면들에 따른 바람직한 실시예들을 기술한 하기 설명으로부터 보다 자명해질 것이다. 도면에서:
도 1은, 본 발명에 따른 방법의 한 실시예의 제1 공정 단계(비정질화 단계)에 있는, 본 발명에 따라 처리된 기판의 한 실시예의 횡단면도(실측 아님),
도 2는, 본 발명에 따른 방법의 한 실시예의 제2 공정 단계(접촉/사전결합 단계)를 설명하는 횡단면도(실측 아님),
도 3은 제3 공정 단계(결합 단계)를 설명하는 횡단면도(실측 아님),
도 4는 제4 공정 단계(열처리 단계)를 설명하는 횡단면도(실측 아님), 및
도 5는 비정질층을 형성하기 위한 유닛/장치를 설명하는 횡단면도(실측 아님).
도면에서, 동일하거나 또는 동일한 효과를 가진 특징부들은 똑같은 도면부호들로 표시된다.
도 1은 기판 표면(1o)에 본 발명에 따라 형성된 비정질층(2)을 가진 제1 기판(1)을 설명하는 실측이 아닌 횡단면도이다. 비정질층(2)은 일반적으로 거친 표면(2o)을 가진다. 거칠기(roughness)는 산화물(oxide) 또는 그 밖의 생성물(product)들을 제거하는 동안 최소로 감소되는 것이 바람직하다. 비정질층(2)은 기판 표면(1o)으로부터 깊이(두께(d))에 걸쳐 기판(1) 내로 연장된다.
도 2는 도 1에 따라 처리된 2개의 기판(1, 1')의 사전결합 단계를 설명하는 실측이 아닌 횡단면도이다. 사전결합 공정(prebonding process)은 비정질층(2, 2')의 표면(2o, 2o')을 따라 접촉하게 되는 기판 표면(1o, 1o')(접촉 표면)에 의해 구분된다(distinguished). 이 경우, 접촉은 표면(2o, 2o')의 극대점(2e)들에서 구현된다. 이 경우, 0(zero)은 아니지만 도 1에 따른 비정질화에 의한 상당히 감소된 거칠기로 인해, 그 결과, 공동(3)이 형성된다. 상당히 특히 바람직한 경우에서는, 형성된 공동(3)의 개수 또는 공동(3)의 부피를 사전결합 공정 동안과 같이 최대한 일찍 최소화시키기 위하여, 가능한 최대한 다수의 극대점(2e)이 부분적으로, 특히, 완전히, 극소점(2m) 내로 연장된다.
표면(2o, 2o')이 접촉하게 되는 것은 본 발명에 따른 결합 공정에 의해, 특히, 기판(1, 1')의 뒷면(reverse side)(1r, 1r') 상에서 기판 표면(1o, 1o')에 대해 가로지르는 방향의(crosswise) 힘 하중(force loading)에 의해 완료되며(completed), 비정질층(2, 2')으로부터 형성된 공통 비정질층(2")의 (총) 두께(d)는 (공통) 층 두께(d')로 감소된다. 이때, 서로에 대해 결합된 기판(1, 1')의 결합된 표면(1o, 1o') 사이에는 더 이상 차이(distinction)가 존재하지 않는 것이 바람직하다. 이러한 성질은 본 발명에 따른 실시예의 특별한 특징으로 언급되며 그 밖의 기술들과 구분짓는 기술로 사용된다. 최근 기술에 따르면, 이온(ion)의 전달 경로(transfer path)에서 (결정질) 구조의 변경 없이는, 기판 내에 비정질층을 형성하는 것이 불가능하다. 비정질 (잔여)층 전 또는 후의 구조를 검토함으로써, 본 발명에 따른 공정을 명확하게 식별할 수 있다(definitive identification). 만약 비정질 잔여층 이전 또는 이후의 구조가 이온 투입(ion bombardment)에 의해 명확하게 변경되지 않았다면, 묻힌 비정질층(buried amorphous layer)은 본 발명에 따른 결합 공정에 의해 형성되어야 한다.
상기 힘 하중으로 인해, 비정질 상태로 존재하는 원자가 접근하여 표면(1o, 1o')에 배열하게 된다. 공동(3)의 상대적으로 이미 작은 수치(특히, 비정질화에 의해 감소된 수치) 때문에, 특히 확산 공정(diffusion process)에 의해 지지되는, 순전히 원자의 이동에 의한 극대점(2e)의 변형은 공동(3)이 실질적으로 완전히 밀폐되기에 충분하다. 따라서, 구조의 가소화(plasticization)는 가소성 이론(plasticity theory), 가령, 결합(twinning) 또는 운동성(mobility)의 전위(dislocation)로부터 알려져 있는 가소화 공정(plasticization process)에 의해 수행되는 것이 아니라, 적어도 주로, 그리고, 바람직하게는 오직, 접근 및/또는 이동 및/또는 확산에 의해 지지되거나 혹은 야기된 개별 원자(individual atom)의 움직임에 의해 수행된다.
도 4에 따른 본 발명의 또 다른 공정 단계에서, 특히, 적어도 주로 재결정화(recrystallization)에 의해 생성된 비정질층(2")의 변환(conversion) 과정이 수행된다. 본 발명에 따르면, 이러한 변환 과정, 특히, 재결정화로 인해, 층 두께(d')는 최종 층 두께(d")까지 지속적으로 감소하게 되는데, 본 발명의 한 바람직한 실시예에 따르면 최종 층 두께가 0이 된다. 층 두께 간의 비율(d"/d 및/또는 d"/d')은 1과 똑같거나 1 미만, 바람직하게는 0.5 미만, 더 바람직하게는 0.25 미만, 가장 바람직하게는 0.1 미만, 및 그 중에서도 가장 바람직하게는 0과 똑같다. 이로부터, 두 기판(1, 1') 사이에서, 특히, 완전하면서도 거의 결함-없는 결정질 변환(crystalline transition)이 형성된다. 이는, 특히, 심지어 결합 챔버(bonding chamber)에서, 결합 과정 동안 및/또는 결합 과정 바로 직후에 발생될 수 있다. 이 경우, 기판 스택(substrate stack)을 가열(열처리)하기 위해 결합 동안에 결합제(bonder)를 가열하는 장치가 사용된다.
도 5는 기판 표면(2o) 상에서, 이온 빔(5)의 이온들이 기판 표면(1o)에 대한 입사각(α)으로 가속되는 이온 공급원(4)을 도시한다.
1, 1' : 기판 1o, 1o' : 기판 표면
1r, 1r' : 뒷면 2, 2', 2" : 비정질층
2o, 2o' : 표면 2e : 극대점
2m : 극소점 3 : 공동
4 : 이온 공급원 5 : 이온 빔
d, d', d" : 두께 α : 입사각

Claims (10)

  1. 기판(1, 1')의 적어도 주로 결정질의 기판 표면(1o, 1o')의 표면 처리를 위한 방법에 있어서,
    기판 표면(1o, 1o')의 비정질화에 의해, 기판 표면(1o, 1')에 비정질층(2, 2', 2")이 형성되며, 비정질층(2, 2', 2")의 두께 d는 > 0 nm인 것을 특징으로 하는 기판 표면(1o, 1o')의 표면 처리를 위한 방법.
  2. 제1항에 있어서, 비정질화는 비정질층(2, 2', 2")의 두께 d < 100 nm로 수행되며, 특히 d < 50 nm, 바람직하게는 d < 10 nm, 더 바람직하게는 d < 5 nm, 그리고 그보다 더 바람직하게는 d < 2 nm로 수행되는 것을 특징으로 하는 기판 표면(1o, 1o')의 표면 처리를 위한 방법.
  3. 제1항 또는 제2항에 있어서, 비정질화는 기판 표면(1o, 1o')의 평균 거칠기가 감소하도록 수행되는데, 특히 10 nm 미만의 평균 거칠기로 감소하도록 수행되며, 바람직하게는 8 nm 미만, 더 바람직하게는 6 nm 미만, 더 바람직하게는 4 nm 미만, 그리고 그보다 더 바람직하게는 2 nm 미만으로 감소하도록 수행되는 것을 특징으로 하는 기판 표면(1o, 1o')의 표면 처리를 위한 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 비정질화는 기판 표면(1o, 1o')과 입자들이 충돌됨으로써 수행되는데, 특히 입자들의 가속에 의해 이온들이 기판 표면(1o, 1o')과 충돌시킴으로써 수행되는 것을 특징으로 하는 기판 표면(1o, 1o')의 표면 처리를 위한 방법.
  5. 제4항에 있어서, 입자들의 운동에너지는 1 eV 내지 1,000 keV 사이, 바람직하게는 1 eV 내지 100 keV 사이, 더 바람직하게는 1 eV 내지 10 keV 사이, 그리고 그보다 더 바람직하게는 1 eV 내지 200 eV 사이로 설정되는 것을 특징으로 하는 기판 표면(1o, 1o')의 표면 처리를 위한 방법.
  6. 제4항 또는 제5항에 있어서, 입자들의 전류 밀도는 0.1 mA/cm2 내지 1,000 mA/cm2 사이, 바람직하게는 1.0 mA/cm2 내지 500 mA/cm2 사이, 더 바람직하게는 50 mA/cm2 내지 100 mA/cm2 사이, 가장 바람직하게는 70 mA/cm2 내지 80 mA/cm2 사이, 그리고 그 중에서도 가장 바람직하게는 75 mA/cm2로 설정되는 것을 특징으로 하는 기판 표면(1o, 1o')의 표면 처리를 위한 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 비정질화는 공정 챔버(공정 챔버)에서 수행되며, 공정 챔버는, 비정질화 전에, 특히 1 bar 미만, 바람직하게는 10-3 bar 미만, 더 바람직하게는 10-5 bar 미만, 그보다 더 바람직하게는 10-7 bar 미만, 그리고 그 중에서도 가장 바람직하게는 10-8 bar 미만의 압력으로 진공화되는(evacuated) 것을 특징으로 하는 기판 표면(1o, 1o')의 표면 처리를 위한 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 따라 처리된 제1 기판(1)을 제1항 내지 제7항 중 어느 한 항에 따라 처리된 제2 기판(1')에 결합하기 위한 방법.
  9. 제8항에 있어서, 결합 동안 및/또는 결합 후에 열처리가 수행되는 것을 특징으로 하는 제1 기판(1)을 제2 기판(1')에 결합하기 위한 방법.
  10. 기판(1)의 기판 표면(1o)의 표면 처리를 위한 장치에 있어서, 상기 장치는:
    - 기판(1)을 수용하기 위한 공정 챔버, 및
    - 기판 표면(1o)에 비정질층(2, 2', 2")이 형성되는, 기판 표면(1o)의 비정질화를 위한 수단을 포함하며, 비정질층(2, 2', 2")의 두께 d는 > 0 nm인 것을 특징으로 하는 기판(1)의 기판 표면(1o)의 표면 처리를 위한 장치.
KR1020167035007A 2014-06-24 2014-06-24 기판의 표면 처리를 위한 방법 및 장치 KR102182789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207029737A KR102306977B1 (ko) 2014-06-24 2014-06-24 기판의 표면 처리를 위한 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/063303 WO2015197112A1 (de) 2014-06-24 2014-06-24 Verfahren und vorrichtung zur oberflächenbehandlung von substraten

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207029737A Division KR102306977B1 (ko) 2014-06-24 2014-06-24 기판의 표면 처리를 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20170023820A true KR20170023820A (ko) 2017-03-06
KR102182789B1 KR102182789B1 (ko) 2020-11-26

Family

ID=50981536

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207029737A KR102306977B1 (ko) 2014-06-24 2014-06-24 기판의 표면 처리를 위한 방법 및 장치
KR1020167035007A KR102182789B1 (ko) 2014-06-24 2014-06-24 기판의 표면 처리를 위한 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207029737A KR102306977B1 (ko) 2014-06-24 2014-06-24 기판의 표면 처리를 위한 방법 및 장치

Country Status (8)

Country Link
US (5) US10083854B2 (ko)
EP (3) EP4102544A1 (ko)
JP (1) JP2017523603A (ko)
KR (2) KR102306977B1 (ko)
CN (4) CN111549328A (ko)
SG (1) SG11201610455TA (ko)
TW (3) TWI647751B (ko)
WO (1) WO2015197112A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4102544A1 (de) 2014-06-24 2022-12-14 EV Group E. Thallner GmbH Verfahren und vorrichtung zur oberflächenbehandlung von substraten
SG11201704557PA (en) 2014-12-23 2017-07-28 Ev Group E Thallner Gmbh Method and device for prefixing substrates
DE102015108901A1 (de) 2015-06-05 2016-12-08 Ev Group E. Thallner Gmbh Verfahren zum Ausrichten von Substraten vor dem Bonden
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
JP2020508564A (ja) 2017-02-21 2020-03-19 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を接合する方法および装置
JP7182105B2 (ja) * 2019-05-16 2022-12-02 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP7424274B2 (ja) 2020-11-11 2024-01-30 株式会社Sumco 貼り合わせウェーハ及び貼り合わせウェーハの製造方法
WO2023066463A1 (de) 2021-10-19 2023-04-27 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen
WO2023066461A1 (de) 2021-10-19 2023-04-27 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum transferieren und bereitstellen von bauteilen
FR3134227A1 (fr) * 2022-04-04 2023-10-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de collage d’un premier substrat au niveau d’une surface présentant une nanotopologie élastique

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330185A (ja) * 1998-05-07 1999-11-30 Matsushita Electron Corp 半導体装置の製造装置及びその製造方法
US20030141502A1 (en) * 2000-08-09 2003-07-31 Ziptronix Method of epitaxial-like wafer bonding at low temperature and bonded structure
US20070072391A1 (en) * 2003-12-23 2007-03-29 Commissariat A L'energie Atomique Method of sealing two plates with the formation of an ohmic contact therebetween
US20070128825A1 (en) * 2005-12-02 2007-06-07 Tadatomo Suga Method for bonding substrates and device for bonding substrates
EP2672509A1 (en) * 2011-01-31 2013-12-11 Suga, Tadatomo Bonding-substrate fabrication method, bonding substrate, substrate bonding method, bonding-substrate fabrication apparatus, and substrate assembly
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014511278A (ja) * 2012-01-23 2014-05-15 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハーの恒久的な接合のための方法及び装置、並びに切削器具

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752371B2 (ja) 1988-05-16 1998-05-18 株式会社日本自動車部品総合研究所 半導体装置の製造方法
US5441776A (en) 1993-11-08 1995-08-15 Sterling; Rodney D. Silicon dioxide bonding layers and method
JP2891093B2 (ja) * 1994-02-17 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JP3454951B2 (ja) * 1994-12-12 2003-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3003796B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
JP3054123B2 (ja) * 1998-06-08 2000-06-19 アプライド マテリアルズ インコーポレイテッド イオン注入方法
JP3342424B2 (ja) 1998-10-19 2002-11-11 三洋電機株式会社 ブランチメトリック演算装置及びビタビ復号装置
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP3307372B2 (ja) * 1999-07-28 2002-07-24 日本電気株式会社 半導体装置およびその製造方法
TW423052B (en) * 1999-09-06 2001-02-21 Taiwan Semiconductor Mfg Preprocess of metal silidation manufacturing process
US20040222083A1 (en) * 1999-09-06 2004-11-11 Su-Chen Fan Pre-treatment for salicide process
US6804878B1 (en) * 1999-12-21 2004-10-19 Hitachi Global Storage Technologies Netherlands B.V. Method of improving the reliability of magnetic head sensors by ion milling smoothing
US6274488B1 (en) * 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6391751B1 (en) * 2000-07-27 2002-05-21 Advanced Micro Devices, Inc. Method for forming vertical profile of polysilicon gate electrodes
US20050196961A1 (en) * 2004-03-08 2005-09-08 Da Zhang Method for forming a semiconductor device having metal silicide
US7148122B2 (en) * 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
US7060585B1 (en) * 2005-02-16 2006-06-13 International Business Machines Corporation Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
JP2007301600A (ja) 2006-05-11 2007-11-22 Matsushita Electric Ind Co Ltd 接合方法及びその装置
FR2938117B1 (fr) * 2008-10-31 2011-04-15 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
JP2010161330A (ja) * 2008-12-08 2010-07-22 Hitachi Cable Ltd 圧電薄膜素子
US20100154867A1 (en) 2008-12-19 2010-06-24 E. I. Du Pont De Nemours And Company Mechanically reliable solar cell modules
US20110033630A1 (en) * 2009-08-05 2011-02-10 Rolls-Royce Corporation Techniques for depositing coating on ceramic substrate
JP2011054704A (ja) 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
US20110308583A1 (en) * 2010-06-16 2011-12-22 International Business Machines Corporation Plasma treatment at a p-i junction for increasing open circuit voltage of a photovoltaic device
KR101985522B1 (ko) * 2011-01-31 2019-06-03 다다또모 스가 접합면 제작 방법, 접합 기판, 기판 접합 방법, 접합면 제작 장치 및 기판 접합체
EP2689473B1 (en) * 2011-03-25 2019-05-08 SEGTON Advanced Technology Photovoltaic converter with improved emitter structure based on silicon components and a method for production of the photovoltaic converter
JP5975418B2 (ja) * 2011-03-25 2016-08-23 日新イオン機器株式会社 イオン注入方法
US8440578B2 (en) * 2011-03-28 2013-05-14 Tel Epion Inc. GCIB process for reducing interfacial roughness following pre-amorphization
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
JP5856408B2 (ja) 2011-08-22 2016-02-09 太陽誘電株式会社 弾性波デバイスおよびモジュール
CN103548129B (zh) 2011-08-30 2017-05-10 Ev 集团 E·索尔纳有限责任公司 通过借助固体扩散或相变的结合层永久粘合晶片的方法
FR2983342B1 (fr) 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
US9177780B2 (en) * 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
JP5835200B2 (ja) * 2012-12-04 2015-12-24 住友金属鉱山株式会社 表面電極付透明導電ガラス基板及びその製造方法、並びに薄膜太陽電池及びその製造方法
US9818606B2 (en) * 2013-05-31 2017-11-14 Applied Materials, Inc. Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
WO2015000527A1 (de) 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
CN106463342B (zh) 2014-04-01 2020-04-03 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置
JP6211987B2 (ja) * 2014-04-22 2017-10-11 株式会社神戸製鋼所 Ｚｎめっき鋼板の熱間成形用金型
EP4102544A1 (de) * 2014-06-24 2022-12-14 EV Group E. Thallner GmbH Verfahren und vorrichtung zur oberflächenbehandlung von substraten
US10249498B2 (en) * 2015-06-19 2019-04-02 Tokyo Electron Limited Method for using heated substrates for process chemistry control

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330185A (ja) * 1998-05-07 1999-11-30 Matsushita Electron Corp 半導体装置の製造装置及びその製造方法
US20030141502A1 (en) * 2000-08-09 2003-07-31 Ziptronix Method of epitaxial-like wafer bonding at low temperature and bonded structure
US20070072391A1 (en) * 2003-12-23 2007-03-29 Commissariat A L'energie Atomique Method of sealing two plates with the formation of an ohmic contact therebetween
US20070128825A1 (en) * 2005-12-02 2007-06-07 Tadatomo Suga Method for bonding substrates and device for bonding substrates
EP2672509A1 (en) * 2011-01-31 2013-12-11 Suga, Tadatomo Bonding-substrate fabrication method, bonding substrate, substrate bonding method, bonding-substrate fabrication apparatus, and substrate assembly
JP2014511278A (ja) * 2012-01-23 2014-05-15 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハーの恒久的な接合のための方法及び装置、並びに切削器具
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法

Also Published As

Publication number Publication date
US10083854B2 (en) 2018-09-25
EP3161855B1 (de) 2017-12-20
TW201601207A (zh) 2016-01-01
US20200402840A1 (en) 2020-12-24
US11348825B2 (en) 2022-05-31
EP4102544A1 (de) 2022-12-14
US20180366366A1 (en) 2018-12-20
KR102182789B1 (ko) 2020-11-26
KR20200122410A (ko) 2020-10-27
SG11201610455TA (en) 2017-01-27
TWI799710B (zh) 2023-04-21
US20170098572A1 (en) 2017-04-06
TWI698923B (zh) 2020-07-11
TW202034392A (zh) 2020-09-16
CN107078028A (zh) 2017-08-18
US11776842B2 (en) 2023-10-03
CN114695134A (zh) 2022-07-01
EP3217421A1 (de) 2017-09-13
TW201907461A (zh) 2019-02-16
US20220216098A1 (en) 2022-07-07
CN111549327A (zh) 2020-08-18
CN111549328A (zh) 2020-08-18
JP2017523603A (ja) 2017-08-17
US10490439B2 (en) 2019-11-26
KR102306977B1 (ko) 2021-09-30
EP3161855B9 (de) 2018-04-11
WO2015197112A1 (de) 2015-12-30
US20200020572A1 (en) 2020-01-16
TWI647751B (zh) 2019-01-11
US10796944B2 (en) 2020-10-06
EP3161855A1 (de) 2017-05-03

Similar Documents

Publication Publication Date Title
US11348825B2 (en) Method and device for surface treatment of substrates
US10163681B2 (en) Method for permanently bonding wafers by a connecting layer by means of solid state diffusion or phase transformation
TWI606491B (zh) 塗佈及接合基板之方法
US20200321242A1 (en) Method of separating a film from a brittle material
JP7476156B2 (ja) 基板を表面処理するための方法及び装置
KR102084291B1 (ko) 접합 레이어 도포 방법
KR20230005822A (ko) 전사 층 전사 방법 및 디바이스
US20090208770A1 (en) Semiconductor sheets and methods for fabricating the same
WO2003028075A1 (en) Method of improving a surface of a substrate for wafer bonding

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant