JP3307372B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3307372B2 JP3307372B2 JP21423599A JP21423599A JP3307372B2 JP 3307372 B2 JP3307372 B2 JP 3307372B2 JP 21423599 A JP21423599 A JP 21423599A JP 21423599 A JP21423599 A JP 21423599A JP 3307372 B2 JP3307372 B2 JP 3307372B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration
- layer
- light receiving
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title description 16
- 238000009792 diffusion process Methods 0.000 claims description 134
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 28
- 229910021332 silicide Inorganic materials 0.000 claims description 27
- 238000003384 imaging method Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000003870 refractory metal Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 166
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- 229910021341 titanium silicide Inorganic materials 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- 229910052785 arsenic Inorganic materials 0.000 description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000005280 amorphization Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical class [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、複数の不純物濃度の異なる
拡散層を有する固体撮像装置等の半導体装置において、
所望の拡散層の表面をシリサイド化した半導体装置とそ
の製造方法に関する。
その製造方法に関し、特に、複数の不純物濃度の異なる
拡散層を有する固体撮像装置等の半導体装置において、
所望の拡散層の表面をシリサイド化した半導体装置とそ
の製造方法に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い、半導体基板
に形成される拡散層を浅く形成することが要求されてい
るが、このような拡散層の浅型化によって当該拡散層の
抵抗が増加し、半導体素子の動作速度を高速化すること
が困難になる。そこで、拡散層にシリサイド層を形成し
て低抵抗化を図った半導体装置が提案されており、この
技術は複数の異なる不純物濃度の拡散層を有する固体撮
像装置、すなわち比較的に低濃度の拡散層で構成される
受光部と、高濃度のソース・ドレイン領域としての拡散
層を有するＭＯＳトランジスタで構成される電荷転送部
とを備える固体撮像装置にも適用されている。
に形成される拡散層を浅く形成することが要求されてい
るが、このような拡散層の浅型化によって当該拡散層の
抵抗が増加し、半導体素子の動作速度を高速化すること
が困難になる。そこで、拡散層にシリサイド層を形成し
て低抵抗化を図った半導体装置が提案されており、この
技術は複数の異なる不純物濃度の拡散層を有する固体撮
像装置、すなわち比較的に低濃度の拡散層で構成される
受光部と、高濃度のソース・ドレイン領域としての拡散
層を有するＭＯＳトランジスタで構成される電荷転送部
とを備える固体撮像装置にも適用されている。
【０００３】図８及び図９は、固体撮像装置の一部にシ
リサイド層を設けた従来例を説明するための製造工程順
の断面図である。先ず、図８（ａ）のように、ｐ型シリ
コン基板３０１の不活性領域に選択酸化法によりフィー
ルド酸化膜３０２を形成し、前記フィールド酸化膜３０
２によって区画された活性領域に熱酸化法によりゲート
酸化膜３０３を形成する。次に、ＣＶＤ法により全面に
ポリシリコン膜を形成し、リン（Ｐ）をドーピングして
低抵抗化した後、当該ポリシリコン膜をパターニングし
てポリシリコン電極３０４を形成する。次いで、所要パ
ターンに形成した図外のフォトレジスト膜等をマスクに
シリコン基板３０１の表面にｎ型不純物を低濃度に導入
して、受光部としてのｎ- 型拡散層３０５を形成する。
また、同様に前記とは異なるパターンに形成した図外の
フォトレジスト膜をマスクにしてｎ型不純物を高濃度に
導入してソース・ドレイン領域としてのｎ+ 型拡散層３
０６を形成する。
リサイド層を設けた従来例を説明するための製造工程順
の断面図である。先ず、図８（ａ）のように、ｐ型シリ
コン基板３０１の不活性領域に選択酸化法によりフィー
ルド酸化膜３０２を形成し、前記フィールド酸化膜３０
２によって区画された活性領域に熱酸化法によりゲート
酸化膜３０３を形成する。次に、ＣＶＤ法により全面に
ポリシリコン膜を形成し、リン（Ｐ）をドーピングして
低抵抗化した後、当該ポリシリコン膜をパターニングし
てポリシリコン電極３０４を形成する。次いで、所要パ
ターンに形成した図外のフォトレジスト膜等をマスクに
シリコン基板３０１の表面にｎ型不純物を低濃度に導入
して、受光部としてのｎ- 型拡散層３０５を形成する。
また、同様に前記とは異なるパターンに形成した図外の
フォトレジスト膜をマスクにしてｎ型不純物を高濃度に
導入してソース・ドレイン領域としてのｎ+ 型拡散層３
０６を形成する。
【０００４】次いで、図８（ｂ）のように、全面に約２
５ｎｍのシリコン酸化膜７０７を形成する。その上で、
図８（ｃ）のように、ヒ素（Ａｓ）を１Ｅ１４／ｃｍ2
程度イオン注入してポリシリコン電極３０４、ｎ+ 型拡
散層３０６およびｎ- 拡散層３０５の表面をアモルファ
ス化しアモルファスシリコン層３１０を形成する。さら
に、図８（ｄ）のように、全面に約５０ｎｍのシリコン
酸化膜３０９を形成する。次に、図９（ａ）のように、
シリサイド化しない領域、ここでは受光部を構成するｎ
- 拡散層３０５とフィールド酸化膜３０２を覆うように
フォトレジスト膜３０８を選択的にパターン形成し、前
記フォトレジスト膜３０８を用いて、シリサイド化する
領域の前記シリコン酸化膜３０７，３０９を除去する。
５ｎｍのシリコン酸化膜７０７を形成する。その上で、
図８（ｃ）のように、ヒ素（Ａｓ）を１Ｅ１４／ｃｍ2
程度イオン注入してポリシリコン電極３０４、ｎ+ 型拡
散層３０６およびｎ- 拡散層３０５の表面をアモルファ
ス化しアモルファスシリコン層３１０を形成する。さら
に、図８（ｄ）のように、全面に約５０ｎｍのシリコン
酸化膜３０９を形成する。次に、図９（ａ）のように、
シリサイド化しない領域、ここでは受光部を構成するｎ
- 拡散層３０５とフィールド酸化膜３０２を覆うように
フォトレジスト膜３０８を選択的にパターン形成し、前
記フォトレジスト膜３０８を用いて、シリサイド化する
領域の前記シリコン酸化膜３０７，３０９を除去する。
【０００５】次いで、図９（ｂ）のように、前記フォト
レジスト膜３０８を除去した後、全面にスパッタ法によ
りチタン３１１を堆積する。しかる上で、シリサイド化
のための加熱処理を行ってチタンシリサイド層３１２を
形成する。すなわち、前記加熱処理は、チタンのシリサ
イド化に適した温度例えば６００〜９００℃の範囲内の
ある温度で電気炉あるいは加熱ランプを用いて行う。こ
れにより、ポリシリコン電極３０４上およびｎ+ 型拡散
層３０６上には、堆積したチタン３１１とシリコンとが
反応し、約３０ｎｍのチタンシリサイド層３１２が形成
される。次に、図９（ｃ）のように、フィールド酸化膜
３０２上およびｎ- 型拡散層３０５上のチタン３１１を
アンモニア水と過酸化水素水の混合液により除去する。
これにより、前記ポリシリコン電極３０４はポリサイド
構造のゲート電極として形成される。また、形成された
チタンシリサイド層３１２はシリコンがアモルファス化
されていることで、厚くかつ低抵抗に形成される。その
後、図示は省略するが、層間絶縁膜を堆積して、コンタ
クトホールを設けた後、アルミニウム電極を形成するこ
とで、シリサイド構造を有するＭＯＳ型トランジスタを
有する固体撮像装置の製造が完了する。
レジスト膜３０８を除去した後、全面にスパッタ法によ
りチタン３１１を堆積する。しかる上で、シリサイド化
のための加熱処理を行ってチタンシリサイド層３１２を
形成する。すなわち、前記加熱処理は、チタンのシリサ
イド化に適した温度例えば６００〜９００℃の範囲内の
ある温度で電気炉あるいは加熱ランプを用いて行う。こ
れにより、ポリシリコン電極３０４上およびｎ+ 型拡散
層３０６上には、堆積したチタン３１１とシリコンとが
反応し、約３０ｎｍのチタンシリサイド層３１２が形成
される。次に、図９（ｃ）のように、フィールド酸化膜
３０２上およびｎ- 型拡散層３０５上のチタン３１１を
アンモニア水と過酸化水素水の混合液により除去する。
これにより、前記ポリシリコン電極３０４はポリサイド
構造のゲート電極として形成される。また、形成された
チタンシリサイド層３１２はシリコンがアモルファス化
されていることで、厚くかつ低抵抗に形成される。その
後、図示は省略するが、層間絶縁膜を堆積して、コンタ
クトホールを設けた後、アルミニウム電極を形成するこ
とで、シリサイド構造を有するＭＯＳ型トランジスタを
有する固体撮像装置の製造が完了する。
【０００６】
【発明が解決しようとする課題】従来の半導体装置で
は、シリコン基板に形成されている全ての拡散層にアモ
ルファス化のためのヒ素がイオン注入されてしまう。こ
のヒ素のイオン注入はアモルファス化を確実に促すため
には１Ｅ１４／ｃｍ2 程度の高い濃度で行う必要があ
る。そのため、受光部を構成する低濃度のｎ- 拡散層５
０５にこのような高濃度のヒ素がイオン注入されること
になり、ｎ- 拡散層５０５の表面濃度が高められてしま
い、実質的に表面濃度が１Ｅ１４／ｃｍ2 程度以下の拡
散層を形成することは不可能になってしまうという問題
点があった。
は、シリコン基板に形成されている全ての拡散層にアモ
ルファス化のためのヒ素がイオン注入されてしまう。こ
のヒ素のイオン注入はアモルファス化を確実に促すため
には１Ｅ１４／ｃｍ2 程度の高い濃度で行う必要があ
る。そのため、受光部を構成する低濃度のｎ- 拡散層５
０５にこのような高濃度のヒ素がイオン注入されること
になり、ｎ- 拡散層５０５の表面濃度が高められてしま
い、実質的に表面濃度が１Ｅ１４／ｃｍ2 程度以下の拡
散層を形成することは不可能になってしまうという問題
点があった。
【０００７】そのため、選択的に拡散層をアモルファス
化してシリサイド層を形成することが要求されるが、こ
れを実現する技術として、特開平１１−４０６７９号公
報に記載の技術がある。この技術は、シリコン基板に形
成した複数の拡散層のうち、所要の拡散層以外の拡散層
をマスクした状態で所要の拡散層に対してのみヒ素等を
イオン注入してアモルファス化し、しかる上で金属膜を
被着しかつ熱処理してシリサイド層を形成する技術であ
る。この技術によれば、所望の拡散層のみをアモルファ
ス化して厚いシリサイド層を形成し、他の拡散層はアモ
ルファス化することなく薄いシリサイド層を形成するこ
とが可能である。しかしながら、この公報に記載の技術
は、各拡散層に異なる厚さで抵抗値が異なるシリサイド
層を形成するための技術であり、シリサイド層を有しな
い低濃度の拡散層を同時に形成することを可能とする技
術を示唆してはおらず、前記した問題を全て解決するも
のではない。
化してシリサイド層を形成することが要求されるが、こ
れを実現する技術として、特開平１１−４０６７９号公
報に記載の技術がある。この技術は、シリコン基板に形
成した複数の拡散層のうち、所要の拡散層以外の拡散層
をマスクした状態で所要の拡散層に対してのみヒ素等を
イオン注入してアモルファス化し、しかる上で金属膜を
被着しかつ熱処理してシリサイド層を形成する技術であ
る。この技術によれば、所望の拡散層のみをアモルファ
ス化して厚いシリサイド層を形成し、他の拡散層はアモ
ルファス化することなく薄いシリサイド層を形成するこ
とが可能である。しかしながら、この公報に記載の技術
は、各拡散層に異なる厚さで抵抗値が異なるシリサイド
層を形成するための技術であり、シリサイド層を有しな
い低濃度の拡散層を同時に形成することを可能とする技
術を示唆してはおらず、前記した問題を全て解決するも
のではない。
【０００８】本発明の目的は、高濃度の拡散層に対して
低抵抗のシリサイド層を形成する一方で、低濃度の拡散
層の形成を可能とし、低濃度の拡散層が必要とされる固
体撮像装置等の半導体装置の製造を実現可能にした半導
体装置とその製造方法を提供することにある。
低抵抗のシリサイド層を形成する一方で、低濃度の拡散
層の形成を可能とし、低濃度の拡散層が必要とされる固
体撮像装置等の半導体装置の製造を実現可能にした半導
体装置とその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型の半導体基板の表面に形成された第２導電型
の高濃度の第１の拡散層、及び低濃度の第２の拡散層
と、前記第１の拡散層の表面に形成された高融点金属シ
リサイド層とを備え、第２の拡散層は固体撮像装置の受
光部として構成され、第１の拡散層は電荷転送部または
受光部の電位を一定に保つためのリセット部として構成
されることを特徴とする。また、前記第２の拡散層の表
面部分に第１導電型の不純物領域を設けることが好まし
い。
第１導電型の半導体基板の表面に形成された第２導電型
の高濃度の第１の拡散層、及び低濃度の第２の拡散層
と、前記第１の拡散層の表面に形成された高融点金属シ
リサイド層とを備え、第２の拡散層は固体撮像装置の受
光部として構成され、第１の拡散層は電荷転送部または
受光部の電位を一定に保つためのリセット部として構成
されることを特徴とする。また、前記第２の拡散層の表
面部分に第１導電型の不純物領域を設けることが好まし
い。
【００１０】また、本発明の製造方法は、第１導電型の
半導体基板の表面に第２導電型の不純物をイオン注入し
て第２導電型の高濃度の第１の拡散層を形成する工程
と、前記半導体基板の表面に第２導電型の不純物をイオ
ン注入して第２導電型の低濃度の第２の拡散層を形成す
る工程と、前記第２の拡散層をイオンの飛程よりも大き
な膜厚を有する酸化膜でマスクして前記第１の拡散層の
表面にイオン注入して少なくとも前記第１の拡散層の表
面をアモルファス化する工程と、全面に高融点金属膜を
被着する工程と、熱処理を行って前記アモルファス化さ
れた領域において前記高融点金属をシリサイド化して高
融点金属シリサイド層を形成する工程と、シリサイド化
されない領域の前記高融点金属を除去する工程とを含
み、第２の拡散層で固体撮像装置の受光部を形成し、第
１の拡散層で電荷転送部または受光部の電位を一定に保
つためのリセット部を形成することを特徴とする。ま
た、前記第２の拡散層の表面に第１導電型の不純物をイ
オン注入する工程を含むことが好ましい。
半導体基板の表面に第２導電型の不純物をイオン注入し
て第２導電型の高濃度の第１の拡散層を形成する工程
と、前記半導体基板の表面に第２導電型の不純物をイオ
ン注入して第２導電型の低濃度の第２の拡散層を形成す
る工程と、前記第２の拡散層をイオンの飛程よりも大き
な膜厚を有する酸化膜でマスクして前記第１の拡散層の
表面にイオン注入して少なくとも前記第１の拡散層の表
面をアモルファス化する工程と、全面に高融点金属膜を
被着する工程と、熱処理を行って前記アモルファス化さ
れた領域において前記高融点金属をシリサイド化して高
融点金属シリサイド層を形成する工程と、シリサイド化
されない領域の前記高融点金属を除去する工程とを含
み、第２の拡散層で固体撮像装置の受光部を形成し、第
１の拡散層で電荷転送部または受光部の電位を一定に保
つためのリセット部を形成することを特徴とする。ま
た、前記第２の拡散層の表面に第１導電型の不純物をイ
オン注入する工程を含むことが好ましい。
【００１１】本発明によれば、半導体基板に低濃度拡散
層と高濃度拡散層が形成される固体撮像装置等の半導体
装置において、受光部として機能する低濃度拡散層には
金属シリサイド層を形成することがなく、電荷転送部あ
るいは受光部の電位を一定に保つためのリセット部を構
成する高濃度拡散層に金属シリサイド層を選択的に形成
し、これにより所要の受光特性を得るとともに、高速動
作が可能な半導体装置を得ることが可能になる。
層と高濃度拡散層が形成される固体撮像装置等の半導体
装置において、受光部として機能する低濃度拡散層には
金属シリサイド層を形成することがなく、電荷転送部あ
るいは受光部の電位を一定に保つためのリセット部を構
成する高濃度拡散層に金属シリサイド層を選択的に形成
し、これにより所要の受光特性を得るとともに、高速動
作が可能な半導体装置を得ることが可能になる。
【００１２】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１及び図２は、本発明の第１の実
施形態を製造工程順に示す断面図である。この実施形態
では、固体撮像装置の受光部と電荷転送用ＭＯＳトラン
ジスタに本発明を適用した例を示している。先ず、図１
（ａ）のように、ｐ型シリコン基板１０１の不活性領域
に選択酸化法によりフィールド酸化膜１０２を形成し、
前記フィールド酸化膜１０２によって区画された活性領
域に熱酸化法によりゲート酸化膜１０３を形成する。次
に、ＣＶＤ法により全面にポリシリコン膜を形成し、リ
ン（Ｐ）をドーピングして低抵抗化した後、所要のパタ
ーンに形成し、ポリシリコン電極１０４を形成する。次
いで、図外のフォトレジスト膜を選択的に形成し、受光
部に相当する領域を開口して前記シリコン基板１０１に
ｎ型不純物を低濃度に導入してｎ- 型拡散層１０５を形
成する。また、同様に図外のフォトレジスト膜を選択的
に形成し、電荷転送用のＭＯＳトランジスタのソース・
ドレイン領域に相当する領域を開口して前記シリコン基
板１０１にｎ型不純物を高濃度に導入してｎ+ 型拡散層
１０６を形成する。
参照して説明する。図１及び図２は、本発明の第１の実
施形態を製造工程順に示す断面図である。この実施形態
では、固体撮像装置の受光部と電荷転送用ＭＯＳトラン
ジスタに本発明を適用した例を示している。先ず、図１
（ａ）のように、ｐ型シリコン基板１０１の不活性領域
に選択酸化法によりフィールド酸化膜１０２を形成し、
前記フィールド酸化膜１０２によって区画された活性領
域に熱酸化法によりゲート酸化膜１０３を形成する。次
に、ＣＶＤ法により全面にポリシリコン膜を形成し、リ
ン（Ｐ）をドーピングして低抵抗化した後、所要のパタ
ーンに形成し、ポリシリコン電極１０４を形成する。次
いで、図外のフォトレジスト膜を選択的に形成し、受光
部に相当する領域を開口して前記シリコン基板１０１に
ｎ型不純物を低濃度に導入してｎ- 型拡散層１０５を形
成する。また、同様に図外のフォトレジスト膜を選択的
に形成し、電荷転送用のＭＯＳトランジスタのソース・
ドレイン領域に相当する領域を開口して前記シリコン基
板１０１にｎ型不純物を高濃度に導入してｎ+ 型拡散層
１０６を形成する。
【００１３】次に、図１（ｂ）のように、全面に約１０
０ｎｍのシリコン酸化膜１０７を形成する。前記シリコ
ン酸化膜１０７の膜厚は、後工程でアモルファス化のた
めに行うイオン注入に際し、当該イオンの飛程よりも大
きく、当該イオンがシリコン酸化膜１０７を透過するこ
とがない膜厚である。次に、図１（ｃ）のように、少な
くとも前記ｎ- 拡散層１０５を覆う領域、この実施形態
ではｎ- 拡散層１０５と一部のフィールド酸化膜１０２
を覆う領域にフォトレジスト膜１０８を選択的に形成
し、このフォトレジスト膜１０８をマスクにして前記シ
リコン酸化膜１０７を除去する。次に、図１（ｄ）のよ
うに、前記フォトレジスト膜１０８を除去した後、全面
に約２５ｎｍのシリコン酸化膜１０９を形成する。
０ｎｍのシリコン酸化膜１０７を形成する。前記シリコ
ン酸化膜１０７の膜厚は、後工程でアモルファス化のた
めに行うイオン注入に際し、当該イオンの飛程よりも大
きく、当該イオンがシリコン酸化膜１０７を透過するこ
とがない膜厚である。次に、図１（ｃ）のように、少な
くとも前記ｎ- 拡散層１０５を覆う領域、この実施形態
ではｎ- 拡散層１０５と一部のフィールド酸化膜１０２
を覆う領域にフォトレジスト膜１０８を選択的に形成
し、このフォトレジスト膜１０８をマスクにして前記シ
リコン酸化膜１０７を除去する。次に、図１（ｄ）のよ
うに、前記フォトレジスト膜１０８を除去した後、全面
に約２５ｎｍのシリコン酸化膜１０９を形成する。
【００１４】次に、図２（ａ）のように、前記シリコン
基板１０１の全面に対してヒ素（Ａｓ）を１Ｅ１４／ｃ
ｍ2 程度イオン注入し、前記ポリシリコン電極１０４お
よびｎ+ 型拡散層１０６の表面をそれぞれアモルファス
化しアモルファスシリコン層１１０を形成する。このと
き、ｎ- 型拡散層１０５の表面には前記した厚いシリコ
ン酸化膜１０７が形成されているので、ｎ- 型拡散層１
０５にはヒ素はイオン注入されない。次に、図２（ｂ）
のように、バッファードフッ酸により前記シリコン酸化
膜１０９を除去し、少なくとも前記ポリシリコン電極１
０４の上面と前記ｎ+ 型拡散層１０６の表面を露呈す
る。なお、この酸化膜の除去工程はＣＦ4ガスなどを用
いたドライエッチングにより行ってもよい。
基板１０１の全面に対してヒ素（Ａｓ）を１Ｅ１４／ｃ
ｍ2 程度イオン注入し、前記ポリシリコン電極１０４お
よびｎ+ 型拡散層１０６の表面をそれぞれアモルファス
化しアモルファスシリコン層１１０を形成する。このと
き、ｎ- 型拡散層１０５の表面には前記した厚いシリコ
ン酸化膜１０７が形成されているので、ｎ- 型拡散層１
０５にはヒ素はイオン注入されない。次に、図２（ｂ）
のように、バッファードフッ酸により前記シリコン酸化
膜１０９を除去し、少なくとも前記ポリシリコン電極１
０４の上面と前記ｎ+ 型拡散層１０６の表面を露呈す
る。なお、この酸化膜の除去工程はＣＦ4ガスなどを用
いたドライエッチングにより行ってもよい。
【００１５】次いで、図２（ｃ）のように、スパッタ法
により全面にチタン１１１を堆積する。続いて、図２
（ｄ）のように、シリサイド化のための加熱処理を行っ
てチタンシリサイド層１１２を形成する。この加熱処理
は、チタンのシリサイド化に適した温度例えば６００〜
９００℃の範囲内のある温度で電気炉あるいは加熱ラン
プを用いて行う。これにより、ポリシリコン電極１０４
上およびｎ+ 型拡散層１０６上には、堆積したチタン１
１１とシリコンとが反応し、約３０ｎｍのチタンシリサ
イド層１１２が形成される。次に、シリサイド化されな
いチタン１１１をアンモニア水と過酸化水素水の混合液
により除去する。これにより、ポリシリコン電極１０４
はポリサイド構造のゲート電極１０４として形成され、
ｎ+ 型拡散層１０６はソース・ドレイン領域として形成
され、これらで電荷転送用ＭＯＳトランジスタが形成さ
れる。
により全面にチタン１１１を堆積する。続いて、図２
（ｄ）のように、シリサイド化のための加熱処理を行っ
てチタンシリサイド層１１２を形成する。この加熱処理
は、チタンのシリサイド化に適した温度例えば６００〜
９００℃の範囲内のある温度で電気炉あるいは加熱ラン
プを用いて行う。これにより、ポリシリコン電極１０４
上およびｎ+ 型拡散層１０６上には、堆積したチタン１
１１とシリコンとが反応し、約３０ｎｍのチタンシリサ
イド層１１２が形成される。次に、シリサイド化されな
いチタン１１１をアンモニア水と過酸化水素水の混合液
により除去する。これにより、ポリシリコン電極１０４
はポリサイド構造のゲート電極１０４として形成され、
ｎ+ 型拡散層１０６はソース・ドレイン領域として形成
され、これらで電荷転送用ＭＯＳトランジスタが形成さ
れる。
【００１６】しかる後、図３に示すように、前記ｎ- 型
拡散層１０５およびフィールド酸化膜１０２上に形成さ
れていたシリコン酸化膜１０７を除去した上で、層間絶
縁膜１１３を堆積することにより、ソース・ドレイン領
域に厚くかつ低抵抗のチタンシリサイド層１１２を有す
る電荷転送用ＭＯＳトランジスタと、低抵抗のｎ- 型拡
散層１０６で構成される受光部とがシリコン基板１０１
上に一体に形成された固体撮像装置が製造される。
拡散層１０５およびフィールド酸化膜１０２上に形成さ
れていたシリコン酸化膜１０７を除去した上で、層間絶
縁膜１１３を堆積することにより、ソース・ドレイン領
域に厚くかつ低抵抗のチタンシリサイド層１１２を有す
る電荷転送用ＭＯＳトランジスタと、低抵抗のｎ- 型拡
散層１０６で構成される受光部とがシリコン基板１０１
上に一体に形成された固体撮像装置が製造される。
【００１７】以上のように、本発明の第１の実施形態に
おいては、シリコン基板１０１に低濃度のｎ- 型拡散層
１０５と高濃度のｎ+ 型拡散層１０６を形成した後に、
ｎ-型拡散層１０５をマスクした状態でｎ+ 型拡散層１
０６に対して高濃度のヒ素をイオン注入してアモルファ
ス化し、しかも前記ｎ- 型拡散層１０５のマスク状態を
保持したままでｎ+ 型拡散層１０６にチタンシリサイド
層１１２を形成することが可能となる。また、その一方
で、ｎ- 型拡散層１０５にはヒ素のイオン注入による影
響や、シリサイド層の形成工程の影響が全くなく、所望
とする低濃度の拡散層を形成することができる。これに
より、同一シリコン基板に、高濃度でシリサイド層を有
する高濃度拡散層と、低濃度でシリサイド層を有してい
ない低濃度拡散層を一体に形成した固体撮像装置の製造
が実現できる。なお、チタンシリサイド層１１２は光の
透過性が低いため、これを受光部としてのｎ- 型拡散層
１０６の表面に形成しないことにより受光部の光の透過
性の低下による感度の低下を抑制することができる。ま
た、ｎ- 型拡散層１０５が低濃度であることから、空乏
層の延びを大きくし感度の向上を図ることができる。
おいては、シリコン基板１０１に低濃度のｎ- 型拡散層
１０５と高濃度のｎ+ 型拡散層１０６を形成した後に、
ｎ-型拡散層１０５をマスクした状態でｎ+ 型拡散層１
０６に対して高濃度のヒ素をイオン注入してアモルファ
ス化し、しかも前記ｎ- 型拡散層１０５のマスク状態を
保持したままでｎ+ 型拡散層１０６にチタンシリサイド
層１１２を形成することが可能となる。また、その一方
で、ｎ- 型拡散層１０５にはヒ素のイオン注入による影
響や、シリサイド層の形成工程の影響が全くなく、所望
とする低濃度の拡散層を形成することができる。これに
より、同一シリコン基板に、高濃度でシリサイド層を有
する高濃度拡散層と、低濃度でシリサイド層を有してい
ない低濃度拡散層を一体に形成した固体撮像装置の製造
が実現できる。なお、チタンシリサイド層１１２は光の
透過性が低いため、これを受光部としてのｎ- 型拡散層
１０６の表面に形成しないことにより受光部の光の透過
性の低下による感度の低下を抑制することができる。ま
た、ｎ- 型拡散層１０５が低濃度であることから、空乏
層の延びを大きくし感度の向上を図ることができる。
【００１８】次に、本発明の第２の実施形態の固体撮像
装置を図面を参照して説明する。この第２の実施形態で
は、ＣＭＯＳセンサとして、受光部とリセットトランジ
スタで構成される実施形態について説明する。図４及び
図５は、本発明の第２の実施形態を説明するための製造
工程順の断面図である。先ず、図４（ａ）のように、ｐ
型シリコン基板２０１の不活性領域に選択酸化法により
フィールド酸化膜２０２を形成し、前記フィールド酸化
膜２０２によって区画された活性領域に熱酸化法により
ゲート酸化膜２０３を形成する。次に、ＣＶＤ法により
全面にポリシリコン膜を形成し、リン（Ｐ）をドーピン
グして低抵抗化した後、前記ポリシリコン膜を所定の形
状にパターニングし、ポリシリコン電極２０４を形成す
る。次いで、次いで、図外のフォトレジスト膜を選択的
に形成し、受光部に相当する領域を開口して前記シリコ
ン基板１０１にｎ型不純物を低濃度に導入してｎ- 型拡
散層１０５を形成する。また、同様に図外のフォトレジ
スト膜を選択的に形成し、電荷転送用のＭＯＳトランジ
スタのソース・ドレイン領域に相当する領域を開口して
前記シリコン基板１０１にｎ型不純物を高濃度に導入し
てｎ+ 型拡散層１０６を形成する。ここで、前記第１の
実施形態との違いは、ｎ- 型拡散層２０５がｎ+ 型拡散
層２０６と接続された領域が存在することである。
装置を図面を参照して説明する。この第２の実施形態で
は、ＣＭＯＳセンサとして、受光部とリセットトランジ
スタで構成される実施形態について説明する。図４及び
図５は、本発明の第２の実施形態を説明するための製造
工程順の断面図である。先ず、図４（ａ）のように、ｐ
型シリコン基板２０１の不活性領域に選択酸化法により
フィールド酸化膜２０２を形成し、前記フィールド酸化
膜２０２によって区画された活性領域に熱酸化法により
ゲート酸化膜２０３を形成する。次に、ＣＶＤ法により
全面にポリシリコン膜を形成し、リン（Ｐ）をドーピン
グして低抵抗化した後、前記ポリシリコン膜を所定の形
状にパターニングし、ポリシリコン電極２０４を形成す
る。次いで、次いで、図外のフォトレジスト膜を選択的
に形成し、受光部に相当する領域を開口して前記シリコ
ン基板１０１にｎ型不純物を低濃度に導入してｎ- 型拡
散層１０５を形成する。また、同様に図外のフォトレジ
スト膜を選択的に形成し、電荷転送用のＭＯＳトランジ
スタのソース・ドレイン領域に相当する領域を開口して
前記シリコン基板１０１にｎ型不純物を高濃度に導入し
てｎ+ 型拡散層１０６を形成する。ここで、前記第１の
実施形態との違いは、ｎ- 型拡散層２０５がｎ+ 型拡散
層２０６と接続された領域が存在することである。
【００１９】次に、図４（ｂ）のように、シリコン基板
２０１の全面に約１００ｎｍのシリコン酸化膜２０７を
形成する。前記シリコン酸化膜２０７の膜厚は、後工程
でアモルファス化のために行うイオン注入に際し、当該
イオンの飛程よりも大きく、当該イオンがシリコン酸化
膜２０７を透過することがない膜厚である。次いで、図
４（ｃ）のように、少なくとも前記ｎ- 拡散層２０５を
覆う領域、この実施形態ではｎ- 拡散層２０５と一部の
フィールド酸化膜２０２を覆う領域にフォトレジスト膜
２０８を選択的に形成し、このフォトレジスト膜２０８
をマスクにして前記シリコン酸化膜２０７を除去する。
次に、図４（ｄ）のように、前記フォトレジスト膜２０
８を除去した後、全面に約２５ｎｍのシリコン酸化膜２
０９を形成する。
２０１の全面に約１００ｎｍのシリコン酸化膜２０７を
形成する。前記シリコン酸化膜２０７の膜厚は、後工程
でアモルファス化のために行うイオン注入に際し、当該
イオンの飛程よりも大きく、当該イオンがシリコン酸化
膜２０７を透過することがない膜厚である。次いで、図
４（ｃ）のように、少なくとも前記ｎ- 拡散層２０５を
覆う領域、この実施形態ではｎ- 拡散層２０５と一部の
フィールド酸化膜２０２を覆う領域にフォトレジスト膜
２０８を選択的に形成し、このフォトレジスト膜２０８
をマスクにして前記シリコン酸化膜２０７を除去する。
次に、図４（ｄ）のように、前記フォトレジスト膜２０
８を除去した後、全面に約２５ｎｍのシリコン酸化膜２
０９を形成する。
【００２０】次に、図５（ａ）のように、シリコン基板
の全面に対してヒ素（Ａｓ）を１Ｅ１４／ｃｍ2 程度イ
オン注入してポリシリコン電極２０４およびｎ+ 型拡散
層２０６の表面をアモルファス化しアモルファスシリコ
ン層２１０を形成する。このとき、ｎ- 型拡散層２０５
の表面には厚いシリコン酸化膜２０７が形成されている
ので、ヒ素はイオン注入されない。しかる上で、図５
（ｂ）のように、バッファードフッ酸によりポリシリコ
ン電極２０４上およびｎ+ 型拡散層２０６上のシリコン
酸化膜を除去する。このシリコン酸化膜の除去工程はＣ
Ｆ4 ガスなどを用いたドライエッチングにより行っても
よい。
の全面に対してヒ素（Ａｓ）を１Ｅ１４／ｃｍ2 程度イ
オン注入してポリシリコン電極２０４およびｎ+ 型拡散
層２０６の表面をアモルファス化しアモルファスシリコ
ン層２１０を形成する。このとき、ｎ- 型拡散層２０５
の表面には厚いシリコン酸化膜２０７が形成されている
ので、ヒ素はイオン注入されない。しかる上で、図５
（ｂ）のように、バッファードフッ酸によりポリシリコ
ン電極２０４上およびｎ+ 型拡散層２０６上のシリコン
酸化膜を除去する。このシリコン酸化膜の除去工程はＣ
Ｆ4 ガスなどを用いたドライエッチングにより行っても
よい。
【００２１】次いで、図５（ｃ）のように、スパッタ法
によりシリコン基板２０１の全面にチタン２１１を堆積
する。次に、シリサイド化のための加熱処理を行ってチ
タンシリサイド層２１２を形成する。この加熱処理は、
チタンのシリサイド化に適した温度例えば６００〜９０
０℃の範囲内のある温度で電気炉あるいは加熱ランプを
用いて行う。これにより、ポリシリコン電極２０４上お
よびｎ+ 型拡散層２０６上には、堆積したチタン２１１
とシリコンとが反応し、約３０ｎｍのチタンシリサイド
膜２１２が形成される。次に、図５（ｄ）のように、フ
ィールド酸化膜２０２上およびｎ- 型拡散層２０５上の
チタン膜をアンモニア水と過酸化水素水の混合液により
除去する。これにより、ポリシリコン電極２０４はポリ
サイド構造のゲート電極２０４として形成される。
によりシリコン基板２０１の全面にチタン２１１を堆積
する。次に、シリサイド化のための加熱処理を行ってチ
タンシリサイド層２１２を形成する。この加熱処理は、
チタンのシリサイド化に適した温度例えば６００〜９０
０℃の範囲内のある温度で電気炉あるいは加熱ランプを
用いて行う。これにより、ポリシリコン電極２０４上お
よびｎ+ 型拡散層２０６上には、堆積したチタン２１１
とシリコンとが反応し、約３０ｎｍのチタンシリサイド
膜２１２が形成される。次に、図５（ｄ）のように、フ
ィールド酸化膜２０２上およびｎ- 型拡散層２０５上の
チタン膜をアンモニア水と過酸化水素水の混合液により
除去する。これにより、ポリシリコン電極２０４はポリ
サイド構造のゲート電極２０４として形成される。
【００２２】その後、図６に示すように、シリコン酸化
膜２０７を除去した後、層間絶縁膜２１３を堆積し、か
つ前記層間絶縁膜２１３に図外のコンタクトホールを設
けた後、図外のアルミニウム電極を形成することで、第
２の実施形態のＣＭＯＳセンサが形成される。ここで、
前記ｎ- 型拡散層２０５は、ＣＭＯＳセンサの受光部と
して構成されており、この表面部分にはチタンシリサイ
ド層２１２が形成されていない。チタンシリサイド膜は
光の透過性が低いため、これを受光部表面に形成しない
ことにより受光部の光の透過性の低下による感度の低下
を抑制することができる。また、受光部としてのｎ- 型
拡散層２０５の表面部分にはアモルファス化のためのヒ
素がイオン注入されないので、ｎ- 型拡散層２０５の濃
度を低濃度に形成することができ、空乏層の延びを大き
くし感度の向上を図ることができる。また、前記ｎ+ 型
拡散層２０６は、例えば、受光部（ｎ- 型拡散層２０
５）の電位を一定電位にリセットするためのリセットド
レインとして、かつポリシリコン電極２０４はリセット
ドレインの電位を受光部（ｎ- 型拡散層２０５）に伝え
るリセットゲートとしてそれぞれ機能する。
膜２０７を除去した後、層間絶縁膜２１３を堆積し、か
つ前記層間絶縁膜２１３に図外のコンタクトホールを設
けた後、図外のアルミニウム電極を形成することで、第
２の実施形態のＣＭＯＳセンサが形成される。ここで、
前記ｎ- 型拡散層２０５は、ＣＭＯＳセンサの受光部と
して構成されており、この表面部分にはチタンシリサイ
ド層２１２が形成されていない。チタンシリサイド膜は
光の透過性が低いため、これを受光部表面に形成しない
ことにより受光部の光の透過性の低下による感度の低下
を抑制することができる。また、受光部としてのｎ- 型
拡散層２０５の表面部分にはアモルファス化のためのヒ
素がイオン注入されないので、ｎ- 型拡散層２０５の濃
度を低濃度に形成することができ、空乏層の延びを大き
くし感度の向上を図ることができる。また、前記ｎ+ 型
拡散層２０６は、例えば、受光部（ｎ- 型拡散層２０
５）の電位を一定電位にリセットするためのリセットド
レインとして、かつポリシリコン電極２０４はリセット
ドレインの電位を受光部（ｎ- 型拡散層２０５）に伝え
るリセットゲートとしてそれぞれ機能する。
【００２３】このように、第２の実施形態では、第１の
実施形態と同様に、シリコン基板２０１に低濃度のｎ-
型拡散層２０５と高濃度のｎ+ 型拡散層２０６を形成し
た後に、ｎ- 型拡散層２０５をマスクした状態でｎ+ 型
拡散層２０６に対して高濃度のヒ素をイオン注入してア
モルファス化し、しかも前記ｎ- 型拡散層２０５のマス
ク状態を保持したままでｎ+ 型拡散層２０６にチタンシ
リサイド層２１２を形成することが可能となる。また、
その一方で、ｎ- 型拡散層２０５にはヒ素のイオン注入
による影響や、シリサイド層の形成工程の影響が全くな
く、所望とする低濃度の拡散層を形成することができ
る。これにより、同一シリコン基板に、高濃度でシリサ
イド層を有する高濃度拡散層と、低濃度でシリサイド層
を有していない低濃度拡散層を一体に形成した固体撮像
装置の製造が実現できる。
実施形態と同様に、シリコン基板２０１に低濃度のｎ-
型拡散層２０５と高濃度のｎ+ 型拡散層２０６を形成し
た後に、ｎ- 型拡散層２０５をマスクした状態でｎ+ 型
拡散層２０６に対して高濃度のヒ素をイオン注入してア
モルファス化し、しかも前記ｎ- 型拡散層２０５のマス
ク状態を保持したままでｎ+ 型拡散層２０６にチタンシ
リサイド層２１２を形成することが可能となる。また、
その一方で、ｎ- 型拡散層２０５にはヒ素のイオン注入
による影響や、シリサイド層の形成工程の影響が全くな
く、所望とする低濃度の拡散層を形成することができ
る。これにより、同一シリコン基板に、高濃度でシリサ
イド層を有する高濃度拡散層と、低濃度でシリサイド層
を有していない低濃度拡散層を一体に形成した固体撮像
装置の製造が実現できる。
【００２４】ここで、図７に示すように、図６の構造に
加えて、受光部としてのｎ- 型拡散層２０５の表面にｐ
+ 領域２１４を設けてもよい。これにより受光部（ｎ-
型拡散層２０５）のシリコン基板とシリコン酸化膜界面
での界面準位から発生する雑音電荷を再結合し、雑音電
荷が受光部（ｎ- 型拡散層２０５）に入り込むのを抑制
することが可能となる。
加えて、受光部としてのｎ- 型拡散層２０５の表面にｐ
+ 領域２１４を設けてもよい。これにより受光部（ｎ-
型拡散層２０５）のシリコン基板とシリコン酸化膜界面
での界面準位から発生する雑音電荷を再結合し、雑音電
荷が受光部（ｎ- 型拡散層２０５）に入り込むのを抑制
することが可能となる。
【００２５】
【発明の効果】以上説明したように、本発明は、半導体
基板に高濃度の第１の拡散層と低濃度の第２の拡散層を
形成した後、第２の拡散層をマスクした状態で第１の拡
散層をアモルファス化し、しかる上でアモルファス化し
た領域に選択的に金属シリサイド層を形成することによ
り、半導体基板に低濃度拡散層と高濃度拡散層が形成さ
れる固体撮像装置等の半導体装置において、受光部とし
て機能する第２の拡散層である低濃度拡散層には金属シ
リサイド層を形成することがなく、電荷転送部あるいは
受光部の電位を一定に保つためのリセット部を構成する
第１の拡散層である高濃度拡散層に金属シリサイド層を
選択的に形成し、これにより第２の拡散層の濃度を任意
に設定して所要の受光特性を得るとともに、第１の拡散
層の金属シリサイド層により高速動作が可能な半導体装
置を得ることが可能になる。
基板に高濃度の第１の拡散層と低濃度の第２の拡散層を
形成した後、第２の拡散層をマスクした状態で第１の拡
散層をアモルファス化し、しかる上でアモルファス化し
た領域に選択的に金属シリサイド層を形成することによ
り、半導体基板に低濃度拡散層と高濃度拡散層が形成さ
れる固体撮像装置等の半導体装置において、受光部とし
て機能する第２の拡散層である低濃度拡散層には金属シ
リサイド層を形成することがなく、電荷転送部あるいは
受光部の電位を一定に保つためのリセット部を構成する
第１の拡散層である高濃度拡散層に金属シリサイド層を
選択的に形成し、これにより第２の拡散層の濃度を任意
に設定して所要の受光特性を得るとともに、第１の拡散
層の金属シリサイド層により高速動作が可能な半導体装
置を得ることが可能になる。
【図１】本発明の第１の実施形態の固体撮像装置の製造
方法を工程順に示す断面図のその１である。
方法を工程順に示す断面図のその１である。
【図２】本発明の第１の実施形態の固体撮像装置の製造
方法を工程順に示す断面図のその２である。
方法を工程順に示す断面図のその２である。
【図３】本発明の第１の実施形態の製造された固体撮像
装置の拡大断面図である。
装置の拡大断面図である。
【図４】本発明の第２の実施形態の固体撮像装置の製造
方法を工程順に示す断面図のその１である。
方法を工程順に示す断面図のその１である。
【図５】本発明の第２の実施形態の固体撮像装置の製造
方法を工程順に示す断面図のその２である。
方法を工程順に示す断面図のその２である。
【図６】本発明の第２の実施形態の製造された固体撮像
装置の拡大断面図である。
装置の拡大断面図である。
【図７】本発明の第２の実施形態の変形例の固体撮像装
置の断面図である。
置の断面図である。
【図８】従来の固体撮像装置の製造方法を工程順に示す
断面図のその１である。
断面図のその１である。
【図９】従来の固体撮像装置の製造方法を工程順に示す
断面図のその２である。
断面図のその２である。
１０１，２０１，３０１ ｐ型シリコン基板 １０２，２０２，３０２ フィールド酸化膜 １０３，２０３，３０３ ゲート酸化膜 １０４，２０４，３０４ ポリシリコン電極 １０５，２０５，３０５ ｎ- 型拡散層 １０６，２０６，３０６ ｎ+ 型拡散層 １０７，２０７，３０７ シリコン酸化膜 １０８，２０８，３０８ フォトレジスト １０９，２０９，３０９ シリコン酸化膜 １１０，２１０，３１０ アモルファスシリコン層 １１１，２１１，３１１ チタン １１２，２１２，３１２ チタンシリサイド膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−97370（ＪＰ，Ａ) 特開 平10−172920（ＪＰ，Ａ) 特開 平９−27620（ＪＰ，Ａ) 特開 平９−92830（ＪＰ，Ａ) 特開 平４−287928（ＪＰ，Ａ) 特開 平７−30088（ＪＰ，Ａ) 特開 平10−98175（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/146 H01L 21/336 H01L 29/78
Claims (4)
- 【請求項１】 第１導電型の半導体基板の表面に形成さ
れた第２導電型の高濃度の第１の拡散層、及び低濃度の
第２の拡散層と、前記第１の拡散層の表面に形成された
高融点金属シリサイド層とを備え、前記第２の拡散層は
固体撮像装置の受光部として構成され、前記第１の拡散
層は電荷転送部または前記受光部の電位を一定に保つた
めのリセット部として構成されることを特徴とする半導
体装置。 - 【請求項２】 前記第２の拡散層の表面部分に第１導電
型の不純物領域を設けていることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 第１導電型の半導体基板の表面に第２導
電型の不純物をイオン注入して第２導電型の高濃度の第
１の拡散層を形成する工程と、前記半導体基板の表面に
第２導電型の不純物をイオン注入して第２導電型の低濃
度の第２の拡散層を形成する工程と、前記第２の拡散層
をイオンの飛程よりも大きな膜厚を有する酸化膜でマス
クして前記第１の拡散層の表面にイオン注入して少なく
とも前記第１の拡散層の表面をアモルファス化する工程
と、全面に高融点金属膜を被着する工程と、熱処理を行
って前記アモルファス化された領域において前記高融点
金属をシリサイド化して高融点金属シリサイド層を形成
する工程と、シリサイド化されない領域の前記高融点金
属を除去する工程とを含み、前記第２の拡散層で固体撮
像装置の受光部を形成し、前記第１の拡散層で電荷転送
部または前記受光部の電位を一定に保つためのリセット
部を形成することを特徴とする半導体装置の製造方法。 - 【請求項４】 前記第２の拡散層の表面に第１導電型の
不純物をイオン注入する工程を含むことを特徴とする請
求項３記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21423599A JP3307372B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置およびその製造方法 |
| KR1020000042405A KR20010039750A (ko) | 1999-07-28 | 2000-07-24 | 반도체 장치 및 그 제조방법 |
| US09/628,435 US6399485B1 (en) | 1999-07-28 | 2000-07-28 | Semiconductor device with silicide layers and method of forming the same |
| TW089115206A TW506139B (en) | 1999-07-28 | 2000-07-28 | Semiconductor device and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21423599A JP3307372B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044404A JP2001044404A (ja) | 2001-02-16 |
| JP3307372B2 true JP3307372B2 (ja) | 2002-07-24 |
Family
ID=16652435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21423599A Expired - Fee Related JP3307372B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6399485B1 (ja) |
| JP (1) | JP3307372B2 (ja) |
| KR (1) | KR20010039750A (ja) |
| TW (1) | TW506139B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3624140B2 (ja) | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
| JP3782297B2 (ja) | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| KR100760141B1 (ko) * | 2001-12-27 | 2007-09-18 | 매그나칩 반도체 유한회사 | 살리사이드를 이용한 이미지센서 제조 방법 |
| KR100447094B1 (ko) * | 2002-06-25 | 2004-09-04 | 동부전자 주식회사 | 반도체 소자의 실리사이드 레이어 형성방법 |
| JP2006210583A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP5175030B2 (ja) | 2005-12-19 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
| JP5458652B2 (ja) * | 2008-06-02 | 2014-04-02 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN102668081B (zh) | 2009-12-26 | 2016-02-03 | 佳能株式会社 | 固态图像拾取装置和图像拾取系统 |
| US10083854B2 (en) * | 2014-06-24 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273914A (en) * | 1988-10-14 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a CMOS semiconductor devices |
| JPH04287928A (ja) | 1991-01-24 | 1992-10-13 | Kawasaki Steel Corp | 電界効果トランジスタ |
| JPH0730088A (ja) | 1993-07-13 | 1995-01-31 | Sony Corp | 固体撮像装置の製造方法 |
| JP3426043B2 (ja) * | 1994-09-27 | 2003-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3297784B2 (ja) | 1994-09-29 | 2002-07-02 | ソニー株式会社 | 拡散層抵抗の形成方法 |
| US5525529A (en) * | 1994-11-16 | 1996-06-11 | Texas Instruments Incorporated | Method for reducing dopant diffusion |
| JPH0927620A (ja) | 1995-07-13 | 1997-01-28 | Hitachi Ltd | 半導体素子の形成方法およびその方法により形成されたｍｉｓｆｅｔ |
| KR0166850B1 (ko) | 1995-09-25 | 1999-01-15 | 문정환 | 트랜지스터 제조방법 |
| JP3310176B2 (ja) | 1996-09-19 | 2002-07-29 | 株式会社東芝 | Ｍｏｓ型固体撮像装置 |
| JPH10172920A (ja) | 1996-12-06 | 1998-06-26 | Sony Corp | 半導体装置の製造方法 |
| JP3003796B2 (ja) * | 1997-01-23 | 2000-01-31 | 日本電気株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| JP2980057B2 (ja) * | 1997-04-30 | 1999-11-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6100170A (en) * | 1997-07-07 | 2000-08-08 | Matsushita Electronics Corporation | Method of manufacturing semiconductor device |
| US6313021B1 (en) * | 1999-01-15 | 2001-11-06 | Agere Systems Guardian Corp. | PMOS device having a layered silicon gate for improved silicide integrity and enhanced boron penetration resistance |
-
1999
- 1999-07-28 JP JP21423599A patent/JP3307372B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-24 KR KR1020000042405A patent/KR20010039750A/ko not_active Application Discontinuation
- 2000-07-28 TW TW089115206A patent/TW506139B/zh not_active IP Right Cessation
- 2000-07-28 US US09/628,435 patent/US6399485B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010039750A (ko) | 2001-05-15 |
| TW506139B (en) | 2002-10-11 |
| JP2001044404A (ja) | 2001-02-16 |
| US6399485B1 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352758B1 (ko) | 반도체디바이스및이를제조하기위한방법 | |
| JPH0564456B2 (ja) | ||
| KR19990036704A (ko) | 상 전이를 사용한 반도체 장치 제조 방법 | |
| KR0183490B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3440698B2 (ja) | 半導体装置の製造方法 | |
| JP3307372B2 (ja) | 半導体装置およびその製造方法 | |
| JP4505349B2 (ja) | 半導体装置の製造方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| KR100311498B1 (ko) | 반도체 소자의 이중 게이트 형성방법 | |
| JPH05315613A (ja) | 半導体装置およびシリサイド層の形成方法 | |
| JPH07283400A (ja) | 半導体装置及びその製造方法 | |
| JP2833468B2 (ja) | 半導体装置の製造方法 | |
| JP2792459B2 (ja) | 半導体装置の製造方法 | |
| JP3247498B2 (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2982758B2 (ja) | 半導体装置及びその製造方法 | |
| JP2925868B2 (ja) | 半導体装置の製造方法 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JP3061024B2 (ja) | 半導体装置の製造方法 | |
| JP2709714B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10303422A (ja) | 半導体装置の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPH08204009A (ja) | 半導体装置及び該半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |