TW506139B - Semiconductor device and method of forming the same - Google Patents

Semiconductor device and method of forming the same Download PDF

Info

Publication number
TW506139B
TW506139B TW089115206A TW89115206A TW506139B TW 506139 B TW506139 B TW 506139B TW 089115206 A TW089115206 A TW 089115206A TW 89115206 A TW89115206 A TW 89115206A TW 506139 B TW506139 B TW 506139B
Authority
TW
Taiwan
Prior art keywords
diffusion layer
layer
concentration diffusion
film
ion implantation
Prior art date
Application number
TW089115206A
Other languages
English (en)
Inventor
Keisuke Hatano
Tsuyoshi Nagata
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW506139B publication Critical patent/TW506139B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

506139
五、發明說明（1) 發明之領場 本發明係關於一種半導體裝置及其製造方法，特別是 關於在具有複數之雜質濃度互異之擴散層之固體傻 等之半導體裝置中’伏所希望之擴散層表面成為矽化物化 之半導體裝置及其製造方法。
I1过者半導體元件之被縮化，必須更淺地於半導體基 上形成擴散層，但因如此之擴散層之淺型化，使該 之電阻增加，而使半導體元件之動作速度無法高=^月。 此Y 一種於擴散層上形成矽化物層以達到電阻^低之半 體裝置被提出。此技術亦適用於具有複數個雜質濃产互 =擴散層之固體攝像裝置，亦即，亦適用於一種固=攝 衣置，其具備：以較低濃度之擴散層所構成之受光部； :i有做為高濃度之源極·汲極區之擴散層之m〇s電晶選 所構成之電荷傳送部。 " 圖8及圖9係為用以說明於固體攝像裝置之一部分$ =化物層之習知例之製程順序之剖面圖。首先，如圖“a
氧：膜S型矽基板301之非活性區’以選擇氧化法形成場 匕胰30 2，而於藉由該場氧化膜3 〇2而劃分之活性區，以 :氧化法形成閘極氧化膜3〇3。其次，以CVD法全面形成 =矽膜，摻雜磷（P)而使電阻降低後，對該複晶矽膜進行 圖形化而形成複晶矽電極304。接著，以形成為所需要圖 〆之圖外之光阻膜等做為光罩，於矽基板3 0 1表面低濃度
五、發明說明（2) 地導入η型雜質，而形成做為受 又，同樣地以與形成與上述圖形°之0-型擴散層305。 光罩，高濃度地導入0型雜質，^厂之圖外之光阻膜做為 η +型擴散層3 0 6。 貝 形成做為源極/汲極區之 接著’如圖8 ( b )所示，全面 707。於其上，如圖8(c)所示，^成約以㈣之氧化矽膜 砷（As)，使複晶矽電極3〇4、 ^入1E14/cm2左右之 3 0 5表面非曰皙仆，而# a 心政層3 0 6及η -擴散層 表面一非化，而形成非晶質石夕層川。再者，如 8(d)所不，全面形成約5〇nm ΰ 9U)所示，於未進行矽化物化：二匕：膜309。其次，如圖 物化之區域，使能覆蓋住構成受 尤4之η-擴散層305及場氧化膜a _ ^308 „ mals Tr 1 ί # ^ ^ a 氧化石夕膜3〇7、30 9。 而除去進行石夕化物化區域之該 以」ί著’如圖9(b)所示’於除去該光阻膜308後，全面 ^ 沈積鈦311。如此，並進行為了石夕化物化之加熱 J理，而形成石夕化鈦層312。亦即，該加熱處理係於以是 :化鈦化之溫度如6 0 0〜9〇(rc範圍之溫度，使用電爐或 燈而進行。藉此，於複晶矽電極3〇4上及n+型擴散層 dU6上，所沈積之鈦311與矽相反應，而形成約3〇nm之矽化 欽層31 2。其次’如圖9 (c)所示，以氨水及雙氧水之混合 /夜’除去場氧化膜302上及η-型擴散層30 5上之鈦311。藉 ^ 使该複晶矽電極3 0 4形成為多晶矽化金屬構造之閘極 包極。又，所形成之矽化鈦層3丨2，因使矽為非晶質化， 故車父厚且為低電阻。其後（無圖示），藉由於沈積層間絕轉 ^06139
:，開設接觸孔後’以形成鋁電極後，而完成具有備矽化 物構造之M0S型電晶體之固體攝像裝置之製造。/ I明欲解海j課題 於習知之半導體裝置中，對形成於矽基板之全部擴散 層，，子植入用以進行非晶質化之砷。此砷之離子植入為 了確貫促進非晶質化，而必須以丨E丨4/cm2左右之高濃度進 ，。因此，藉由對於構成受光部之低濃度卜擴散層5〇5， 離子植入如此高濃度之砷，而使n_擴散層5〇 5之表面濃度 升高’而造成無法形成實質上表面濃度為1E14/cm2左右以 下之擴散層之問題。， 因此，必須選擇性地使擴散層非晶系化而形成矽化物 層’如日本特開平1丨―40679號公報之技術則可達成此效 ^ °此技術係為於形成於矽基板之複數個擴散層中，將所 舄要之擴政層以外之擴散層，於遮蔽狀態下，僅對所需要 散層+進行砷等之離子植入而使其非晶質化，爾後，覆 盍金屬膜，進行熱處理而形成矽化物層。藉由此技術，可 僅使所希望之擴散層成為非晶質化，而形成厚矽化物層， 而其他，散層則不會非晶質化，而可形成薄矽化物層。然 :i、ί公報所載之技術，係為用於各擴散層以相異厚度， V 、包阻值相異之矽化物層，而並未暗示可同時形成不具 石夕化物t之低濃度擴散層，故無法全部解決該問題。 法，^，明之目的係在於提供/種半導體裝置及其製造方 成’ f可對高濃度擴散層形成低電阻之矽化物層，並可形 低/辰度擴散層，而可製成需要低濃度擴散層之固體攝像
506139 五、發明說明（4) 裝置等之半導體裝置。 發明概要 本：明之半導體裝置，具備：形成於扪導電型半導 ί2Λ/之第2導電型之高濃度之第1擴散層及低濃度之 :2擴政層；及形成於該第！擴散層表面之高融點石夕化物 層。在此，以該第2擴散層構成固體攝像裝置之受光 而擴散層構成使電荷傳送部或 又於該第2擴散層表面部分最好設置上 美如ί本电明之製造方法’包含：對第1導電型半導俨 = 之離二植入第2導電型之雜，，而形成第“電 製程；對該半導體基板表面 第2擴散層之=:=:?而形成第2導電型之低遭度之 面離子植入，而至少使該扪擴散層表面f為亥= 程；全面覆蓋高融點金屬膜之製程；為/曰曰^化之製 非晶質化之區域中，使該高融點金屬於該被 。融點金屬石夕化物層之製程；除去未=匕=^形 :南融點金屬之製程。χ，於本發 ：區域之 為該非晶系化之離子植入時，以 ς =中，於用 ;厚之氧化膜，覆蓋第2擴散層。此外離最子好之气程人為大之 弟2擴散層表δ，離子植入第1導電型雜質之制广，對該 依據本發明，於半導體基板形成低濃度；‘ 度擴散層之固體攝像震置等之半導體裳置中，，、==二高= 第7頁 J 丄 五、發明說明（5) 度擴散層不會形成金屬矽化物層，而於構成用以 傳送部或受光部之電位保持-定之重設部之高濃度 ::】：選擇性地形成金屬石夕化物層，藉&，除可得到戶; 較佳特性外，並可得到可高速動作之半導體裝置。 例之詳細說明 係為ΐ;程=示太;T:本發明之實施形態。圖1及圖2 此竇浐π处丄 4< 弟1貫施形態之剖面圖。於 及==二將本發明應用於固體攝像裝置之受光部 Γ 晶體。首先，如圖1(a)所示，於Ρ型石夕 巷坂1 01之非活性區，藉由g p ^ 10 2 > ^ Vi ^ ^ 、擇乳化法’形成場氧化膜 於以该場乳化膜102所劃分 形成閘極氧化膜103。其次，藉由，猎由熱：化法 膜，於摻雜磷(P )，而使電阻‘低'王面形成複晶矽 形，而形成複晶石夕電極1〇!。以：後=成為所需要之圖 光阻膜，於相當於受光部之區接域者進二擇:生地形編 1 η 1你、曲ώ： ,、# , 3進仃開孔，對該矽基板 101低浪度地導入n型雜質，而形成卜 极 同樣地，選擇性地形成圖外之光 二：二。又， 用之MOS電晶體之源極/汲極區於相當於電荷傳送 基板101高濃度地導入η型雜質：：二開孔’對該矽 其次，如圖1(b)所示，全型擴散層1〇6 ν Η7。該氧化石夕膜107之膜厚約100·之氧化石夕膜 晶系化之離子植人時，較該離子:射後製程中進打用為非 法透過氧化石夕膜1〇7之膜厚。=欠射,程為大，而該離子無 少覆蓋該η-擴散層105之區域，於μ二圖1(C)所不’於至 ^ 於此貫施形態中為覆蓋η-
第8頁 506139
擴散層105及一部分場氧化膜102之區域，選擇性地形 阻膜1G8 ’以此光阻膜1()8做為光罩，而除去該氧=光 107。其次，i⑷所示，於除去該光阻膜1〇8後，： 形成約2 5 n m之氧化石夕膜1 〇 9。 其次，如圖2(a)所示，對該矽基板1〇1之全面，離 植入lE14/cm2之砷（As)，使該複晶矽電極1〇4及“型 層106表面分別成為非m，而形成非晶系化石夕層^。 此時，因於η-型擴散層1〇5表面形成上述之厚氧化矽膜 10 7故於11型擴散層1 0 5未植入石申。其次，如圖2 (匕）所 不，藉由氫氟酸緩衝液除去該氧化矽膜丨〇 9，而至少露出 該複晶矽電極104之上面及該0+型擴散層1〇6表面。又"，此 氧化膜之除去製程，亦可藉由使用CF4氣體等之乾蝕刻而 進行。/ ^ #接著，如圖2(c)所示，藉由濺鍍法全面沈積鈦lu。 接著，如圖2(d)所示，進行用以矽化物化之加熱處理，而 形成矽化鈦層11 2。此加熱處理係使用電爐或加熱燈，於 適用於鈦之矽化物化之溫度，如於6〇〇〜9〇〇。〇之範圍内之 溫度内進行。藉此，於複晶矽電極1〇4上及n+型擴散層ι〇6 上’所沈積之鈦1 1 1與矽相反應，而形成約3〇nm之石夕化鈦 層112。其次，將未矽化物化之鈦ln，以氨水及雙氧水之 混合液除去。藉此，複晶矽電極丨〇4形成為多晶石夕夂化金屬 構造之閘極電極丨〇4，而n+型擴散層1〇6形成為源極/汲極 區’藉此而形成電荷傳送用MOS電晶體。 其後，如圖3所示，於除去形成在該n-型擴散層1〇5及 506139 五、發明說明（7) 場氧化膜1 〇 2上之氧化矽膜1 0 7後，藉由沈積層間絕緣膜 113，而製造出於矽基板101上，一體形成對於源極/汲極 區具有厚且為低電阻之梦化欽層112之電荷傳送用Mos電晶 體，及以低電阻之n+型擴散層1 〇6所構成之受光部。 03 如上所述，於本發明之第1實施形態中，於石夕基/板〗〇 j 形成低濃度η-型擴散層1〇5及高濃度n+型擴散層1〇6"後，將 η -型擴散層1 0 5於遮蔽狀態下對η +型擴散層1 〇 6離子植入高 濃度碎，而使其非晶質化，且可於維持該卜型擴散層〗 之遮蔽狀態下，於η+型擴散層1 〇6形成矽化鈦層η 2 7又， 另一方面，完全無因對η-型擴散層1〇5離子植入砷所造成 之影響，或對矽化物層之形成製程之影響，可形成所希望 =低濃度擴散層。藉此，製成固體攝像I置，其於相同石夕 f板士，了-體形μ濃度之具有石夕化㈣之^農度擴散 =濃度之不具有矽化物層之低濃度擴散層。又，、矽 之二樜2因透光性低’故藉由不將其形成於做為受光部 m = 106表面，而可抑制因受光部之透光性下降 可二大下降。又，因n一型擴散層105為低濃度，故 了加大空乏層之延伸，而提高感度。 其次’參考圖式，說明本發明^ t 攝像裝置。於此第？垂# 丄月之弟2貝轭形悲之固體 晶體所構、 貝也形恶中，係以由受光部及重設電 般所構成之CMOS感測器為你|今、日日π ia! ；； ：f 2/" ^ ^ ^ ^ ^ 法，形成場氧化H基非/性區藉由選擇氧化 丹％以4 %氧化膜2〇2所劃分成之 506139 五、發明說明（8) 活性區，藉由熱氧化法形成閘極氧化膜2 〇 3。其次，藉由 CVD法全面形成複晶矽膜，於摻雜磷（p)使電阻降低後，將 該複晶矽膜圖形化成預定形狀，而形成複晶矽電極2〇4。 接著，選擇性地形成圖外之光阻膜，於相當於受光部之區 域進行開孔，於該矽基板101低濃度地導入n型雜質，形成 η-型擴散層205。又，同樣地選擇性地形成圖外之光阻 膜，、而於相當於電荷傳送用之M〇s電晶體之源極/汲極區之 區域，進行開孔，對該矽基板丨〇 i高濃度地導入n型雜質， ，形成型擴散層1〇6。在此，與該第】實施形態之差異係 為.存有η-型擴散層205與η+型擴散層2〇6相連接之區域。 其次，如圖4(b)所示，於矽基板201全面，形成約 1 〇咖之氧化秒膜207。該氧化秒膜2〇7之膜厚，係為於後 t程中進行用為非晶系化之離子植人時，較該離子之射程 為大，而該離子無法透過氧化矽膜2〇7之膜厚。其次，如 圖4(c)所示，於至少覆蓋該^擴散層2〇5之區域了於此實 ，形態中為覆蓋η-擴散層20 5及一部分場氧化膜2〇2之區、 或，選擇性地形成光阻膜2〇8，以此光阻膜2〇8做為光罩， =去該氧切膜m。其次，如圖4⑷所示，於除去該 先阻馭208後，全面形成約25nm之氧化矽膜2〇9。 其，，如圖5(a)所示，對該矽基板全面，離子植入 cm2之砷（As)，使該複晶矽電極2〇4 表面成為非晶系化，而形成非晶系切層21。二: 型擴散層2〇5表面形成厚氧化矽膜2〇7，未離子植入 砷。其後’如圖5(b)所示’ II由氫氟酸緩衝液，除去該複
506139 五、發明說明（9) 晶矽電極204之上及該n+型擴散層2 0 6上之氧化矽膜。此氧 化膜之除去製程，亦可藉由使用CF 4氣體等之乾蝕刻而進 行。 接著’如圖5(c)所示，藉由濺鍍法於於矽基板2〇1全 面沈積鈦2 11。接著，進行用以矽化物化之加熱處理，而 形成矽化鈦層2 1 2。此加熱處理係使用電爐或加熱燈，於 適用於鈦之矽化物化之溫度，如於6 〇 〇〜9 〇 〇它之範圍内之 溫度内進行。藉此，於複晶矽電極2〇4上及n+型擴散層2〇6 上’所沈積之鈦2 11與石夕相反應，而形成約3 〇 n m之石夕化鈦 層212。其次，如圖5(d)所示，將場氧化膜2〇2&n—型擴散 層2 0 5上之鈦膜，以氨水及雙氧水之混合液除去。藉此， 複晶石夕電極204形成為多晶矽化金屬構造之閘極電極2〇4。 其後’如圖6所示，於除去氧化矽膜2 0 7後，沈積層間 絕緣膜2 1 3，且藉由於該層間絕緣膜2丨3設置圖外之接觸孔 後’形成圖外之鋁電極，而形成第2實施形態之⑽⑽感測 器。在此，該η-型擴散層20 5係構成為CMOS感測器之受光 部，於其表面部分並未形成矽化鈦層2丨2。因矽化鈦膜之 透光性低，故藉由未將其形成於受光部表面，可抑制因受 光部之透光性下降所導致之感度下降。又，因於做為受光 部之η-型擴散層20 5表面部分，未離子植入用以非晶'質^匕 之坤’故可低濃度地形成η —型擴散層2 〇 5之濃度，可加大 空乏層之延伸而提高感度。又，該η+型擴散層2〇6，如做 為用以將受光部（η-型擴散層2 0 5 )之電位重設為一定電位 之重設汲極，且複晶矽電極204做為將重設汲極之電位傳
第12頁 506139 五、發明說明（ίο) 至受光部（η -型擴散層2 0 5 )之重設閘極。 如此，於第2實施形態中，與第1實施形態相同，於矽 基板201上形成低濃度η-型擴散層2 05及高濃度η+型擴散層 2 0 6後’於將η -型擴散層2 0 5遮蔽之狀態下，對η +型擴散層 2 0 6離子植入高濃度砷使其非晶質化，且可於保持該11一型 擴散層20 5之遮蔽狀態下，於η+型擴散層2〇6形成矽化鈦層 212。又，另一方面，因對於η—型擴散層2〇5完全無因砷之 離子植入所造成之影響或因矽化物層之形成製程所造成之 影響，故可形成所希望之低濃度擴散層。藉此，可製成固 體攝像裝置，其可於相同矽基板上，一體形成高濃度之具 有矽化物層之高濃度擴散層，及低濃度之不具矽化物声^ 低濃度擴散層。 曰 在此，如圖7所示，亦可於圖6之構造上，於做 部之η-型擴散層20 5表面上設置ρ+區域214。藉此，二 受光部（η-型擴散層20 5 )之矽基板及氧化矽膜界面中 :位準所產生之雜訊電荷，產生再結合，❿可抑制雜 何進入受光部（η—型擴散層2 〇 5 )。 ° 發明效愚 如上所述 彼必既 /十、我％你於千导體基板形成高濃度之望] ^月，二低濃度之第2擴散層後，於遮蔽第2擴散層之狀熊 弟擴散層非晶質化，爾後，藉由於非晶質心 派度擴政層及高濃度擴散層之道j低 、做為又先部之低濃度擴散層上不形成金屬矽化物
第13頁 506139 五、發明說明（11) 層，而於構成用以使電荷傳送部或受光部之電位保持一定 之重設部之高濃度擴散層上，選擇性地形成金屬矽化物 層，藉此，可任意設定第2擴散層之濃度，而可得到所需 要之受光特性且可高速動作之半導體裝置。
第14頁 506i39 丨多. G I號89115206 气I年4月多曰 圖式簡單說明 圖1(a)〜（d):以製程順序，說明本發明之 固體攝像裝置之製造方法之剖面圖之其1 ‘ 圖2(a)〜（d):以製程順序，說明本發明之 固體攝像裝置之製造方法之剖面圖之其2 ^ 圖3 :本發明之第1實施‘態所製造之固體 剖面圖。 圖4(a)〜（d):以製程順序，說明本發明之 固體攝像裝置之製造方法之剖面圖之其1 c 圖5(a)〜（d):以製程順序，說明本發明之 固體攝像裝置之製造方法之剖面圖之其2 ^ 圖6 :本發明之第2實施形態所製造之固體 剖面圖。 圖7 :本發明之第2實施形態之變形例之固 面圖。 圖8(a)〜（d):以製程順序，說明習知固體 方法之剖面M i·莫1。 " 圖9 (a)〜（c):以製程順序，說明習知固體 方法之剖面圖之其2 符號說明 101、201、301 p型矽基板 1 0 2、2 0 2、3 0 2 場氧化膜 1 0 3、2 0 3、3 0 3 閘極氧化膜 104、 204、304 複晶碎電極 105、 205、305 η -型擴散層 修正 第1實施形態之 ) 第1實施形態之 ) 攝像裝置之擴大 第2實施形態之 第2實施形態之 攝像裝置之擴大 體攝像裝置之剖 攝像裝置之製造 攝像裝置之製造
第15頁 506139 圖式簡單說明 106 ^ 206 107 108 109 110 111 112 207 208 209 210 211 212 3 0 6 n+型擴散層 30 7 氧化矽膜 308 光阻 30 9 氧化矽膜 310 非晶質石夕層 311 鈦 312 矽化鈦膜
第16頁

Claims (1)

  1. 於該ίιϋ體裝置’具襟··第1導電型半導體基板，·形成 1擴散声及η基板表面之第2導電型之高濃度之第 面之=二:度物之層弟。2擴散層；及形成於該㈣ ^申請專利範圍第丨項之半導體裝置，其中，以該2 放層構成固體攝像f詈之為本立 擴 使：：傳送部或該受光部電位保持一定之重設部。霉成 散：ΠΓ"1圍第2項之半導體裝置，其中，於該第2擴 文層表面部分設置第1導電型雜質區域。 ，、 •—種半導體裝置之製造方法，包含： 雜^第1導广型半導體基板表面上，離子植入第2導電型之 而形成第2導電型之高濃度之第1擴散層之製程； 形成Ϊ 9半·導體基板表面’離子植入第2導電型之雜質，而 ‘黾型之低滚度之第2擴散層之製程； 少第2擴散層，對該第1擴散層表面離子植入，而至 八μ第1擴散層表面為非晶質化之製程； 王面覆蓋高融點金屬膜之製程； 屬：：熱處理’於該被非晶質化之區域中，使該高融點金 ”、、矽化物化，而形成高融點金屬矽化物層之製· 5除去未矽化物化之區域之該高融點金屬之製程。 中如申請專利範圍第4項之半導體裝置之製造方法，其 裎於用為該非晶系化之離子植入時，以具有較離子之射 6為大之膜厚之氧化膜，覆蓋第2擴散層。 如申請專利範圍第4或5項之半導體裝置之製造方法，
    第17頁 506139 _案號89115206_年月日 修正_ 六、申請專利範圍 其中，更包含對該第2擴散層表面，離子植入第1導電型雜 質之製程。
TW089115206A 1999-07-28 2000-07-28 Semiconductor device and method of forming the same TW506139B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21423599A JP3307372B2 (ja) 1999-07-28 1999-07-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW506139B true TW506139B (en) 2002-10-11

Family

ID=16652435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089115206A TW506139B (en) 1999-07-28 2000-07-28 Semiconductor device and method of forming the same

Country Status (4)

Country Link
US (1) US6399485B1 (zh)
JP (1) JP3307372B2 (zh)
KR (1) KR20010039750A (zh)
TW (1) TW506139B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3624140B2 (ja) 1999-08-05 2005-03-02 キヤノン株式会社 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
JP3782297B2 (ja) 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
KR100760141B1 (ko) * 2001-12-27 2007-09-18 매그나칩 반도체 유한회사 살리사이드를 이용한 이미지센서 제조 방법
KR100447094B1 (ko) * 2002-06-25 2004-09-04 동부전자 주식회사 반도체 소자의 실리사이드 레이어 형성방법
JP2006210583A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
KR100720474B1 (ko) * 2005-06-17 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP5175030B2 (ja) 2005-12-19 2013-04-03 ルネサスエレクトロニクス株式会社 固体撮像装置
JP5458652B2 (ja) * 2008-06-02 2014-04-02 富士電機株式会社 炭化珪素半導体装置の製造方法
KR101411800B1 (ko) 2009-12-26 2014-06-24 캐논 가부시끼가이샤 고체 촬상 장치 및 촬상 시스템
JP2017523603A (ja) * 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices
JPH04287928A (ja) 1991-01-24 1992-10-13 Kawasaki Steel Corp 電界効果トランジスタ
JPH0730088A (ja) 1993-07-13 1995-01-31 Sony Corp 固体撮像装置の製造方法
JP3426043B2 (ja) * 1994-09-27 2003-07-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3297784B2 (ja) 1994-09-29 2002-07-02 ソニー株式会社 拡散層抵抗の形成方法
US5525529A (en) * 1994-11-16 1996-06-11 Texas Instruments Incorporated Method for reducing dopant diffusion
JPH0927620A (ja) 1995-07-13 1997-01-28 Hitachi Ltd 半導体素子の形成方法およびその方法により形成されたｍｉｓｆｅｔ
KR0166850B1 (ko) 1995-09-25 1999-01-15 문정환 트랜지스터 제조방법
JP3310176B2 (ja) 1996-09-19 2002-07-29 株式会社東芝 Ｍｏｓ型固体撮像装置
JPH10172920A (ja) 1996-12-06 1998-06-26 Sony Corp 半導体装置の製造方法
JP3003796B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
JP2980057B2 (ja) * 1997-04-30 1999-11-22 日本電気株式会社 半導体装置の製造方法
US6100170A (en) * 1997-07-07 2000-08-08 Matsushita Electronics Corporation Method of manufacturing semiconductor device
US6313021B1 (en) * 1999-01-15 2001-11-06 Agere Systems Guardian Corp. PMOS device having a layered silicon gate for improved silicide integrity and enhanced boron penetration resistance

Also Published As

Publication number Publication date
JP2001044404A (ja) 2001-02-16
JP3307372B2 (ja) 2002-07-24
US6399485B1 (en) 2002-06-04
KR20010039750A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
TWI302729B (en) Semionductor device having cell transistor with recess channel structure and method of manufacturing the same
TW437079B (en) Photodiode having a plurality of PN junctions and image sensor having the same
US7932127B2 (en) Method of making CMOS image sensor-hybrid silicide
TW201021204A (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
JP2010109136A (ja) 固体撮像装置、その製造方法および撮像装置
TW506139B (en) Semiconductor device and method of forming the same
US7572663B2 (en) Method for manufacturing CMOS image sensor
TW412791B (en) Semiconductor device and method for making the same
US6218210B1 (en) Method for fabricating image sensor with extended pinned photodiode
TW200414321A (en) Method for fabricating semiconductor device
KR100397517B1 (ko) 고체 촬상장치 및 그 제조방법
JP2003101004A (ja) 固体撮像装置及びその製造方法
JP6700655B2 (ja) 光電変換装置および光電変換装置の製造方法
TWI328282B (en) Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof
JPH0467671A (ja) 半導体装置の製造方法
TW550831B (en) Photo sensor and method of forming the same
JPH08222719A (ja) 電荷結合デバイス型の固体撮像素子およびその製造方法
TW561510B (en) Semiconductor device and manufacturing method thereof
US20010034095A1 (en) Method of forming n-channel and p-channel MOS field effect transistors over a single semiconductor substrate
KR100835526B1 (ko) 씨모스 이미지 센서의 제조방법
JP2004022624A (ja) 固体撮像装置の製造方法
WO2013018308A1 (ja) 固体撮像装置の製造方法
JP3247498B2 (ja) 半導体装置の製造方法
KR100204014B1 (ko) 모스트랜지스터 및 그 제조방법
JP2583399B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees