TW201601207A - 基板表面處理之方法及裝置 - Google Patents

基板表面處理之方法及裝置 Download PDF

Info

Publication number
TW201601207A
TW201601207A TW104111308A TW104111308A TW201601207A TW 201601207 A TW201601207 A TW 201601207A TW 104111308 A TW104111308 A TW 104111308A TW 104111308 A TW104111308 A TW 104111308A TW 201601207 A TW201601207 A TW 201601207A
Authority
TW
Taiwan
Prior art keywords
substrate
amorphization
bonding
amorphous layer
substrates
Prior art date
Application number
TW104111308A
Other languages
English (en)
Other versions
TWI647751B (zh
Inventor
馬克斯 威普林格
Original Assignee
Ｅｖ集團Ｅ塔那有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｅｖ集團Ｅ塔那有限公司 filed Critical Ｅｖ集團Ｅ塔那有限公司
Publication of TW201601207A publication Critical patent/TW201601207A/zh
Application granted granted Critical
Publication of TWI647751B publication Critical patent/TWI647751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明係關於一種表面處理基板(1、1’)之至少主要結晶基板表面(1o、1o’)之方法，使得藉由非晶化該基板表面(1o、1o’)，在基板表面(1o、1o’)形成非晶層(2、2’、2”)，其中該非晶層(2、2’、2”)之厚度d>0nm。 此外，本發明係關於相應裝置。

Description

基板表面處理之方法及裝置
本發明係關於如技術方案1或8之方法及如技術方案10之相應裝置。
在半導體工業中，數年來已使用不同接合技術來使基板彼此連接。該連接過程稱為接合。在臨時接合方法與永久接合方法之間進行大致區別。
在臨時接合方法中，以在處理後可再次脫離之方式將產物基板接合至載體基板。使用臨時接合方法，能夠以機械方式穩定產物基板。機械穩定化確保可處理產物基板而不發生彎曲、變形或損壞。在背面減薄過程期間及之後，藉由載體基板來穩定化係必要的。背面減薄過程可能使產物基板厚度減少至數微米。
在永久接合方法中，兩基板係持續地(即，永久地)彼此接合。兩基板之永久接合亦使製備多層結構成為可能。此等多層結構可由相同或不同材料組成。存在不同的永久接合方法。
使用陽極接合之永久接合方法以使含離子基板彼此永久地連接。在多數情況下，兩基板之一者係玻璃基板。第二基板較佳係矽基板。在該方法中，沿待彼此接合之兩基板施加電場。該電場係在兩電極之間產生，其較佳地使基板之兩表面接觸。該電場在玻璃基板中產生離子運輸及在兩基板間形成空間電荷區域。該空間電荷區域產生該 兩基板表面之強吸引力，其確保在該途徑後彼此接觸及由此形成永久連接。該接合方法由此主要係基於最大化該兩表面之接觸表面。
另一永久接合方法係共晶接合。在共晶接合期間，產生具有共晶濃度或在接合期間凝固的合金。藉由超過共晶溫度(液相與該共晶體之固相平衡的溫度)，該共晶體完全熔解。所產生之共晶濃度之液相潤濕仍未液化之區域之表面。在固化過程期間，液相固化形成共晶體及形成在兩基板間之連接層。
另一永久接合方法係熔合接合。在熔合接合情況下，兩平坦、純淨基板表面藉由形成接觸而彼此接合。在此情況下，該接合過程分為兩步驟。在第一步驟中，使兩基板接觸。在此情況下，兩基板之附接主要係藉由凡得瓦(van der Waals)力來進行。該附接稱為預接合。此等力使得形成附接成為可能，該附接足夠強而使基板彼此緊密地接合，以致特定而言藉由施加剪切力，僅有藉由消耗相當多能量才可使其相互移動。相對地，該兩基板，特定而言藉由施加正向力，可相對容易地再次彼此分離。該正向力在此情況較佳施加在邊緣以在兩基板之邊界表面產生楔合作用，其產生持續裂化及由此使兩基板再次彼此分離。為產生永久熔合接合，使基板堆疊經受熱處理。熱處理導致在兩基板表面之間形成共價連接。此所產生之永久接合僅有藉由使用在多數情況下伴隨基板破壞之相當高之力才能實現。
公開案US5441776描述一種將第一電極接合至氫化非晶矽層之方法。此非晶矽層係藉由沉積方法在基板表面沉積。
公開案US7462552B2展示一種使用化學氣相沉積(英文：化學氣相沉積，CVD)來將非晶矽層沉積在基板表面之方法。該非晶層具有介於0.5與10μm間之厚度。
在其公開案US7550366B2中，Suga等人報告一種意外產生之非晶層，其係約100nm厚。此非晶層係位於兩基板表面間，其係藉由表面 活化方法來製備。該非晶層係以惰性氣體原子及金屬原子離子轟擊基板表面的副產物。因此，實際的接合過程係在覆蓋非晶層之鐵原子間發生。
熱處理呈現另一技術難題。該等接合基板經常已具備具有溫度敏感性的功能單元，諸如，例如，微晶片、MEM、感測器、及LED。特定而言，微晶片具有相對強的摻雜。在高溫下，摻雜元素具有經提升之擴散性，其會導致摻雜物於基板中之不期望、不利之分佈。此外，熱處理始終伴隨高溫及因此亦伴隨較高成本、產生熱電壓、及用於加熱及冷卻之延長處理時間。此外，接合係應在最低可能溫度下進行，以防止由不同材料組成及因此一般亦具有不同熱膨脹係數之不同基板區域移位。
用於純化及活化基板表面之電漿處理將係在相對低溫下接合之選項。然而，在氧仿射(oxygen-affine)表面(特定而言金屬表面)之情況下，此等電漿方法無法作用或僅相當不良地作用。該等氧仿射金屬氧化及一般形成相對穩定的氧化物。該等氧化物繼而成為接合過程之障礙。此等金屬亦可藉由擴散接合相對困難地彼此接合。然而，形成二氧化矽層之電漿活化(特定而言單晶)矽之接合係非常良好地作用。該二氧化矽層極適用於接合。因此，上文提及之氧化物的負作用並不一定與全部種類材料相關。
文獻中含有數個描述在較低溫度下直接接合之途徑。PCT/EP2013/064239中之一途徑在於應用犧牲層，其在接合過程期間及/或之後溶解於基板材料中。PCT/EP2011/064874中之另一途徑描述藉由相轉換來產生永久連接。上文提及之公開案特定而言係關於金屬表面，其更可能係通過金屬鍵而非通過共價鍵接合。在PCT/EP2014/056545中，描述一種藉由表面純化之矽的最佳直接接合方法。
待接合之表面/接觸表面之表面粗糙度呈現另一問題。特定而 言，當藉由已知方法從待彼此接合之基板表面移除氧化物及污染物時，經常產生較高粗糙度。在微觀尺度，此粗糙度阻止在接合過程期間兩表面間之完全接觸，其對有效接合強度具有負面影響。該兩基板表面在切曲面最大點上幾乎不可抵抗地接合。因此，特定而言，於良好純化與提供盡可能理想的表面之間存在對比。
在半導體工業中，特定而言，欲使相同類型的物質或材料彼此連接。該類型相似性確保跨越連接點存在相同物理及化學性質。此對於欲跨其傳導電流、應具有低腐蝕傾向及/或相同機械性質的連接而言特別重要。在此等相同類型之物質中，主要存在以下物質：
●銅-銅
●鋁-鋁
●鎢-鎢
●矽-矽
●氧化矽-氧化矽
一些用於半導體工業之金屬係氧仿射。由此，在含氧氛圍下，鋁形成相對堅固之氧化鋁。在接合期間，由於此等氧化物被截留在待彼此接合之兩材料間，因此其對接合結果具有負面影響。在極端條件下，此氧化物可完全阻止接合過程；在最佳條件下，該氧化物被截留。亦可設想在合併之前機械破壞該氧化物層。該氧化物係足夠熱力學穩定而不會分解或變成固溶液。其在接合邊界表面中保留為氧化物及其在該處對機械性質具有負面效應。鎢及/或銅接合具有相似問題。
因此，本發明之目的係指出一種方法及一種裝置，通過該方法及裝置可在最低可能溫度下達成最佳連接，特定而言在該接合邊界表面獲得最高可能純度。
此目的係通過技術方案1、8及10之特徵達成。本發明之有利的 進一步發展係在附屬項中指出。此外，由說明書、技術方案及/或附圖中指出之至少兩特徵組成的全部組合係在本發明範圍之內。在指出值之範圍內，作為位在上述界限內之邊界值的值亦被視為經揭示及可以任何組合主張。
本發明之基本概念係在待接合之基板表面上產生特定而言具有一定厚度d之主要非晶化的層。在此情況下，該非晶化層可特定而言藉由化學及/或物理沉積方法(較佳地濺鍍)施加於基板，或可直接由該基板產生。然而，本發明之一主要態樣在於非晶化層並非由藉由物理及/或化學方法施加之材料製備，而是由基板材料之相轉換產生的事實。由此，可完全去除特定而言意外或有害之材料的沉積。因此，在下文中，主要詳細呈現第二方法。
本發明特定而言係關於一種永久接合兩基板之方法，其中至少一個、較佳兩個基板，如下文描述在接合之前經處理。在接合過程之前使該兩基板或該兩基板之至少一者的表面區域(特定而言接觸面(較佳在整個表面上))非晶化。在下文專利說明書中，將整個基板表面描述為非晶化表面區域，然而根據本發明，可設想非晶化較基板表面小之表面區域(特定而言彼此分離)。藉由非晶化，產生奈米厚的層，其中該等待接合表面(接觸面)之至少一者的原子係隨機排列。此隨機排列導致更佳的接合結果，特定而言在相對低溫的情況下。為產生根據本發明之接合，特定而言進行表面(至少接觸面)之純化，特定而言用於釋放氧化物。純化及非晶化較佳同時發生，甚至更佳係藉由相同處理。根據本發明之本發明的一重要態樣特定而言係使用其能量相對較低但足以產生根據本發明描述之非晶化的低能量粒子(特定而言離子)。
從基板表面移除氧化物有利於最佳接合製程及具有相應較高接合強度之基板堆疊。此特定而言適用於其中含氧氛圍會形成意外天然 氧化物之全部材料。此並不一定適用於有意產生之氧基板表面諸如，例如，氧化矽。特定而言，移除根據本發明之氧化物，較佳至少主要(甚至更佳僅僅)有害、非必須及/或天然的氧化物，特定而言金屬氧化物。較佳地，在接合過程之前極大程度地(特定而言完全地)移除上文提及之氧化物，以不使其併入至接合邊界表面(兩基板之接觸表面)中。此等氧化物之併入將導致機械失穩及非常低的接合強度。氧化物之移除係藉由物理或化學方法進行。在根據本發明之一特佳實施例中，使用用來實施根據本發明之方法的相同單元來進行不期望氧化物之移除。由此，可特定而言在最佳條件下同時進行以下工作：
●氧化物移除
●表面平滑化
●非晶化
在根據本發明之替代實施例中，氧化物移除並非在相同單元中進行。
在此情況下，特定而言必須確保在基板於兩單元間的轉移期間未發生基板表面之重新氧化。
換言之，根據本發明之概念特定而言在於藉由非晶化增加兩基板表面間之接合強度。在此情況下，非晶化解決數個問題：
首先，根據本發明之非晶化較佳地先於基板表面之純化。特定而言，基板表面之純化及非晶化係同時進行，甚至更佳地藉由相同製程進行。
其次，根據本發明之非晶化產生基板表面之平坦化。在此情況下，該平坦化係在非晶化期間發生，特定而言額外藉由在接合過程期間施加之力的作用。
第三，藉由非晶化產生在基板表面(接合邊界表面)之熱力學亞穩態。在另一方法步驟中(特定而言在待接合表面形成接觸之後)，將部 分非晶層區域(後)轉換至結晶態導致此亞穩態。在理想狀況下，進行非晶層之完全轉換。在形成接觸及隨後非晶層之熱處理後所產生之層厚度特定而言係大於零。
根據本發明之一概念主要在於產生由現有基板之基本材料組成的非晶層，特定而言係藉由粒子轟擊。較佳地，在基板接合之前，未將材料施加至待接合之基板表面。
根據本發明之方法使得產生兩基板表面之完全及/或完整表面(特定而言混合型)接觸成為可能，其中該等基板表面之至少一者、較佳兩者，係根據本發明非晶化。藉由完全接觸可徹底避免污染物、夾雜物、空隙及氣泡。
根據本發明之方法特定而言係用於產生兩個(較佳不同)基板表面之全部及/或完整表面及/或未混合的接觸。特定而言，可使以下材料以任何組合彼此接合。
●金屬，特定而言
。Cu、Ag、Au、Al、Fe、Ni、Co、Pt、W、Cr、Pb、Ti、Te、Sn、Zn
●合金
●半導體(具有相應摻雜)，特定而言
。元素半導體，特定而言
■Si、Ge、Se、Te、B、Sn
。化合物半導體，特定而言
■GaAs、GaN、InP、InxGa1-xN、InSb、InAs、GaSb、AlN、InN、GaP、BeTe、ZnO、CuInGaSe2、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、Hg(1-x)Cd(x)Te、BeSe、HgS、AlxGa1-xAs、GaS、GaSe、GaTe、InS、InSe、InTe、CuInSe2、CuInS2、CuInGaS2、SiC、SiGe
●有機半導體，特定而言
。黃士酮(flavanthrone)、迫位酮(perinone)、Alq3、迫位酮、并四苯、喹吖啶酮、稠五苯、酞菁、聚噻吩、PTCDA、MePTCDI、吖啶酮、陰丹士林
較佳使用根據本發明之以下材料組合：- GaN-Cu，- GaAs-SiO2，- Cu-Al。
儘管根據本發明之實施例主要適用於連接由不同材料製備之兩基板表面，但在下文專利中，為簡單起見，主要參考連接相同類型之兩基板表面。換言之，本發明特定而言係關於一種直接接合方法。在此情況下，本發明較佳係基於在接合過程之前非晶化基板之至少一表面(特定而言設置在接觸面上)的概念。該非晶化較佳並非藉由在基板表面上在給定沉積參數下沉積分別經非晶再昇華及凝結之材料，而是特定而言藉由在基板表面改變、主要形成及/或相轉換非晶層來進行。此特定而言係藉由粒子轟擊(特定而言離子轟擊，最佳藉由低能量離子轟擊)引入動能來完成。
非晶化
非晶化係定義為相對於晶體中原子之明確定義排列之原子的隨機排列。該等原子可係一原子單組分系統、多原子單組分系統、一原子多組分系統或多原子多組分系統之原子。組分係定義為相之獨立可變化的材料組分。非晶相特定而言不具有短程規律及/或不具有長程規律。根據本發明設計之非晶層的至少部分非晶結構係定義為由至少一非晶相及結晶相所組成的相批次。參考非晶相與總體積間的體積比作為非晶化度。根據本發明，非晶化度特定而言係大於10%，較佳大於25%，甚至更佳大於50%，最佳大於75%，及再更佳大於99%。
根據本發明之非晶化特定而言係限於臨近待彼此接合之基板表面之區域，較佳地藉由選擇非晶化期間之過程參數溫度、壓力、游離能及/或離子電流密度。特定而言，基板之材料，在此情況係除根據本發明之非晶化層外，仍至少主要地(較佳完全地)保持結晶。
在根據本發明之第一實施例中，僅非晶化第一基板之基板表面。在根據本發明製備後立即於基板表面中產生之非晶層厚度d特定而言係低於100nm，較佳地低於50nm，更佳地低於10nm，最佳地低於5nm，及再更佳地低於2nm。
依照根據本發明之進一步發展，非晶化第一基板之基板表面及第二基板之基板表面。在根據本發明之一特殊實施例中，在相同單元中特定而言同時地進行兩基板表面之非晶化，以產生具有相同過程參數之相同非晶層。所產生之非晶層較佳具有相同的第一基板之第一非晶層之厚度d1及第二基板之第二非晶層之厚度d2。特定而言同時產生之兩非晶層之厚度比d1/d2係0.6<d1/d2<1.4，較佳地0.7<d1/d2<1.3，甚至更佳地0.8<d1/d2<1.2，最佳地0.9<d1/d2<1.1，及再更佳地0.99<d1/d2<1.01。
在非晶化之前、期間及之後，該基板表面具有輕微、但特定而言並非無關緊要之粗糙度。在一較佳實施例中，在非晶化期間基板表面之粗糙度降低及在非晶化後具有最小值。粗糙度係以平均粗糙度、二次粗糙度或以粗糙度之平均深度指示。平均粗糙度、二次粗糙度及粗糙度之平均深度之測定值一般而言就相同測量部分或測量表面而言不同，但處於相同數量級範圍內。表面粗糙度之測量係使用其中一種測量裝置(一般技術者已知)來完成，特定而言使用表面輪廓儀及/或原子力顯微鏡(AFM)。在此情況下，測量表面特定而言係200μm x 200μm。因此，將以下粗糙度之數值範圍定義為平均粗糙度、二次粗糙度或者粗糙度之平均深度之值。根據本發明，在非晶化之前基板表面 之粗糙度特定而言係低於10nm，較佳低於8nm，甚至更佳低於6nm，最佳低於4nm，及再更佳低於1nm。在非晶化之後基板表面之粗糙度特定而言係低於10nm，較佳低於8nm，甚至更佳低於6nm，最佳低於4nm，及再更佳低於1nm。
較佳藉由使粒子碰撞基板表面來進行非晶化。該等粒子係帶電粒子或非帶電粒子。較佳藉由帶電粒子(離子)進行加速，因為帶電粒子在技術上可更容易地加速。
根據本發明，較佳亦使用離子來純化基板表面。因此，根據本發明，使特定而言純化基板表面(特定而言移除氧化物)與非晶化組合。然而，若基板已特定而言在非晶化之前隨即經純化，則根據本發明之方法亦可專用於製備非晶層。基板之全部表面F與經純化表面f間之比例稱作純度r。在根據本發明之接合過程前，純度特定而言係高於0，較佳高於0.001，甚至更佳高於0.01，最佳高於0.1，及再更佳為1。
r=f/F
純化及/或非晶化較佳係在作為處理室之真空室中發生。在此情況下，可將該真空室抽空至低於1bar，較佳低於1mbar，甚至更佳低於10-3mbar，最佳低於10-5mbar，及再更佳低於10-8mbar。特定而言在將離子用於非晶化之前，較佳將該真空室抽空至預設定壓力，及甚至更佳地完全抽空。特定而言，處理室中之氧氣比例大幅降低，使得基板表面不可能重新氧化。
根據本發明，特定而言使以下氣體及/或氣體混合物離子化以用於非晶化：
●原子氣體，特定而言
。Ar、He、Ne、Kr，
●分子氣體，特定而言
。H2、N2、CO、CO2，
●氣體混合物，特定而言
●形成氣體FG(氬氣+氫氣)及/或
●形成氣體RRG(氫氣+氬氣)及/或
●形成氣體NFG(氬氣+氮氣)及/或
●氫氣及/或
使用之氣體混合物特定而言具有以下組成
離子係在離子化過程中產生。離子化過程較佳係在離子室中發生。所產生之離子離開離子室及較佳藉由電場及/或磁場加速。此外，可設想藉由電及/或磁場偏轉離子。該等離子在離子束中撞擊基板表面。該離子束係由平均離子密度作區分。
根據本發明之一實施例，可自由選擇及設定在基板表面與離子束間之入射角。入射角係定義為在基板表面與離子束間之角度。該入射角特定而言介於0°與90°之間，較佳介於25°與90°之間，甚至更佳介於50°與90°之間，最佳介於75°與90°之間，及再更佳地恰好為90°。離子在基板表面上之衝擊能可由離子束之入射角來控制。
非晶化可藉由衝擊能來控制。此外，移除污染物(特定而言氧化物)可藉由入射角(及離子在基板表面上之相關衝擊能)來控制。此外，準確選擇入射角使得控制移除速度及由此控制表面粗糙度成為可能。由此選擇入射角，特定而言使得非晶化、污染物(特定而言氧化物)之 移除、及表面平滑化針對期望結果最大化。最大化特定而言係定義為完全移除污染物(特定而言氧化物)，此外，特定而言使該表面完全平滑化(即，使粗糙度值降低至零)，以及最佳(特定而言厚的)非晶化層。
根據本發明之另一實施例，藉由設定加速粒子(特定而言離子)之動能來實施非晶化之控制。粒子之動能特定而言係設定在1eV與1,000keV之間，較佳地在1eV與100keV之間，甚至更佳地在1eV與10keV之間，最佳地在1eV與1kev之間，及再更佳地在1eV與200eV之間。
電流密度(每單位時間及面積之粒子(特定而言離子)之數目)特定而言係經選擇在0.1mA/cm2與1,000mA/cm2之間，較佳地在1.0mA/cm2與500mA/cm2之間，甚至更佳地在50mA/cm2與100mA/cm2之間，最佳地在70mA/cm2與80mA/cm2之間，及再更佳地為75mA/cm2。
處理時間特定而言係選擇在1s與200s之間，較佳地在10s與200s之間，甚至更佳地在50s與200s之間，及最佳地在100s與200s之間。
接合
特定而言在獨立的接合室中進行接合，其中該接合室(較佳呈群集單元)係整體連接至用於非晶化之處理室，甚至更佳地具有穩定維持之抽真空，及可從該處理室移動至接合室。
在根據本發明非晶化兩基板表面之至少一者後，特定而言實施兩基板彼此間之對準。該對準較佳係藉由對準單元(英文：對準器)且基於對準標記來實施。
在兩基板相對於彼此對準之後，特定而言形成接觸。該接觸較佳地起始於中心及持續徑向向外直至完成該接觸。通過此類型接觸， 確保氣體排出。此外，該兩基板係以盡可能小的變形彼此接合。
該接觸較佳產生預固定，特定而言預接合。預接合之特徵在於介於0.01J/m2與2.5J/m2之間，較佳地介於0.1J/m2與2J/m2之間，甚至更佳地介於0.5J/m2與1.5J/m2之間，及最佳地介於0.8J/m2與1.2J/m2之間的接合強度。預接合不一定會導致兩基板表面的完全接觸。
在根據本發明之另一步驟中，進行預接合基板之實際接合過程。實際接合過程特定而言係由力及/或溫度之作用組成。根據本發明之接合溫度特定而言係低於200℃，較佳地低於150℃，甚至更佳地低於100℃，最佳地低於100℃，及再更佳地低於50℃。根據本發明之接合力特定而言係高於0.01kN，較佳地高於0.1kN，甚至更佳地高於1kN，最佳地高於10kN，及再更佳地高於100kN。對應的壓力範圍係藉由在基板表面上標準化根據本發明之接合力所產生。該等基板可具有任何形狀。特定而言，該等基板係圓形及特徵在於根據工業標準之直徑。該等基板可具有任何形狀但較佳為圓形。關於基板，特定而言所謂的晶圓，工業標準直徑係1英吋、2英吋、3英吋、4英吋、5英吋、6英吋、8英吋、12英吋及18英吋。然而，原則上，根據本發明之實施例可處理任何基板，而與其直徑無關。
根據本發明，壓力負荷導致基板表面在邊界層(沿基板表面之接觸表面形成)中彼此靠近，於該處尚未藉由預接合形成接觸。基板表面之靠近導致尺寸持續降低及最終閉合空腔。根據本發明，在此情況下，由於藉由非晶態產生表面各向同性靜電引力，因而非晶化起決定性作用。由於彼此形成接觸之基板表面之非晶層均非結晶，因而不須考慮於晶格上持續之適宜接觸。因此，具有非晶層之兩基板表面的接觸導致產生新的、更大的非晶層。該轉變係以流動方式組態及根據本發明特徵主要在於邊界層完全消失。
全部接合非晶層之厚度(特定而言係在根據本發明之接合過程後 隨即地)特定而言係低於100nm，較佳地低於50nm，甚至更佳地低於10nm，最佳地低於5nm，及再更佳地低於2nm。
接合強度特定而言受三個決定性參數影響，即●非晶層厚度，●粗糙度，●具有負面效應之併入離子之數量，及●接合力。
根據本發明，接合強度特定而言隨非晶層厚度之增加而增加。非晶層越厚，則隨機排列原子之數量越大。隨機排列之原子不受任何長程及/或短程參數支配，且空腔相當容易藉由上述過程(特定而言擴散及藉由壓力負荷靠近)填滿，乃因其不須適應規則的晶格。接觸表面(及由此接合強度)藉由該填滿而增加。接觸表面之增加被認為係接合強度之決定性參數。若非晶層之平均厚度低於平均粗糙度，則無法獲得足夠的非晶相原子來閉合空腔。相對地，必須提及具有極輕微粗糙度之基板表面亦具有相對小的空腔。換言之，基板表面之粗糙度越輕微，則為獲得期望接合結果之非晶層的厚度亦可越小。根據本發明藉由相對高的游離能來獲得相對厚的非晶層，此導致離子可盡可能深地穿透至該基板中之事實。
粗糙度之效應係類似地定義。粗糙度越大，則基板表面越難靠近且非晶基板表面之原子必須耗費更多能量來填滿空腔及由此最大化接觸表面。
接合強度亦係非晶層純度之函數。任何存儲原子或離子皆可特定而言導致失穩，特定而言降低接合強度。因此，用於非晶化之離子亦可對接合強度具有負面影響，特定而言若其在非晶化後殘留在非晶層中。因此，除相對低的游離能外，亦可期望最低可能的電流密度及處理時間。
若將電流強度乘以處理時間，則獲得在處理時間內每單位表面截面撞擊基板表面之離子。為最小化此數值，可降低電流密度及/或處理時間。每單位表面撞擊基板表面之離子越少，則越少離子併入至非晶層中。主要地，無法與待非晶化之材料形成任何接合之粒子會對接合強度具有負面效應及僅係作為缺陷(特定而言點缺陷)存在。此等主要包括稀有氣體，但亦包括分子氣體。
特定而言，根據本發明，可設想使用氣體或氣體混合物，其之離子負責增強接合界面，特定而言藉由形成新的相。較佳選擇將係使用離子化氮氣，其硝化該非晶層。
類似的考量適用於與非晶層之材料形成化合物(特定而言金屬、共價或離子鍵)之全部其他類型元素。為能降低電流密度，特定而言已具有最小粗糙度之基板表面係較佳。基板表面越光滑，則根據本發明需要越少及越低能量離子來降低粗糙度。由此，可降低游離能及/或離子流及因此降低每單元表面之離子數量，其繼而導致較低數目的併入離子及因此導致較少缺陷及最終導致增加之接合強度。
接合強度係接合力之函數，乃因較高接合力導致基板表面之較大靠近及由此導致較佳的接觸表面。接合力越高，則基板表面越容易彼此靠近，及由此藉由局部變形區域閉合空腔。
熱處理
特定而言與非晶化過程分開的熱處理特定而言係在於接合器中的接合期間及/或之後或在於外部熱處理模組(特定而言整合至群集器中)中的接合之後進行。該熱處理模組可係熱板、加熱塔、爐，特定而言連續爐或任何其他類型之熱產生裝置。
該熱處理特定而言係發生在低於500℃，較佳地低於400℃，甚至更佳地低於300℃，最佳地低於200℃，及再更佳地低於100℃之溫度下。
熱處理之時段特定而言係以使得在熱處理後，根據本發明之非晶殘留層之厚度係低於50nm，較佳低於25nm，甚至更佳低於15nm，最佳低於10nm，及再更佳低於5nm的方式作選擇。特定而言在多數研究情況下，該殘留層厚度從未完全消失，乃因僅有通過完全適應兩基板表面之經轉換的晶格才可能完全轉換該非晶層。由於基於能量及幾何形狀之原因不太可能完全適應，因此在根據本發明描述之多數情況下殘留不為零之殘留層厚度。
特定而言，在接合期間及/或之後及/或在熱處理之情況下，實施從非晶態至結晶態之相轉換。
在根據本發明之甚佳實施例中，上文提及之過程參數係以進行非晶層至結晶相之完全轉換的方式來選擇。
根據本發明，根據一有利實施例之經轉換材料的純度係經選擇為基於質量百分比(m%)，特定而言高於95m%，較佳高於99m%，甚至更佳高於99.9m%，最佳高於99.99m%，及再更佳高於99.999m%。由於基板材料之高純度，可獲得甚至更佳的接合結果。
在附圖中，相同或具有相同效應之特徵係以相同參考數字指示。
圖1顯示具有在基板表面1o上根據本發明產生之非晶層2之第一基板1的不按比例繪製之示意橫截面描述。非晶層2一般而言亦具有粗糙表面2o。該粗糙度較佳在移除氧化物或其他產物期間降至最低值。非晶層2從基板表面1o延伸一深度(厚度d)至基板1中。
圖2顯示根據圖1處理之兩基板1、1’之預接合之不按比例繪製之示意橫截面描述。該預接合過程之特徵在於基板表面1o、1o’(接觸表面)沿非晶層2、2’之表面2o、2o’產生接觸。在此情況特定而言在表面2o、2o’之最大點2e處形成接觸。由於不為零但特定而言由根據圖1之非晶化大幅降低之粗糙度，此情況下之結果係形成空腔3。在特佳情況下，由於盡可能多的最大點2e部分地(特定而言完全地)延伸至最小點2m中，而使所產生空腔3之數目或其體積在接合過程期間盡可能早地最小化。
使表面2o、2o’產生接觸係藉由根據本發明之接合方法來完成，特定而言在基板1、1’之反面1r、1r’上藉由橫向於基板表面1o、1o’之力負荷，及由非晶層2、2’形成之共同非晶層2”的(總)厚度d降至(共同)層厚度d’。此時，在彼此接合之基板1、1’之接合表面1o、1o’間較佳地不再可區別。亦可提及此性質作為根據本發明之實施例之特定特徵及用於與其他技術區分。根據新型技術知識，無法在基板內產生未改變離子轉移路徑中之(結晶)結構之非晶層。藉由研究在非晶(殘留)層前後之結構，可設想根據本發明方法之明確鑒別。若在非晶殘留層前後之結構未藉由離子轟擊明確地改變，則必須藉由根據本發明之接合方法來完成埋入非晶層之產生。
該力負荷特定而言導致存在於非晶相中及排列在表面1o、1o’之原子靠近。由於空腔3之已相對小的尺寸(特定而言由非晶化降低)，因而最大點2e因原子之單純位移(特定而言由擴散過程支援)所致之變形足以實際上完全地閉合空腔3。因此，結構之塑化並非藉由自塑性理論得知之塑化過程(諸如位錯遷移率或雙晶)進行，而是至少主要地(及較佳僅僅)藉由由靠近及/或位移及/或擴散所引發或支援之個別原子的移動來進行。
在根據圖4之本發明的另一方法步驟中，進行特定而言至少主要由再結晶產生之非晶層2”之轉換。該轉換(特定而言再結晶)導致層厚度d’持續降低至根據本發明之最終層厚度d”，其根據本發明之一相當佳的實施例係等於0(零)。d”/d及/或d”/d’間之比例係小於或等於1，較佳地小於0.5，甚至更佳地小於0.25，最佳地小於0.1，及再更佳地等於0。由此特定而言在兩基板1,1’間產生完全、幾乎無缺陷之結晶轉變。此可甚至在接合期間及/或接合後不久發生，特定而言甚至在接合室中。在此情況下，在接合期間使用接合器之加熱裝置來加熱基板堆疊(熱處理)。
圖5顯示離子源4，其使離子束5之離子以對基板表面1o之入射角α加速至基板表面2o上。
1、1’‧‧‧基板
1o、1o’‧‧‧基板表面
1r、1r’‧‧‧反面
2、2’、2”‧‧‧非晶層
2d‧‧‧厚度
2e‧‧‧最大點
2m‧‧‧最小點
2o、2o’‧‧‧表面
3‧‧‧空腔
4‧‧‧離子源
5‧‧‧離子束
d、d’、d”‧‧‧厚度
α‧‧‧入射角
本發明之額外優點、特徵、及細節在下文描述之較佳且基於附圖的實施例中表明。圖式顯示：圖1 在根據本發明方法一實施例之第一方法步驟(非晶化)中，根據本發明處理之基板之一實施例的不按比例繪製之示意橫截面描述，圖2 根據本發明方法一實施例之第二方法步驟(形成接觸/預接合)的不按比例繪製之示意橫截面描述，圖3 第三方法步驟(接合)之不按比例繪製之示意橫截面描述，圖4 第四方法步驟(熱處理)之不按比例繪製之示意橫截面描述，及 圖5 用於產生非晶層之單元/裝置之不按比例繪製之示意橫截描述。
1、1’‧‧‧基板
1r、1r’‧‧‧反面
2、2’‧‧‧非晶層
2d‧‧‧厚度
2e‧‧‧最大點
2m‧‧‧最小點
2o、2o’‧‧‧表面
3‧‧‧空腔

Claims (10)

  1. 一種用於表面處理基板(1、1’)之至少主要結晶基板表面(1o、1o’)之方法，以致藉由非晶化基板表面(1o、1o’)，在基板表面(1o、1o’)上形成用於接合之非晶層(2、2’、2”)，其中該非晶層(2、2’、2”)之厚度d>0nm。
  2. 如請求項1之方法，其中進行該非晶化直至該非晶層(2、2’、2”)之厚度d<100nm，特定而言d<50nm，較佳地d<10nm，甚至更佳地d<5nm，及甚至更佳地d<2nm。
  3. 如前述請求項中任一項之方法，其中以降低基板表面(1o、1o’)之平均粗糙度之方式來進行該非晶化，特定而言進行至平均粗糙度小於10nm，較佳地小於8nm，甚至更佳地小於6nm，甚至更佳地小於4nm，及甚至更佳地小於2nm。
  4. 如前述請求項中任一項之方法，其中藉由使用粒子(特定而言離子)，特定而言藉由加速粒子，以粒子碰撞基板表面(1o、1o’)來產生該非晶化。
  5. 如請求項4之方法，其中將該等粒子之動能設在1eV與1,000keV之間，較佳在1eV與100keV之間，甚至更佳在1eV與10keV之間，及甚至更佳在1eV與200eV之間。
  6. 如請求項4或5之方法，其中將該等粒子之電流密度設在0.1mA/cm2與1,000mA/cm2之間，較佳在1.0mA/cm2與500mA/cm2之間，甚至更佳在50mA/cm2與100mA/cm2之間，最佳在70mA/cm2與80mA/cm2之間，及再更佳為75mA/cm2。
  7. 如前述請求項中任一項之方法，其中在處理室中進行該非晶化，在該非晶化之前抽空該處理室，特定而言至壓力低於1bar，較佳地低於10-3bar，更佳地低於10-5bar，甚至更佳低於10-7bar，及 甚至更佳地低於10-8bar。
  8. 一種將第一基板(1)接合至第二基板(1’)之方法，其中該第一基板(1)經如前述請求項中任一項處理，且該第二基板(1’)經特定而言如前述請求項中任一項處理。
  9. 如請求項8之方法，其中在該接合期間及/或在該接合之後進行熱處理。
  10. 一種用於表面處理基板(1)之基板表面(1o)之裝置，其具有：用於接受該基板(1)之處理室，及用於非晶化該基板表面(1o)且在該基板表面(1o)形成非晶層(2、2’、2”)之構件，其中該非晶層(2、2’、2”)之厚度d>0nm。
TW104111308A 2014-06-24 2015-04-08 基板表面處理之方法及裝置 TWI647751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/EP2014/063303 2014-06-24
PCT/EP2014/063303 WO2015197112A1 (de) 2014-06-24 2014-06-24 Verfahren und vorrichtung zur oberflächenbehandlung von substraten

Publications (2)

Publication Number Publication Date
TW201601207A true TW201601207A (zh) 2016-01-01
TWI647751B TWI647751B (zh) 2019-01-11

Family

ID=50981536

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109118160A TWI799710B (zh) 2014-06-24 2015-04-08 用於基板表面處理之方法及裝置
TW104111308A TWI647751B (zh) 2014-06-24 2015-04-08 基板表面處理之方法及裝置
TW107142528A TWI698923B (zh) 2014-06-24 2015-04-08 用於基板表面處理之群集裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109118160A TWI799710B (zh) 2014-06-24 2015-04-08 用於基板表面處理之方法及裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW107142528A TWI698923B (zh) 2014-06-24 2015-04-08 用於基板表面處理之群集裝置

Country Status (8)

Country Link
US (5) US10083854B2 (zh)
EP (3) EP4102544A1 (zh)
JP (1) JP2017523603A (zh)
KR (2) KR102306977B1 (zh)
CN (4) CN111549328A (zh)
SG (1) SG11201610455TA (zh)
TW (3) TWI799710B (zh)
WO (1) WO2015197112A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017523603A (ja) * 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
KR20210125602A (ko) 2014-12-23 2021-10-18 에베 그룹 에. 탈너 게엠베하 기판들을 예비고정하기 위한 방법 및 장치
DE102015108901A1 (de) 2015-06-05 2016-12-08 Ev Group E. Thallner Gmbh Verfahren zum Ausrichten von Substraten vor dem Bonden
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
EP3586356B1 (de) 2017-02-21 2023-11-08 EV Group E. Thallner GmbH Verfahren zum bonden von substraten
JP7182105B2 (ja) * 2019-05-16 2022-12-02 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP7424274B2 (ja) * 2020-11-11 2024-01-30 株式会社Sumco 貼り合わせウェーハ及び貼り合わせウェーハの製造方法
EP4420159A1 (de) 2021-10-19 2024-08-28 EV Group E. Thallner GmbH Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen
WO2023066461A1 (de) 2021-10-19 2023-04-27 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum transferieren und bereitstellen von bauteilen
FR3134227A1 (fr) * 2022-04-04 2023-10-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de collage d’un premier substrat au niveau d’une surface présentant une nanotopologie élastique
WO2024193815A1 (de) 2023-03-21 2024-09-26 Ev Group E. Thallner Gmbh Verfahren zur oberflächenbehandlung eines substrats und verfahren zum bonden eines solchen substrats mit einem weiteren substrat und eine vorrichtung zur durchführung solcher verfahren

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752371B2 (ja) 1988-05-16 1998-05-18 株式会社日本自動車部品総合研究所 半導体装置の製造方法
US5441776A (en) 1993-11-08 1995-08-15 Sterling; Rodney D. Silicon dioxide bonding layers and method
JP2891093B2 (ja) * 1994-02-17 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JP3454951B2 (ja) * 1994-12-12 2003-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3003796B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
EP1042788B1 (de) * 1997-12-22 2004-09-29 Unaxis Trading AG Vakuumbehandlungsanlage
JP3773355B2 (ja) 1998-05-07 2006-05-10 松下電器産業株式会社 半導体装置の製造装置
JP3054123B2 (ja) * 1998-06-08 2000-06-19 アプライド マテリアルズ インコーポレイテッド イオン注入方法
JP3342424B2 (ja) 1998-10-19 2002-11-11 三洋電機株式会社 ブランチメトリック演算装置及びビタビ復号装置
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP3307372B2 (ja) * 1999-07-28 2002-07-24 日本電気株式会社 半導体装置およびその製造方法
US20040222083A1 (en) * 1999-09-06 2004-11-11 Su-Chen Fan Pre-treatment for salicide process
TW423052B (en) * 1999-09-06 2001-02-21 Taiwan Semiconductor Mfg Preprocess of metal silidation manufacturing process
US6804878B1 (en) * 1999-12-21 2004-10-19 Hitachi Global Storage Technologies Netherlands B.V. Method of improving the reliability of magnetic head sensors by ion milling smoothing
US6274488B1 (en) * 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6391751B1 (en) * 2000-07-27 2002-05-21 Advanced Micro Devices, Inc. Method for forming vertical profile of polysilicon gate electrodes
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
JP4937459B2 (ja) * 2001-04-06 2012-05-23 東京エレクトロン株式会社 クラスタツールおよび搬送制御方法
DE10348281B4 (de) * 2003-10-17 2007-06-06 Applied Materials Gmbh & Co. Kg Vakuum-Behandlungsanlage für ebene rechteckige oder quadratische Substrate
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
US20050196961A1 (en) * 2004-03-08 2005-09-08 Da Zhang Method for forming a semiconductor device having metal silicide
US7148122B2 (en) * 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
US7060585B1 (en) * 2005-02-16 2006-06-13 International Business Machines Corporation Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
US7550366B2 (en) * 2005-12-02 2009-06-23 Ayumi Industry Method for bonding substrates and device for bonding substrates
EP1801843B1 (de) * 2005-12-22 2013-07-03 Applied Materials GmbH & Co. KG Anlage und Verfahren zur Behandlung von Substraten
JP2007301600A (ja) 2006-05-11 2007-11-22 Matsushita Electric Ind Co Ltd 接合方法及びその装置
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
FR2938117B1 (fr) * 2008-10-31 2011-04-15 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
JP2010161330A (ja) * 2008-12-08 2010-07-22 Hitachi Cable Ltd 圧電薄膜素子
US20100154867A1 (en) 2008-12-19 2010-06-24 E. I. Du Pont De Nemours And Company Mechanically reliable solar cell modules
US20110033630A1 (en) * 2009-08-05 2011-02-10 Rolls-Royce Corporation Techniques for depositing coating on ceramic substrate
JP2011054704A (ja) 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
US20110308583A1 (en) * 2010-06-16 2011-12-22 International Business Machines Corporation Plasma treatment at a p-i junction for increasing open circuit voltage of a photovoltaic device
KR101985522B1 (ko) * 2011-01-31 2019-06-03 다다또모 스가 접합면 제작 방법, 접합 기판, 기판 접합 방법, 접합면 제작 장치 및 기판 접합체
EP2672509A4 (en) 2011-01-31 2017-10-25 Tadatomo Suga Bonding-substrate fabrication method, bonding substrate, substrate bonding method, bonding-substrate fabrication apparatus, and substrate assembly
PL2689473T3 (pl) * 2011-03-25 2019-10-31 Segton Advanced Tech Przetwornik fotoelektryczny o ulepszonej strukturze emitera opartej ma komponentach krzemowych oraz sposób wytwarzania przetwornika fotoelektrycznego
JP5975418B2 (ja) * 2011-03-25 2016-08-23 日新イオン機器株式会社 イオン注入方法
US8440578B2 (en) * 2011-03-28 2013-05-14 Tel Epion Inc. GCIB process for reducing interfacial roughness following pre-amorphization
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
JP5856408B2 (ja) 2011-08-22 2016-02-09 太陽誘電株式会社 弾性波デバイスおよびモジュール
JP5889411B2 (ja) 2011-08-30 2016-03-22 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 固相拡散または相変態を用いた接続層による恒久的なウエハ結合方法
FR2983342B1 (fr) 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
SG186759A1 (en) * 2012-01-23 2013-02-28 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers, as well as cutting tool
JP2013251405A (ja) 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
US9177780B2 (en) * 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
JP5835200B2 (ja) * 2012-12-04 2015-12-24 住友金属鉱山株式会社 表面電極付透明導電ガラス基板及びその製造方法、並びに薄膜太陽電池及びその製造方法
US9818606B2 (en) * 2013-05-31 2017-11-14 Applied Materials, Inc. Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
KR102158960B1 (ko) 2013-07-05 2020-09-23 에베 그룹 에. 탈너 게엠베하 접촉면의 본딩을 위한 방법
KR102203973B1 (ko) 2014-04-01 2021-01-18 에베 그룹 에. 탈너 게엠베하 기질의 표면 처리를 위한 방법 및 장치
JP6211987B2 (ja) * 2014-04-22 2017-10-11 株式会社神戸製鋼所 Ｚｎめっき鋼板の熱間成形用金型
JP2017523603A (ja) * 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
US10249498B2 (en) * 2015-06-19 2019-04-02 Tokyo Electron Limited Method for using heated substrates for process chemistry control

Also Published As

Publication number Publication date
CN114695134A (zh) 2022-07-01
US20180366366A1 (en) 2018-12-20
KR20200122410A (ko) 2020-10-27
US20200020572A1 (en) 2020-01-16
TW201907461A (zh) 2019-02-16
US10796944B2 (en) 2020-10-06
EP3161855A1 (de) 2017-05-03
EP4102544A1 (de) 2022-12-14
TWI799710B (zh) 2023-04-21
TW202034392A (zh) 2020-09-16
TWI647751B (zh) 2019-01-11
CN111549327A (zh) 2020-08-18
US10490439B2 (en) 2019-11-26
KR102306977B1 (ko) 2021-09-30
US20200402840A1 (en) 2020-12-24
US20220216098A1 (en) 2022-07-07
KR102182789B1 (ko) 2020-11-26
US11348825B2 (en) 2022-05-31
KR20170023820A (ko) 2017-03-06
CN111549328A (zh) 2020-08-18
CN107078028A (zh) 2017-08-18
US20170098572A1 (en) 2017-04-06
JP2017523603A (ja) 2017-08-17
EP3161855B9 (de) 2018-04-11
TWI698923B (zh) 2020-07-11
WO2015197112A1 (de) 2015-12-30
EP3217421A1 (de) 2017-09-13
US11776842B2 (en) 2023-10-03
SG11201610455TA (en) 2017-01-27
US10083854B2 (en) 2018-09-25
EP3161855B1 (de) 2017-12-20

Similar Documents

Publication Publication Date Title
TWI647751B (zh) 基板表面處理之方法及裝置
CN110310896B (zh) 用于接合基板的接触表面的方法
JP7476156B2 (ja) 基板を表面処理するための方法及び装置
Khan et al. Control of verticality and (111) orientation of In-catalyzed silicon nanowires grown in the vapour–liquid–solid mode for nanoscale device applications
Henry et al. Platinum diffusion barrier breakdown in a-Si/Au eutectic wafer bonding
JP7564883B2 (ja) 転写層を転写する方法および装置
Lai et al. On the sintering of gold nanorod assemblies towards continuous networks
CN116686066A (zh) 用于制造包括包含聚集体的界面区域的半导体结构的方法
Puebla-Hellmann et al. Ultraflat nanopores for wafer-scale molecular-electronic applications
Eibelhuber et al. Heterogeneous integration through direct wafer bonding
Ghegin et al. Solid state reaction of Ni thin film on n-InP susbtrate for III-V laser contact technology
Takagi et al. Room-Temperature Wafer Direct Bonding Using Ne-Beam Surface-Activation
Chew et al. Fabrication of germanium nanowires by oblique angle deposition
Mazen et al. Trapping of implanted hydrogen for ultrathin layer transfer
Rose Nanosystems via self-assembly: Size distribution control, spatial positioning and wiring of germanium dots on silicon (111)