CN116686066A - 用于制造包括包含聚集体的界面区域的半导体结构的方法 - Google Patents
用于制造包括包含聚集体的界面区域的半导体结构的方法 Download PDFInfo
- Publication number
- CN116686066A CN116686066A CN202180084342.4A CN202180084342A CN116686066A CN 116686066 A CN116686066 A CN 116686066A CN 202180084342 A CN202180084342 A CN 202180084342A CN 116686066 A CN116686066 A CN 116686066A
- Authority
- CN
- China
- Prior art keywords
- carrier substrate
- working layer
- semiconductor material
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 239000000463 material Substances 0.000 claims abstract description 82
- 238000005538 encapsulation Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 230000011218 segmentation Effects 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 239000002244 precipitate Substances 0.000 claims description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 99
- 239000010408 film Substances 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000004320 controlled atmosphere Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000010070 molecular adhesion Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种用于制造半导体结构的方法，该方法包括以下步骤：a)提供由半导体材料制成的工作层；b)提供由半导体材料制成的载体衬底；c)在工作层的待接合的自由面上和/或在载体衬底的待接合的自由面上淀积厚度小于50nm的膜，该膜由与工作层和载体衬底的半导体材料不同的半导体材料构成；d)形成中间结构，形成中间结构的步骤包括：沿着沿主平面延伸的键合界面分别直接接合工作层的待接合的自由面和载体衬底的待接合的自由面，中间结构包括源自在步骤c)淀积的一个或更多个膜的封装膜；e)在高于或等于临界温度的温度对中间结构进行退火，以引起封装膜的分段并且形成半导体结构，该半导体结构包括位于工作层与载体衬底之间的界面区域，所述界面区域包括：‑工作层与载体衬底之间的直接接触区域；以及‑聚集体，该聚集体包括膜的半导体材料并且沿着垂直于主平面的轴线的厚度小于或等于250nm；直接接触区域和聚集体在主平面中是相邻的。
Description
技术领域
本发明涉及用于微电子部件的半导体材料的领域。本发明具体地涉及用于制造包括工作半导体层和半导体载体衬底的结构的方法，该工作半导体层和该半导体载体衬底在界面区域处接合，其中，该层与该载体衬底之间的直接接触区域以及包括与该层和该载体衬底的半导体材料不同的半导体材料的聚集体并排共存。
背景技术
通常通过将具有低厚度和高结晶质量的工作半导体层转移到具有较低结晶质量的半导体载体衬底上来形成半导体结构。众所周知的薄层转移解决方案是Smart CutTM方法，其基于轻离子的注入和通过直接键合在键合界面处进行的组装。除了与工作层的高质量材料的流线型化相关的经济优点之外，半导体结构还可以提供例如由于载体衬底的导热性或导电性或机械相容性而获得的有利特性。
例如，在功率电子学的领域中，也可以有利的是在工作层与载体衬底之间建立电传导以便形成竖直部件。例如，在包括由单晶碳化硅制成的工作层和由低质量碳化硅(单晶或多晶)制成的载体衬底的结构的情况下，键合界面必须具有尽可能低的电阻率，优选地小于1mohm.cm2或小于0.1mohm.cm2。
在其他领域中，即使不需要高竖直导电性，工作层与载体衬底之间的直接接触也是必要的，以保证电连续性和/或热连续性和/或非常强的内聚力或机械强度。
现有技术的某些解决方案提出了在工作层与载体衬底之间的通过分子粘合进行的半导体-半导体键合。然后需要管理键合界面处的原生氧化物层，该原生氧化物层防止工作层与载体衬底之间的直接接触。特别有可能产生疏水类型的键合，但仍然难以从该疏水类型的键合中实现良好的界面质量。
F.Mu等人(ECS Transactions，86(5)3-21，2018)实现了通过氩轰击活化待接合的表面之后的直接键合(“表面活化键合”SAB)：在键合之前的这种处理生成促进在组装界面处形成共价键的超高密度的悬空键，并且因此产生高键合能量。然而，该方法具有在接合表面处生成非晶层的缺点，这特别不利地影响薄层与载体衬底之间的竖直导电。为了克服这个问题，具体地在文献EP3168862中提出了所述表面的重掺杂。
发明目的
本发明涉及现有技术的解决方案的另选解决方案，并且旨在补救上述缺点中的全部或一些缺点。本发明具体地涉及用于制造包括工作半导体层和半导体载体衬底的结构的方法，该工作半导体层和该半导体载体衬底在界面区域处接合，该界面区域包括该层与该载体衬底之间的直接接触区域以及包括与该层和该支撑衬底的半导体材料不同的半导体材料的聚集体。
发明内容
本发明涉及一种用于制造半导体结构的方法，所述方法包括以下步骤：
a)提供由半导体材料制成的工作层，所述工作层具有待接合的自由面，
b)提供由半导体材料制成的载体衬底，所述载体衬底具有待接合的自由面，
c)在所述工作层的待接合的自由面上和/或在所述载体衬底的待接合的自由面上淀积厚度小于50nm的膜，所述膜是由与所述工作层和所述载体衬底的半导体材料不同的半导体材料构成的，
d)形成中间结构，所述形成中间结构的步骤包括：沿着沿主平面延伸的键合界面分别直接接合所述工作层的待接合的自由面和所述载体衬底的待接合的自由面，所述中间结构包括源自在步骤c)期间淀积的一个或更多个膜的封装膜，
e)在高于或等于临界温度的温度对所述中间结构进行退火，以引起所述封装膜的分段并且形成所述半导体结构，所述半导体结构包括位于所述工作层与所述载体衬底之间的界面区域，所述界面区域包括：
-所述工作层与所述载体衬底之间的直接接触区域；
-聚集体，所述聚集体包括所述膜的半导体材料并且沿着垂直于所述主平面的轴线的厚度小于或等于250nm；所述直接接触区域和所述聚集体在所述主平面中是相邻的。
根据本发明的其他有利的非限制性特征(单独地或根据任何技术上可行的组合)：
·在步骤a)中，所述工作层的待接合的自由面包括原生氧化物，和/或在步骤b)中，所述载体衬底的待接合的自由面包括原生氧化物；
·在步骤e)中，所述界面区域的所述聚集体捕获源自所述原生氧化物的氧，
·步骤a)包括：在供体衬底中注入轻物质以形成埋藏式易碎平面，所述埋藏式易碎平面与所述供体衬底的正面一起限定所述工作层，
·步骤a)包括：通过在初始衬底上外延供体层来形成所述供体衬底，随后在所述供体层中进行所述注入，
·步骤d)包括：在产生包括所述供体衬底和所述载体衬底的键合组件的直接组装之后，在所述埋藏式易碎平面处进行分离，以一方面形成包括所述工作层、所述封装膜和所述载体衬底的所述中间结构，并且另一方面形成所述供体衬底的剩余部分，
·步骤c)中的所淀积的膜的厚度小于或等于10nm、或小于或等于5nm、或小于或等于3nm、或甚至小于或等于2nm，
·步骤c)中的所淀积的膜的厚度小于10nm，并且所述聚集体沿着垂直于所述主平面的轴线的厚度小于或等于50nm，
·取决于所述膜的半导体材料以及所述工作层和所述载体衬底的半导体材料的性质，所述临界温度介于500℃至1800℃之间，
·所述工作层的半导体材料是碳化硅并且具有单晶、多晶或非晶结构，
·所述载体衬底的半导体材料是碳化硅并且具有单晶、多晶或非晶结构，
·所述膜的半导体材料选自硅或锗，
·所述聚集体的厚度小于或等于40nm、或甚至小于或等于30nm，
·所述聚集体为以下的形式：第一沉淀物，所述第一沉淀物包括所述膜的半导体材料；第二沉淀物，所述第二沉淀物包括所述膜的半导体材料和氧；和/或空腔，所述空腔衬有包括所述膜的半导体材料和氧的化合物，
·所述第二沉淀物在垂直于所述主平面的横向平面中具有基本上三角形形状，
·所述聚集体在所述主平面中的横向尺寸介于5nm至500nm之间。
本发明还涉及在来自上述制造方法的半导体结构的工作层上和/或该工作层中制造的电子部件。所述半导体结构包括：
-由半导体材料制成的所述工作层，所述工作层在主平面中延伸，
-载体衬底，所述载体衬底由半导体材料制成，以及
-位于所述工作层与所述载体衬底之间的界面区域，所述界面区域平行于所述主平面延伸，所述界面区域包括所述工作层与所述载体衬底之间的直接接触区域以及聚集体，所述聚集体包括与所述工作层和所述载体衬底的半导体材料不同的半导体材料并且沿着垂直于所述主平面的轴线的厚度小于或等于250nm；所述直接接触区域和所述聚集体在所述主平面中是相邻的。
根据特定变型，所述电子部件在所述半导体结构的背面处包括位于所述载体衬底上和/或所述载体衬底中的至少一个电触点，以用于功率应用。
附图说明
本发明的其他特征和优点将从下面参考附图的对本发明的详细描述中显现，其中，
[图1]图1示出了根据本发明的载体衬底；
[图2a]
[图2b]
[图2c]
[图2d]
[图2e]图2a至图2e示出了根据本发明的制造方法的步骤；
[图3a]
[图3b]
[图3c]
[图3d]图3a至图3d示出了根据本发明的制造方法的步骤的变型；
[图4a]
[图4b]图4a和图4b分别示出了曲线图I(V)(作为电压的函数的电流)以及用于执行此类测量的所述结构上的电极的结构，所述曲线图针对不同尺寸的电极图案比较了根据本发明的半导体结构的界面区域的电特性和固体衬底的电特性。
附图中的相同标记可以用于相同类型的元件。附图是示意图示，为了清楚起见，这些示意图示不是按比例绘制的。具体地，层的沿着z轴的厚度不相对于沿着x轴和y轴的横向尺寸成比例；并且层的相对厚度没有反映在图中。
具体实施方式
本发明涉及用于制造半导体结构100的方法，该半导体结构包括由单晶半导体材料制成的工作层10、由半导体材料制成的载体衬底30以及位于工作层10与载体衬底30之间的界面区域20(图1)。像工作层10一样，界面区域20平行于主平面(x,y)延伸。
有利地并且如通常在微电子领域中的情况，半导体结构100采用直径介于100mm至450mm之间并且总厚度通常介于300微米至1000微米之间的圆形晶片的形式。应当理解，在这种情况下，载体衬底30和工作层10也具有这种圆形形状。晶片的正面100a和背面100b平行于主平面(x,y)延伸。
允许工作层10与载体衬底30之间的竖直导电或直接接触的许多类型的半导体结构100对于微电子应用可能是令人感兴趣的：因此，构成工作层10和载体衬底30的材料的性质可以变化很大。
例如，工作层10的半导体材料可以选自碳化硅、硅、氮化镓、砷化镓、磷化铟和硅-锗合金。通常，工作层10上的部件的制造需要所述层10的高结晶质量：因此，所述层10优选地被选择为单晶的，具有适于目标应用的质量等级、类型和掺杂水平。另选地，工作层10当然可以具有多晶结构或非晶结构。
又例如，载体衬底30的半导体材料可以选自碳化硅、硅、氮化镓、砷化镓、磷化铟和硅-锗合金。主要出于经济原因，载体衬底30优选具有较低质量水平以及单晶结构、多晶结构或非晶结构。选择载体衬底30的类型和载体衬底30的掺杂水平，以响应于目标应用。
制造方法首先包括步骤a)(图2a)：提供由半导体材料(优选为单晶的)制成的工作层10。在该步骤a)中，工作层10具有自由面10a，该自由面旨在在方法的后续步骤期间被接合，该自由面也被称为正面10a；工作层10还具有与其正面10a相反的背面10b。
根据有利的实施方案，工作层10来源于供体衬底1的表面层的转移，具体地是基于Smart CutTM方法的层转移。
因此，步骤a)可以包括(图3a)：将轻物质(例如，氢气、氦气或这两种物质的组合)注入到供体衬底1中，以形成埋藏式易碎平面11，该埋藏式易碎平面与供体衬底1的正面10a一起限定工作层10。
根据该实施方案的变型，步骤a)包括(图3b)：在注入轻物质之前，通过在初始衬底上外延供体层来形成供体衬底1。这种变型使得可以形成具有目标应用所需的结构和电学特性的供体层。具体地，通过外延可以获得优异的结晶质量，并且可以精确地控制供体层的原位掺杂。然后在供体层1'中执行轻物质的注入，以形成埋藏式易碎平面11。
另选地，在步骤a)中提供的工作层10当然可以由其他已知的薄膜转移技术形成。
根据本发明的制造方法然后包括步骤b)(图2b)：提供由半导体材料制成的载体衬底30。载体衬底30具有自由面30a，该自由面旨在在方法的后续步骤期间被接合，该自由面也被称为正面30a；载体衬底30还具有背面30b。
工作层10和载体衬底30可以由选自上述材料中的一种或更多种材料形成。
制造方法然后包括步骤c)：将由半导体材料(称为第二材料)制成的膜2淀积在工作层10的待接合的自由面10a上或载体衬底30的待接合的自由面30a上，或者甚至如图2c所示，淀积在待接合的自由面10a、30a两者上。第二材料不同于工作层10和载体衬底30的半导体材料。
优选地，第二材料因其与氧的特定亲和力而被选择；此外，第二材料不是若干元素的化合物，并且通过与氧发生反应，第二材料必须生成固体和非气态化合物。
第二材料必须能够以极薄层淀积并且与微电子部件生产线(“线的前端”)相容。取决于工作层10和载体衬底30的性质，第二材料可以具体地选自硅、锗等。
膜2的厚度小于50nm、优选小于或等于10nm、小于或等于8nm、小于或等于5nm、或甚至小于或等于3nm、或甚至小于或等于2nm。例如，所淀积的膜2的厚度可以是大约0.5nm、1nm、2nm、3nm、4nm、5nm、8nm、9nm、10nm、11nm、12nm、13nm、15nm、20nm、30nm或40nm。
应当注意，当膜2淀积在两个自由面10a、30a上时，总淀积厚度(即，淀积在一个自由面10a和另一个自由面30a上的膜2的厚度的总和)优选小于50nm、优选小于或等于10nm、小于或等于8nm、或者甚至小于或等于5nm。所淀积的膜2的总厚度总是保持低，以在方法的后续步骤中允许膜的采用聚集体21的形式的分段。
膜2在受控气氛下淀积。取决于所淀积的膜2的性质，在低温或甚至环境温度执行步骤c)，有利地通过已知的化学气相淀积技术(等离子体增强的化学气相淀积技术：PECVD，在低于大气压的压力下的化学气相淀积技术：LPCVD)或使用中性元素或在所淀积的膜中的残余存在不引起麻烦的元素(Ar、Si、N等)的用于轰击目标的喷涂技术。
制造方法然后包括步骤d)(图2d)：形成中间结构150，该步骤包括在沿着主平面(x,y)延伸的键合界面15处接合工作层10的自由面10a和载体衬底30的自由面30a。
这种直接组装优选地通过经由分子粘合的键合来进行，包括使待接合的面10a、30a接触而不添加中间粘合材料。当膜2仅淀积在载体衬底30上时，这种直接组装可以是工作层10与膜2之间的直接键合，或者当膜2仅淀积在工作层10上时，这种直接组装可以是载体衬底30与膜2之间的直接键合，或者当两个膜2淀积在工作层10和载体衬底30上时，这种直接组装甚至可以是这两个膜2之间的直接键合。直接组装可以在环境气氛中进行，或者在受控气氛下进行，并且具体地在大约10-6Pa或更小的高真空下进行。
可选地，步骤c)的淀积和步骤d)的直接组装在不破坏真空的情况下原位或在多室装备中结合。例如，可以提及来自Canon公司的Atomic Diffusion Bonding BV7000，其中，可以通过保持受控气氛连续地进行直接淀积和键合。
参考图3a至图3d所示的有利实施方案，步骤d)包括(图3c)：将工作层10的待接合的自由面10a直接接合在载体衬底30的待接合的自由面30a上，产生包括供体衬底1、载体衬底30和键合界面15的键合组件200。步骤d)还包括(图3d)：在埋藏式易碎平面11处进行分离，以一方面形成包括工作层10、膜2和载体衬底30的中间结构150，并且另一方面形成供体衬底1'的剩余部分。这种分离可以在热处理期间进行，该热处理使得能够在压力下在埋藏式易碎平面11中生长透镜状空腔(“薄片”)和微裂纹(由注入的物质引起)。分离还可以通过施加机械应力或通过热应力和机械应力的组合来进行，如参考Smart CutTM方法众所周知的。
用于清洁、平滑、抛光或蚀刻工作层10的分离面10b和/或供体衬底的剩余部分1”的分离面1”a的序列将能够被操作，以恢复良好的表面质量，具体是粗糙度、缺陷率和其他污染物方面的表面质量。
与方法的实施方案无关，在步骤d)的结束时，中间结构150具有在工作层10的一侧上的正面10b、在载体衬底30的一侧上的背面30b以及在工作层10与载体衬底30之间的封装膜2'。应当注意，封装膜2'对应于膜2(当膜2仅淀积在自由面10a、30a中的一者上时)或者对应于分别淀积在工作层10和载体衬底30上的两个膜2。
根据本发明的制造方法然后包括步骤e)(图2e)：在大于或等于临界温度的温度对中间结构150进行退火，以引起封装膜2'的以聚集体21的形式的分段并且形成界面区域20，该界面区域包括：
-工作层10与载体衬底30之间的直接接触区域22，换言之，其中在工作层10的半导体材料与载体衬底30的半导体材料之间存在直接键合的区域，以及
-聚集体21，该聚集体包括膜2的半导体材料(第二材料)，并且沿着垂直于主平面(x,y)的轴线z的厚度低或非常低，即，小于或等于250nm、小于或等于50nm、小于或等于40nm、小于或等于30nm、小于或等于20nm、或甚至小于或等于10nm。
分布在界面区域20中的聚集体21是分离的或接合的，分离的聚集体21通过直接接触区域22彼此分离。直接接触区域22和聚集体21在主平面(x,y)中是相邻的。
步骤e)导致半导体结构100的形成。
术语“临界温度”用于表示如下温度：根据该温度，第二材料形成聚集体21而不是保持非常精细的封装膜2'的形式将在能量上更有利。另一方面，步骤e)的退火温度必须足以允许聚集体21之间的直接接触区域22的键合。临界温度通常介于500℃至1800℃之间，这取决于第二材料以及工作层10和载体衬底30的半导体材料的性质。
因此，退火步骤e)总是在大于或等于该临界温度的温度并且在中性气氛下(具体地在氩气、氩气/氢气或氮气下)进行。
超过临界温度时，包括封装膜2'以及工作层10和载体衬底30的与所述膜2'接触的半导体表面的系统将通过以聚集体21的形式对封装膜2'进行分段并且通过在工作层10和载体衬底30各自的半导体表面之间产生直接接触区域22来优化该系统的表面能量。
此外，因为封装膜2'是极薄的，所以已知仅在低温度或中温度稳定的半导体材料可以用作根据本发明的半导体结构100中的第二材料，该第二材料能够在高温度(900℃-1100℃)或甚至非常高温度(1200℃-1900℃)经受处理。实际上，由于它们以小尺寸和非常小厚度的聚集体21的形式的沉淀，因此它们不会引起结构100并且具体地是工作层10的任何劣化。例如，将提及结构100中的包括硅的聚集体21，该结构包括工作层10和载体衬底30，其由Sic制成并且旨在在介于1600℃至1800℃之间的温度经受外延。应当注意，在该示例中，在约1700℃观察到膜2'完全分段成聚集体21。
通常，在步骤a)中，工作层10的待接合的自由面10a包括原生氧化物，和/或在步骤b)中，载体衬底30的待接合的自由面30a包括这种氧化物。不必管理这种原生氧化物的事实通常简化了制造步骤。
因此，在根据本发明的方法的步骤e)中，界面区域20的聚集体21将能够捕获从原生氧化物获得的氧，并因此消除直接接触区域22中的位于工作层10与载体衬底30之间的界面的任何氧化物。
此外，方法的步骤c)和/或步骤d)可以在包括氧的气氛中进行，这可以释放制造约束：然后氧存在于中间结构150中的键合界面15处。
在这种情况下，也在步骤e)中，界面区域20的聚集体21将捕获键合界面15的氧，从而避免氧在直接接触区域22中的存在。
因此，所描述的制造方法使得可以获得半导体结构100，该半导体结构经由界面区域20提供工作层10与载体衬底30之间的竖直导电和/或有效直接接触，这是由于直接接触区域22不含氧和/或原生氧化物。非常精细的聚集体21由第二材料以及可选地由主要以氧化物形式捕获的氧组成。
通常，聚集体21为以下的形式：
-第一沉淀物，该第一沉淀物包括膜2的半导体材料(第二材料)，和/或
-第二沉淀物，该第二沉淀物包括第二材料和氧(主要以所述第二材料的氧化物的形式)，和/或
-空腔，该空腔的内壁衬有包括第二材料和氧(主要以所述第二材料的氧化物的形式)的化合物。
邻近直接接触区域22的具有聚集体21的界面区域20确保了机械强度，并且更一般地确保了工作层10和/或将在该工作层上或之中制造的部件的可靠性。
根据本发明的半导体结构100经由其界面区域20保证了工作层10与载体衬底30之间的良好导电性和/或有效直接接触。具体地，分布在界面区域20中、基本上平行于主平面(x,y)的中间平面P中的聚集体21能够有效地捕获可能存在于封装膜2'中或存在于键合界面15的氧；工作层10与载体衬底30之间的直接接触区域22(具体地没有原生氧化物残留)允许有效且具有良好质量的导电和/或竖直半导体/半导体接触。
此外，聚集体21和直接接触区域22确保了界面区域20的机械连续性，并且在工作层10与载体衬底30之间提供优异的机械强度。因此，工作层10的质量不受任何孔或界面缺陷的影响；应当注意，前述空腔(当存在时)具有不会不利地影响工作层10的质量和电阻的尺寸和密度。
在界面区域20的中间平面P上，聚集体21的覆盖程度通常介于1％至50％之间，优选地介于10％至40％之间。聚集体21的横向尺寸(在中间平面P中)受到限制，通常为大约5nm至500nm。具体地，当在步骤c)中淀积的膜2的厚度小于10nm时，聚集体21的横向尺寸为约5nm至150nm，并且聚集体21的厚度小于或等于50nm。
在聚集体21中，在垂直于主平面(x,y)的横向平面中，第一沉淀物和空腔可以具有透镜状或多边形形状，并且第二沉淀物可以具有基本上三角形形状。
示例实施方案：
供体衬底1具有高质量单晶4H-SiC并且直径是150mm。供体衬底1是n掺杂的，电阻率大约为20mohm.cm。通过供体衬底1的正面(“C”型面)以5E16/cm2的剂量和95keV的能量向该供体衬底1注入氢离子。在注入深度周围，埋藏式易碎平面11因此被限定，从而与供体衬底1的正面10a一起界定工作层10。
载体衬底30由低质量单晶4H-SiC制成、具有与供体衬底1相同的直径。载体衬底30是n掺杂的，电阻率大约为20mohm.cm。
两个衬底1、30都经受清洁序列，以移除颗粒和其他表面污染物。两个衬底可以在它们的表面上包括原生氧化物。
衬底1、30被引入集成到直接键合装备中的第一淀积室中。在二次真空下、在10-6Pa和环境温度，通过喷涂，厚度为1nm的硅膜2淀积在衬底1、30的正面10a、30a(待接合的自由面)中的每一者上。
衬底1、30被引入第二键合室中，以通过使分别淀积在供体衬底1上和载体衬底30上的膜2直接接触而在该衬底1、30的正面10a、30a处被接合。键合室中的气氛与淀积室中的气氛相同，但可以可选为不同的：例如，衬底可以从第一室移除，返回到环境气氛，然后引入到与淀积室分离的键合装备中。实际上，根据本发明的方法极大地减轻了与待接合的膜中或该膜上的氧(例如，以原生氧化物的形式)的存在相关的约束。
在组装之后，键合组件200包括经由键合界面15键合到载体衬底30的供体衬底1，以及由淀积并埋藏在两个衬底1、30之间的两个膜2形成的封装膜2'。封装膜2'的厚度大约为2nm。
在大约900℃的温度，对键合组件200进行热处理长达30分钟，以在埋藏式易碎平面11处引起分离。然后获得包括厚度为500nm的工作层10的中间结构150，该工作层布置在封装膜2'上，该封装膜本身布置在载体衬底30上。应用清洁和抛光序列，以恢复工作层10的表面10b的缺陷和粗糙度的正确水平。
最后，将1900℃持续30分钟的退火应用于中间结构150，该中间结构先前在其正面10b(也是中间结构150中的工作层10的自由面10b)上设置有保护层。在该退火结束时，获得根据本发明的结构100：界面区域20形成有包括硅和氧(主要以SiOx形式)的聚集体21，该聚集体通过工作层10与载体衬底30之间的直接接触区域20分离。这种界面区域20向结构100赋予良好竖直导电性，该竖直导电性接近于电阻率为20mohm.cm的固体SiC衬底的导电性。
界面区域20的电阻率小于或等于0.1mohm.cm2。这在图4a的曲线图中是明显的，该曲线图示出了针对包括不同尺寸(直径介于50微米至230微米之间)的两个金属接触电极41、42的简单部件的作为电压的函数的电流曲线图I(V)；这些电极尺寸(图案)绘制在图4a的曲线图上。在根据本发明的结构100的情况下，在两个电极41、42处进行I(V)的测量，在这两个电极之间，电流路径穿过界面区域20，这是由于在两个电极41、42之间存在穿过所述界面区域20的沟槽40(图4b)。界面区域20的约为0.0076mohm.cm2的电阻率被提取。为了比较和参照，电极51、52也淀积在载体衬底30上：相关联的曲线图I(V)在图4a的曲线图上被标记为“整体”。
该结构100中的聚集体21具有5nm至15nm的厚度和相同数量级的平均直径。在界面区域20的中间平面P中，聚集体21的覆盖程度为约20％。
应当注意，除了1900℃之外的退火温度(步骤e)也被应用于上述示例中描述的中间结构150，例如，1370℃。界面区域20的约为0.032mohm.cm2的电阻率被提取，即，明显小于0.1mohm.cm2。
当然，该示例不是限制性的，并且基于用于工作层10、膜2和载体衬底30的材料的不同组合，同时遵循以上针对界面区域20的形成所阐述的条件，可以制造根据本发明的许多其他半导体结构100。
可以在根据本发明的半导体结构100的工作层10上和/或该工作层中制造电子部件。这些部件可以具体地解决电力应用、光伏应用或发光二极管。
部件可以在半导体结构100的背面100b处包括位于载体衬底30上和/或该载体衬底30中的至少一个电触点，具体地用于功率应用。作为非限制性示例，这些功率部件可以包括晶体管、二极管、晶闸管或无源部件(电容器、电感器等)等。
当然，本发明不限于所描述的实施方案和示例，并且在不脱离由权利要求限定的本发明的范围的情况下，可以对其提供变型实施方案。
Claims (16)
1.一种半导体结构(100)的制造方法，所述制造方法包括以下步骤：
a)提供由半导体材料制成的工作层(10)，所述工作层(10)具有待接合的自由面(10a)，
b)提供由半导体材料制成的载体衬底(30)，所述载体衬底(30)具有待接合的自由面(30a)，
c)在所述工作层(10)的待接合的自由面(10a)上和/或在所述载体衬底(30)的待接合的自由面(30a)上淀积厚度小于50nm的膜(2)，所述膜是由与所述工作层(10)和所述载体衬底(30)的半导体材料不同的半导体材料构成的，
d)形成中间结构(150)，所述形成中间结构(150)的步骤包括：沿着沿主平面(x,y)延伸的键合界面(15)分别直接接合所述工作层(10)的待接合的自由面和所述载体衬底(30)的待接合的自由面，所述中间结构(150)包括源自在步骤c)期间淀积的一个或更多个膜(2)的封装膜(2')，
e)在高于或等于临界温度的温度对所述中间结构(150)进行退火，以引起所述封装膜(2')的分段并且形成所述半导体结构(100)，所述半导体结构(100)包括位于所述工作层(10)与所述载体衬底(30)之间的界面区域(20)，所述界面区域(20)包括：
-所述工作层(10)与所述载体衬底(30)之间的直接接触区域(22)，以及
-聚集体(21)，所述聚集体包括所述膜(2)的半导体材料并且沿着垂直于所述主平面(x,y)的轴线(z)的厚度小于或等于250nm；所述直接接触区域(22)和所述聚集体(21)在所述主平面(x,y)中是相邻的。
2.根据权利要求1所述的制造方法，其中，
-在步骤a)中，所述工作层(10)的待接合的自由面(10a)包括原生氧化物，和/或在步骤b)中，所述载体衬底(30)的待接合的自由面(30a)包括原生氧化物；
-在步骤e)中，所述界面区域(20)的所述聚集体(21)捕获源自所述原生氧化物的氧。
3.根据前述权利要求中的一项所述的制造方法，其中，步骤a)包括：在供体衬底(1)中注入轻物质以形成埋藏式易碎平面(11)，所述埋藏式易碎平面与所述供体衬底(1)的正面(10a)一起限定所述工作层(10)。
4.根据权利要求3所述的制造方法，其中，步骤a)包括：通过在初始衬底上外延供体层(1')来形成所述供体衬底(1)，随后在所述供体层(1')中进行所述注入。
5.根据权利要求3或4所述的制造方法，其中，步骤d)包括：在产生包括所述供体衬底(1)和所述载体衬底(30)的键合组件(200)的直接组装之后，在所述埋藏式易碎平面(11)处进行分离，以一方面形成包括所述工作层(10)、所述封装膜(2')和所述载体衬底(30)的所述中间结构(150)，并且另一方面形成所述供体衬底的剩余部分(1”)。
6.根据前述权利要求中的一项所述的制造方法，其中，步骤c)中的所淀积的膜(2)的厚度小于或等于10nm、或小于或等于5nm、或小于或等于3nm、或甚至小于或等于2nm。
7.根据权利要求6所述的制造方法，其中，步骤c)中的所淀积的膜(2)的厚度小于10nm，并且所述聚集体(21)沿着垂直于所述主平面(x,y)的轴线(z)的厚度小于或等于50nm。
8.根据前述权利要求中的一项所述的制造方法，其中，取决于所述膜(2)的半导体材料以及所述工作层(10)和所述载体衬底(30)的半导体材料的性质，所述临界温度介于500℃至1800℃之间。
9.根据前述权利要求中的一项所述的制造方法，其中，所述工作层(10)的半导体材料是碳化硅并且具有单晶、多晶或非晶结构。
10.根据前述权利要求中的一项所述的制造方法，其中，所述载体衬底(30)的半导体材料是碳化硅并且具有单晶、多晶或非晶结构。
11.根据前述权利要求中的一项所述的制造方法，其中，所述膜(2)的半导体材料选自硅或锗。
12.根据前述权利要求中的一项所述的制造方法，其中，所述聚集体(21)的厚度小于或等于40nm、或小于或等于30nm。
13.根据前述权利要求中的一项所述的制造方法，其中，所述聚集体(21)为以下的形式：
-第一沉淀物，所述第一沉淀物包括所述膜(2)的半导体材料，
-第二沉淀物，所述第二沉淀物包括所述膜(2)的半导体材料和氧，和/或
-空腔，所述空腔衬有包括所述膜(2)的半导体材料和氧的化合物。
14.根据权利要求13所述的制造方法，其中，所述第二沉淀物在垂直于所述主平面(x,y)的横向平面中具有基本上三角形形状。
15.一种在由根据前述权利要求中的一项所述的制造方法得到的半导体结构(100)的工作层(10)上和/或该工作层(10)中制造的电子部件，所述半导体结构(100)包括：
-由半导体材料制成的所述工作层(10)，所述工作层在主平面(x,y)中延伸，
-载体衬底(30)，所述载体衬底由半导体材料制成，以及
-位于所述工作层(10)与所述载体衬底(30)之间的界面区域(20)，所述界面区域平行于所述主平面(x,y)延伸，所述界面区域(20)包括所述工作层(10)与所述载体衬底(30)之间的直接接触区域(22)以及聚集体(21)，所述聚集体包括与所述工作层(10)和所述载体衬底(30)的半导体材料不同的半导体材料并且沿着垂直于所述主平面(x,y)的轴线(z)的厚度小于或等于250nm；所述直接接触区域(22)和所述聚集体(21)在所述主平面(x,y)中是相邻的。
16.根据权利要求15所述的电子部件，所述电子部件在所述半导体结构(100)的背面处包括位于所述载体衬底(30)上和/或所述载体衬底(30)中的至少一个电触点，以用于功率应用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2013294A FR3117666B1 (fr) | 2020-12-15 | 2020-12-15 | Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats |
| FRFR2013294 | 2020-12-15 | ||
| PCT/FR2021/052124 WO2022129726A1 (fr) | 2020-12-15 | 2021-11-29 | Procede de fabrication d'une structure semi-conductrice comprenant une zone d'interface incluant des agglomerats |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116686066A true CN116686066A (zh) | 2023-09-01 |
Family
ID=74554081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180084342.4A Pending CN116686066A (zh) | 2020-12-15 | 2021-11-29 | 用于制造包括包含聚集体的界面区域的半导体结构的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20240030033A1 (zh) |
| EP (1) | EP4264659A1 (zh) |
| JP (1) | JP2023552885A (zh) |
| KR (1) | KR20230117228A (zh) |
| CN (1) | CN116686066A (zh) |
| FR (1) | FR3117666B1 (zh) |
| TW (1) | TW202240653A (zh) |
| WO (1) | WO2022129726A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2798224B1 (fr) * | 1999-09-08 | 2003-08-29 | Commissariat Energie Atomique | Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs. |
| US9105561B2 (en) * | 2012-05-14 | 2015-08-11 | The Boeing Company | Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide |
| FR3006236B1 (fr) * | 2013-06-03 | 2016-07-29 | Commissariat Energie Atomique | Procede de collage metallique direct |
| JP6206786B2 (ja) | 2014-07-10 | 2017-10-04 | 株式会社サイコックス | 半導体基板および半導体基板の製造方法 |
-
2020
- 2020-12-15 FR FR2013294A patent/FR3117666B1/fr active Active
-
2021
- 2021-11-29 CN CN202180084342.4A patent/CN116686066A/zh active Pending
- 2021-11-29 WO PCT/FR2021/052124 patent/WO2022129726A1/fr active Application Filing
- 2021-11-29 US US18/257,217 patent/US20240030033A1/en active Pending
- 2021-11-29 KR KR1020237023741A patent/KR20230117228A/ko unknown
- 2021-11-29 TW TW110144399A patent/TW202240653A/zh unknown
- 2021-11-29 EP EP21835348.0A patent/EP4264659A1/fr active Pending
- 2021-11-29 JP JP2023535979A patent/JP2023552885A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR3117666A1 (fr) | 2022-06-17 |
| FR3117666B1 (fr) | 2022-10-28 |
| KR20230117228A (ko) | 2023-08-07 |
| JP2023552885A (ja) | 2023-12-19 |
| EP4264659A1 (fr) | 2023-10-25 |
| US20240030033A1 (en) | 2024-01-25 |
| WO2022129726A1 (fr) | 2022-06-23 |
| TW202240653A (zh) | 2022-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381261B2 (en) | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers | |
| US11239107B2 (en) | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency | |
| US10475694B2 (en) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof | |
| TWI826971B (zh) | 用於接觸表面之接合之方法 | |
| US9209069B2 (en) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity | |
| US20190341296A1 (en) | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION | |
| US20220270875A1 (en) | Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic | |
| CN116686066A (zh) | 用于制造包括包含聚集体的界面区域的半导体结构的方法 | |
| JP2023532359A (ja) | 導電性接合界面を含む半導体構造、および関連する製造プロセス | |
| CN115715425A (zh) | 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法 | |
| KR20230153476A (ko) | 탄화 규소-기반 반도체 구조 및 중간 복합 구조의 제조 방법 | |
| CN118056263A (zh) | 在多晶SiC载体衬底上包括有用单晶SiC层的复合结构以及用于制造所述结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |