JPH11330185A - 半導体装置の製造装置及びその製造方法 - Google Patents
半導体装置の製造装置及びその製造方法Info
- Publication number
- JPH11330185A JPH11330185A JP12484498A JP12484498A JPH11330185A JP H11330185 A JPH11330185 A JP H11330185A JP 12484498 A JP12484498 A JP 12484498A JP 12484498 A JP12484498 A JP 12484498A JP H11330185 A JPH11330185 A JP H11330185A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- wafer
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
中で処理条件の適否を判断することのできる半導体装置
の製造装置及びその製造方法を提供する。 【解決手段】 バッファチャンバ51の周囲には、予備
加熱を行なうためのデガスチャンバ53、オリエンター
チャンバ55などが配置されている。トランスファチャ
ンバ61の周囲には、エッチングチャンバ62、アニー
ルチャンバ63、第1成膜チャンバ、第2成膜チャンバ
65などが配設されている。各チャンバが大気から遮断
された共通空間内に配置されている。オリエンターチャ
ンバ55にエリプソメータが配設され、成膜,アニー
ル,エッチング等の一連のプロセスが終了するまでウエ
ハを製造装置外の大気にさらすことなく、基板内のイオ
ン注入領域(アモルファス層)の厚みや、成膜した膜の
厚みなどをエリプソメータにより測定することで、次の
処理の条件設定などの管理が可能となる。
Description
装置及びその製造方法に係り、特に大気とは絶縁された
雰囲気下でクラスタリングされた製造装置を用いた製造
工程中における半導体層の表面及びその上に形成された
絶縁膜の特性の管理に関する。
工程を大気に暴露することなく実現し、大気暴露に起因
する自然酸化膜の形成や汚染物質の付着を防止しようと
するクラスタリングの概念が報告されている(文献1:
Schuegrafら,IEEE/International Reliability and Ph
ysics Symposium 97,p.7)。このクラスタリングされた
プロセスを用いると、高品質の半導体装置が得られるこ
とが検証されている。
は、各工程の終了後に工程で使用した装置外にウエハを
取り出して行なわれている。例えば、酸化膜の形成工程
においては、酸化を行うためのチャンバの外部に設置さ
れたエリプソメータにより酸化膜の膜厚が測定される。
来の光学的測定方法を上述のクラスタリングされた製造
装置を用いて行なわれる製造工程の管理に適用すると、
以下のような問題が生じる。
れた製造装置を用いたプロセスでは、ウエハに対して多
くの一連の処理を行なった後に、ウエハ上に形成された
MOSキャパシタやMOSトランジスタの特性を測定す
ることになるが、その一連の処理の途中工程におけるウ
エハの状態を管理する方法がなかった。そのため、研究
室レベルではともかく、MOSデバイスの量産工程にお
いては、せっかくクラスタリングを用いた製造装置を用
いても、高品質の半導体装置を形成できるという保証が
ないのが現状である。
あり、その目的は、クラスタリングされた製造装置を用
いた一連の処理中において、ウエハの表面状態を光学的
評価を通じて把握することにより、高品質の半導体装置
を効率よく、かつ、何らかの異常により規格外のウエハ
ができた場合にも良品として製造するための装置及び方
法を提供することにある。
に、本発明では、以下のような半導体装置の製造装置に
関する手段と半導体装置の製造方法に関する手段とを講
じている。
に第1の処理を行なうための第1の反応室と、ウエハに
第2の処理を行なうための第2の反応室とを少なくとも
備え、上記第1の反応室及び第2の反応室を含む共通空
間を大気とは遮断した雰囲気に維持することが可能に、
かつ、上記第1の反応室と第2の反応室との間でウエハ
を搬送することが可能に構成されたクラスタリングされ
た半導体装置の製造装置であって、上記共通空間内のい
ずれかの部位にウエハを設置した状態で上記ウエハの表
面状態を光学的に評価するための光学的測定手段を備え
ている。
より形成される自然酸化膜や吸着ガスなどの影響のない
状態でウエハの表面状態を光学的に評価することができ
る。したがって、アモルファス層や酸化膜の膜厚などを
高精度で測定することが可能となり、特に微細化された
半導体装置の製造工程を適正に管理する機能を有する半
導体装置の製造装置が得られる。
光学的測定手段は、エリプソメータであってもよいし、
分光エリプソメータであってもよい。
第1の反応室をウエハ上の吸着ガスなどを除去するため
の予備加熱を行なうデガスチャンバとすることができ
る。
が吸着されていない状態で、ウエハの状態を光学的に評
価することができるので、各種の処理前のウエハの表面
付近の半導体層や膜の厚みなどをより正確に把握するこ
とができる。
第1,第2の反応室とは異なる部位に配置され上記共通
空間に連通する光学的測定室をさらに設け、上記光学的
測定手段を上記光学的測定室に配設することができる。
造にとらわれることなく、光学的評価を行うのに適した
光学的測定室を設けることが可能になる。
を設定するオリエンター室又はウエハを冷却するための
冷却室としても兼用させてもよい。
オリエンター室や冷却室を利用して光学的評価を行うこ
とができる。
に第1の処理を行なう第1の工程と、上記第1の処理が
施されたウエハに第2の処理を行なう第2の工程とを少
なくとも備え、上記第1の処理と第2の処理とを含む一
連の処理を大気とは遮断された共通空間内で行なうよう
にした半導体装置の製造方法であって、少なくとも上記
第1の処理の後における上記ウエハの表面状態を光学的
に評価する第3の工程を備えている。
なわれる途中、あるいは一連の処理が終了して大気雰囲
気に戻される前におけるウエハの表面状態を光学的に評
価することが可能になる。したがって、クラスタリング
された製造装置内における一連の処理のうちの途中工程
あるいは全体工程の条件の適否やウエハ上に形成された
部材の合否の判定が可能になる。すなわち、途中工程で
不良が発見されたときには、その前の工程で追加の処理
を行なうか、元に戻して最初から処理を行なうなどの措
置を講ずることが可能になり、その後の無駄な工程の実
施を回避することができる。また、処理条件を変更する
ことで、その後の不良の発生を未然に防止することも可
能になる。
第3の工程を行なう前のウエハには、不純物イオンが注
入されて非晶質化した領域が形成されている場合には、
上記第3の工程に、不純物イオンが注入されて非晶質化
したイオン注入領域を有する半導体層に、光軸に垂直な
面内でp方向(光軸に垂直な面と入射光及び反射光を含
む面との交線の方向)とs方向(光軸に垂直な面内で上
記p方向に垂直な方向)に対して傾いた直線偏光の測定
光を上記半導体層の表面に垂直な方向に対して傾いた方
向から入射するステップと、上記半導体層から楕円偏光
として反射される上記測定光の反射光のうち上記半導体
層の表面に平行な方向の成分と垂直な方向の成分との位
相差をΔとしたときに、少なくともcos Δを測定するス
テップと、上記測定光の波長を変化させて、少なくとも
上記cos Δのスペクトルを測定するステップと、上記少
なくともcos Δのスペクトルの形状に基づいて、上記イ
オン注入領域の状態を評価するステップとを設けること
ができる。
る測定光の波長を変化させると、半導体層の複素屈折率
に関するパラメータであるcos Δが求められる。そし
て、cos Δのスペクトルの形状が非晶質化領域の状態つ
まり非晶質化の度合いや非晶質化した領域の厚み等に関
する情報として得られ、非晶質化した半導体層の状態を
非破壊で調べることが可能となる。
第1の工程ではイオン注入領域を有するウエハ上の吸着
ガスなどを除去するためのデガス処理を行ない、上記第
2の工程では上記ウエハのイオン注入領域のアニールを
行ない、上記第3の工程では予め少なくともcos Δのス
ペクトル形状とイオン注入領域の厚みとの相関を示す基
準パターンを準備しておき、上記基準パターンに基づい
て上記イオン注入領域の厚みを測定することができる。
破壊検査によるイオン注入領域の厚みとcos Δのスペク
トル形状との相関を示す基準パターンを準備しておくこ
とにより、測定されたスペクトルパターンを基準パター
ンと比較すれば、非晶質化したイオン注入領域の厚みが
高い再現性をもって非破壊で測定することが可能にな
る。
第3の工程における測定結果に基づいて、上記第2の工
程におけるアニール条件を設定する工程をさらに備える
ことができる。
ルを行なうことができる。
第1の工程ではウエハの上に膜を形成し、上記第3の工
程では上記膜の厚みをエリプソメータにより測定するこ
とができる。
エリプソメータを用いながら、ウエハを大気にさらさな
い条件下で行なわれる成膜工程及びそれに関する各工程
という一連の工程の管理を行なうことができる。例え
ば、以下のような処理が可能となる。
ッチングを施す工程とし、上記第3の工程におけ上記膜
の厚みの測定結果に基づき、上記第2の工程におけるエ
ッチング時間を設定する工程をさらに設けることができ
る。
定値が適正範囲よりも大きい側に外れている場合には、
上記第2の工程において上記膜を適正範囲の厚みにする
ようドライエッチングするための時間を設定する工程を
さらに設けることができる。
定値が適正範囲よりも小さい側に外れている場合には、
上記第1の工程に戻って追加の成膜を行なうための時間
を設定する工程をさらに設けることができる。
シリサイド用金属膜を形成する工程とし、上記第2の工
程を上記金属膜と半導体層を反応させてシリサイド膜を
形成するための熱処理を施す工程として、上記第3の工
程におけ上記膜の厚みの測定結果に基づき、上記第2の
工程における熱処理時間を設定する工程をさらにもうけ
ることができる。
て、記第1の工程をウエハ上の膜にドライエッチングを
施す工程とし、上記第3の工程では、上記エッチングさ
れた膜の厚みをエリプソメータにより測定することがで
きる。
含む一連の処理が可能である。
が適正範囲よりも大きい側に外れている場合には、上記
第1の工程に戻って上記膜を適正範囲の厚みにするよう
エッチングするための時間を設定する工程をさらに設け
ることができる。
が適正範囲よりも小さい側に外れている場合には、追加
の成膜を行なうための時間を設定する工程をさらに設け
ることができる。
第3の工程における膜の厚みの測定値が適正範囲よりも
外れている場合には、エッチングのためのプラズマパワ
ーを調整することができる。
る前に、まず、本発明の各実施形態で用いられる半導体
装置の製造装置について説明する。
を模式的に示すブロック図である。同図において、51
はバッファチャンバ、61はトランスファチャンバ、6
0a,60bはバッファチャンバ51とトランスファチ
ャンバ61との間に設けられたゲートをそれぞれ示す。
バッファチャンバ51の周囲には、ウエハをウエハカセ
ットに収納し、あるいは取り出すためのロード・アンロ
ード室52a,52bと、吸着ガスを追い出す等の目的
でウエハの予備加熱を行なうためのデガスチャンバ53
と、スルーチャンバ54と、ウエハのオリフラなどを基
準としてウエハの方位を設定するためのオリエンターを
配置したオリエンターチャンバ55と、ウエハを冷却す
るためのクーリングチャンバ56とが配置されている。
また、トランスファチャンバ61の周囲には、ウエハ上
の各種膜や基板そのものなどをエッチングするためのエ
ッチングチャンバ62と、ウエハに熱処理を施すための
アニールチャンバ63と、ウエハ上にCVDによる膜を
形成するための第1成膜チャンバと、ウエハ上にスパッ
タリングによる膜を形成するための第2成膜チャンバ6
5とが配設されている。すなわち、各チャンバ53,5
4,55,56,62,63,64,65が大気から遮
断された減圧雰囲気下の共通空間内に配置されており、
いわゆるクラスタリングされた製造装置となっている。
ャンバ55(あるいは、バッファチャンバ51、トラン
スファチャンバ61、ロード・アンロード室52a,5
2b、デガスチャンバ53、スルーチャンバ54,もし
くはクーリングチャンバ56)などの共通空間内の一部
にエリプソメータなどの光学的評価装置が配設されてい
る点である。
の一連のプロセスが終了するまでウエハを製造装置外の
大気にさらすことなく、その間のウエハの状態(基板内
のイオン注入領域(アモルファス層)の厚みや、成膜し
た膜の厚みなどをエリプソメータにより測定すること
で、次の処理の判断や、当該工程における処理条件の調
整などの管理を行なうことが可能となる。つまり、大気
にさらすことによって形成される自然酸化膜や、吸着ガ
スなどのない、つまり表面における物理的,化学的状態
の変化を受けない状態でウエハの状態を測定することが
できるように構成されている。
や、イオン注入層の厚みなどの測定原理について説明す
る。
5の状態を測定するための分光エリプソメータの構成を
概略的に示す側面図である。Xe光源20から出力され
るXe光を偏光子21により直線偏光に変えて、基板面
に垂直な方向に対して角度θ0 でウエハ11に入射さ
せ、楕円偏光として反射される光を検光子22を経た後
分光器23に入射させて、分光しながら、ディテクター
24により各波長における複素屈折率N=n−ikを測
定するように構成されている。ただし、入射光の直線偏
光の軸は、p方向(光軸に垂直な面と入射光及び反射光
を含む面との交線の方向)と、s方向(光軸に垂直な面
内でp方向に垂直な方向)に対して傾いている。
メトリの測定原理について説明する。上記図2に示すウ
エハ11へのXe光の入射光とウエハ主面の法線とのな
す角をθ0 とすると、各波長における試料の複素屈折率
N=n−ikは、下記式(1),(2)で表される。
反射率比を、Δは上記p成分とs成分との間の位相差を
それぞれ示す。すなわち、反射光のtan Ψ,cos Δを測
定することにより、式(1),(2)から各波長におけ
る試料の物性を表すんこんまkつまり複素屈折率N(=
n−ik)が求められる。
がわかれば酸化膜等の透明膜の厚みdが求まることが知
られており、現在では、酸化膜等の膜厚を測定するため
のエリプソメータが市販されている。
リプソメータトリにより各波長領域でのn,kを求める
分光エリプソメトリ法もある。その場合、本発明者等
は、以下の実施形態で説明するように、分光エリプソメ
トリによって得られるcos Δのスペクトル形状を利用す
れば、高濃度の不純物イオンを注入した領域の膜厚や、
イオン注入条件等に関する有用な情報が得られることを
見出している。
種処理と、その処理に関する光学的測定とについて、個
別に説明する。
物イオンの注入後のアニール工程の管理方法について説
明する。この製造装置を用いて例えばイオン注入後のア
ニールを行なうときは、不純物のイオン注入が施された
半導体領域(イオン注入領域=アモルファス層)を有す
るウエハが、この製造装置のロード・アンロード室52
aでウエハカセットにセットされる。そして、ウエハが
デガスチャンバ53で予備加熱された後、オリエンター
チャンバ55においてイオン注入領域(アモルファス
層)の厚み等に関する分光エリプソメトリ法による測定
が行なわれる。その後、スルーチャンバ54を経て、ゲ
ート60aからトランスファチャンバ61に送られる。
そして、アニールチャンバ63内にセットされた後、注
入された不純物を活性化するためのアニール(RTAな
ど)が行なわれる。処理が終了すると、トランスファチ
ャンバ61からゲート60bを経てクーリングチャンバ
56に運ばれ、ウエハが十分冷却されてからオリエンタ
ーチャンバ55に搬入されて、再びウエハのイオン注入
領域について分光エリプソメトリ法による測定が行なわ
れる。
なう前、及びアニールを行なった後のウエハに対し、オ
リエンターチャンバ55に取り付けられた分光エリプソ
メトリ評価装置を用いて、イオン注入領域の膜厚測定な
どを行なうようにしている。以下、分光エリプソメトリ
法によって得られるイオン注入領域の特性に関する情報
の例について説明する。
ン基板からの反射光のtan Ψ及びcos Δのスペクトルを
示す。一方、図4は高濃度不純物のイオン注入を行った
後のシリコン基板からの反射光のtan Ψ及びcos Δのス
ペクトルを示す。図4のcosΔのスペクトル線を図3のc
os Δのスペクトル線3Aと比較するとわかるように、
シリコン単結晶に不純物をドープすると、cos Δのスペ
クトル形状は、未注入のときのスペクトル線3Aに比べ
長波長領域(450nm〜850nm)で負の側に移動
する傾向を示す。
入エネルギーを変えたときのcos Δのスペクトル形状の
変化を示す。ただし、不純物イオン(As+ )のドーズ
量は4×1015cm-2である。図5からわかるように、
アモルファスシリコン層へのイオン注入の場合、ある波
長(たとえば630nm)におけるcos Δ,tan Ψを測
定しても、注入エネルギーが増大しても、cos Δ,tan
Ψの測定値が増大するとも減少するともいえないが、ス
ペクトル形状とイオン注入エネルギーとの関係を予め調
べておくことにより、ある注入量におけるイオン注入エ
ネルギーとイオン注入領域の厚みとの関係がわかる。
Δ,tan Ψのスペクトル形状を利用して、各種注入エネ
ルギー条件(20,30,40,50(keV))とイ
オン注入領域(アモルファス層)の厚みとの関係を示す
特性図である。この図6のデータは、図5に示す注入エ
ネルギー条件(20,30,40,50(keV))に
ついて、膜厚測定器でイオン注入領域の厚みを測定し
て、cos Δ,tan Ψのスペクトル形状と注入領域の厚み
の測定結果との相関を調べておくことにより、イオン注
入エネルギーと注入領域の厚みとの関係を求めたもので
ある。つまり、イオン注入領域の厚みに対応したcos
Δ,tan Ψのスペクトル形状の基準パターンを予め準備
しておき、各サンプルについて測定した結果得られるco
s Δ等のスペクトル形状をこの基準パターンと比較する
のである。図6には、TEM,TRIM(計算)による
注入エネルギーと注入領域の厚みとの関係も示されてい
る。図3からわかるように、本実施形態に係る分光エリ
プソメトリ法によって求められる注入領域の厚みは、計
算値よりもTEMによる実測結果に近く、非破壊で高精
度の測定を行うことができる。つまり、インラインでの
検査に適した評価方法であるといえる。
eV)と一定にしておき、注入量(ドーズ量)を2.
0,2.5,3.0,3.5,4.0×1015cm-2の
5段階で変化させたときの注入量と注入領域の厚みとの
関係を示す図である。この図7のデータも、各イオン注
入量に対応する分光エリプソメトリのcos Δ等のスペク
トル形状と注入領域の厚みの実測値との対応関係を予め
調べておくことにより、容易に得られる。
に際し、シリコン基板は予めp型不純物がドープされた
p型シリコン基板を用い、その抵抗率は10.0〜1
5.0(Ω・cm)、基板面の結晶方位は(100)で
ある。また、注入イオン種としてはAs+ を用い、注入
エネルギーを20〜80(keV)の間で変え、注入量
を2〜4×1015cm-2の間で変えている。また、分光
は、250〜800nmの範囲で行っている。
り測定して得られた不純物注入領域のウエハ面内均一性
を示す図である。ただし、As+ を注入エネルギー40
(keV),ドーズ量5×1015cm-2の条件で注入し
たときの測定結果を示す。同図に示す本実施形態に係る
分光エリプソメトリ法では、注入領域の厚みが69nm
であり面内均一性は0.153%である。また、同図の
うち(−)で示す膜厚が薄くなっている部分がアモルフ
ァス化している領域である。このような分光エリプソメ
トリ法によるイオン注入領域の厚みの面内均一性測定に
よれば、非破壊でありながら注入領域の厚みのばらつき
を把握できる。
報が得られると、そのデータをデータ変換ソフトを利用
して、アニール時間として出力する。アニール時間は、
カットセンサーにて、自動で指定の時間がくると、次の
ステップに進むような方式を採用している。
て、アニール前におけるイオン注入領域の厚みを予め正
確に把握しておくことにより、次工程であるアニール処
理の条件を適正に決定することができる。また、注入領
域の厚みが適正範囲にあるかどうかの合否の判定をも行
なうことができる。
うに大気と遮断された状態で光学的測定を行なうことに
より、デガスチャンバ53でウエハ表面に吸着されてい
る水分やガスを十分除去した状態で、イオン注入領域の
厚みなどを極めて正確に把握できるので、アニール工程
の条件をより適正に設定することができる。
スで変更ソフトと入力ソフトがあればある程度の条件出
しをしておくことにより、処理中に自動的に条件が変わ
り、常に同じ製品を提供することが可能になる。
注入装置をも付設した場合には、イオン注入後、大気に
さらすことなくウエハのイオン注入領域の状態を検知で
きるので、より正確な光学的測定が可能となる。また、
アニール前にエッチングチャンバ62で自然酸化膜を除
去してからオリエンターチャンバ55で光学的測定を行
なってもよい。
の状態についての光学的測定について説明する。
シリコン基板に不純物イオンを注入した領域に対する分
光エリプソメトリ法によるtan Ψ,cos Δのスペクトル
線をそれぞれ示す。
クトル線の方が図10のスペクトル線よりも減少領域R
a及び増大領域Rcの勾配がやや緩やかである。このこ
とは、たとえば図9における波長300nmにおけるco
s Δの値よりも図10における同じ波長におけるcos Δ
の値が小さいことからわかる。したがって、図10に示
す条件の方がシリコン基板をアモルファス化させにくい
ことがわかる。ここで、図9に示す条件と図10に示す
条件とを比較すると、図10に示す条件は電流密度が大
きい点だけが両者の相違点である。すなわち、図10に
示すような大電流によるイオン注入を行った場合、イオ
ン注入によってアモルファス層が結晶状態に回復しよう
とするいわゆるビームアニール効果が生じていることが
わかる。すなわち、アニール後におけるスペクトル形状
からアニール効果がわかることになる。したがって、ア
ニール後のスペクトル形状とアニール条件,イオン注入
領域(ソース・ドレイン領域)の各種特性との関係を予
め調べておくことにより、アニール条件を適正に調整し
たり、次工程の条件例えばシリサイド化のための処理条
件を決定したり、次工程への進行の可否を判定するな
ど、製造工程の管理を行なうことができる。
光学的測定を行なっても、大気と遮断された共通空間か
らウエハを取り出すわけではないので、次工程に影響を
与えることなく一連の処理を進めることができる。
装置50内で行なわれるスパッタリング工程の管理方法
に関する第2の実施形態について説明する。
実施形態におけるアニール処理が行なわれたイオン注入
領域の上に金属膜を形成するためのスパッタリングを行
なうときは、ウエハがデガスチャンバ53で予備加熱さ
れた後、スルーチャンバ54を経て、ゲート60aから
トランスファチャンバ61に送られる。そして、第2成
膜チャンバ65内にセットされた後、ウエハ上に金属膜
を形成するためのスパッタリングが行なわれる。その
後、処理が終了すると、クーリングチャンバ56を経て
オリエンターチャンバ55で、紫外線領域の波長を用い
たエリプソメータによる金属膜の厚みの測定が行なわれ
る。
れると、そのデータをデータ変換ソフトを利用して、次
工程の条件が設定される。すなわち、変更ソフトから次
工程の処理条件へと入力されると、自動的にセンサーが
切り換わり、次工程の条件が変更されるようにプログラ
ミングされている。次工程が金属膜をパターニングする
ためのエッチングを行なう工程であれば、部分的に除去
される領域での金属膜を全厚みに亘って除去するための
エッチング時間が設定される。さらに、次工程が金属膜
とシリコンとを反応させるシリサイド処理であれば、シ
リサイド化のための熱処理時間や温度が設定される。
は、第2成膜チャンバ65にウエハを戻して、追加デポ
を行なうよう指示する。さらに、金属膜が厚すぎる場合
には、金属膜を所定の厚みにするためのエッチングを行
なう時間が設定される。
れた金属膜の厚みを予め正確に把握しておくことによ
り、次工程であるエッチング工程や熱処理工程の条件を
適正に決定することができる。また、金属膜の厚みが適
正範囲にあるかどうかの合否の判定をも行なうことがで
きる。
うに大気と遮断された状態で光学的測定を行なうことに
より、形成された金属膜などの成膜の表面に大気中の水
分やガスが吸着したり、自然酸化膜が形成されることが
ない状態で、成膜の厚みなどを正確に測定できる。しか
も、スパッタリング工程と次の工程との間で光学的測定
を行なっても、大気と遮断された共通空間からウエハを
取り出すわけではないので、次工程に影響を与えること
なく一連の処理を進めることができる。
ついて説明をしたが、CVDによる成膜処理についても
同様に適用することができる。
装置内で行なわれるエッチング工程の管理方法に関する
第3の実施形態について説明する。
実施形態におけるスパリング処理により形成された金属
膜をパターニングするなどのためのエッチングを行なう
ときは、ウエハがデガスチャンバ53で予備加熱された
後、スルーチャンバ54を経て、ゲート60aからトラ
ンスファチャンバ61に送られる。そして、エッチング
チャンバ62内にセットされた後、金属膜のエッチング
が行なわれる。その後、エッチングが終了したと判断さ
れると、クーリングチャンバ56を経てオリエンターチ
ャンバ55で、紫外線領域の波長を用いたエリプソメー
タによる金属膜の残膜の厚みの測定などが行なわれる。
すなわち、一定時間のエッチングを行なった後、データ
ソフトを用いて残膜の厚みを測定し、金属膜を除去すべ
き領域において金属膜が完全に除去されているかなどを
判定する。
ある場合には、再度エッチングチャンバ62にウエハを
戻して追加エッチングを行なう。
などの膜厚が薄くなると、その段差からエッチング量を
測定する。そして、残りのどれくらいの量をエッチング
したらよいかを、レシピによって時間に換算する。
目標とする残膜の厚みを入力すると、エッチング時間や
プラズマのパワーが調整できるようになっている。
は、エリプソメータをオリエンターチャンバ55又はク
ーリングチャンバ56に取り付けるようにしたが、処理
の種類によっては、その処理を行なうチャンバに直接取
り付けることもできる。
ば、大気と遮断された共通空間内でウエハに各種処理を
施すための一連の反応室をクラスタリングした状態で配
設するとともに、共通空間内のいずれかの部位にウエハ
を設置した状態でウエハの表面状態を光学的に評価する
ための光学的測定手段を設けたので、自然酸化膜などの
影響のない状態でウエハ上の酸化膜の有無や酸化膜の膜
厚などを高精度で測定することが可能となり、微細化さ
れた半導体装置の製造工程を適正に管理する機能を有す
る半導体装置の製造装置が得られる。
一連の処理を大気とは遮断された共通空間内でウエハに
行なうようにするとともに、一連の処理のうち少なくと
も最初の処理が終了した後におけるウエハの表面状態を
光学的に評価するようにしたので、無駄な工程の実施の
回避や、その後の不良の発生の防止を図ることができ
る。
た製造装置の構成をもしく的に示すブロック図である。
評価装置の構成を概略的に示す図である。
って、低濃度のイオン注入領域におけるcos Ψ及びcos
Δのスペクトルをそれぞれ示す図である。
って、高濃度のイオン注入領域におけるcos Ψ及びcos
Δのスペクトルをそれぞれ示す図である。
って、高濃度のイオン注入をその注入エネルギーを変え
て行ったときのイオン注入領域におけるcos Δのスペク
トルを示す図である。
って、高濃度のイオン注入をその注入エネルギーを変え
て行ったときのイオン注入領域におけるtan Ψのスペク
トルを示す図である。
ソメトリによる測定で得られたイオン注入量とイオン注
入領域の厚みとの関係を示す図である。
ソメトリによる測定で得られたイオン注入領域の厚みの
ウエハ内均一性を示す図である。
のイオン注入装置を用いて1×1014cm-2のイオン注
入を電流密度615μAで行ったシリコン非晶質領域に
おけるcos Δ,tan Ψのスペクトルである。
社のイオン注入装置を用いて1×1014cm-2のイオン
注入を電流密度2000μAで行ったシリコン非晶質領
域におけるcos Δ,tan Ψのスペクトルである。
Claims (19)
- 【請求項1】 ウエハに第1の処理を行なうための第1
の反応室と、ウエハに第2の処理を行なうための第2の
反応室とを少なくとも備え、上記第1の反応室及び第2
の反応室を含む共通空間を大気とは遮断した雰囲気に維
持することが可能に、かつ、上記第1の反応室と第2の
反応室との間でウエハを搬送することが可能に構成され
たクラスタリングされた半導体装置の製造装置であっ
て、 上記共通空間内のいずれかの部位にウエハを設置した状
態で上記ウエハの表面状態を光学的に評価するための光
学的測定手段を備えていることを特徴とする半導体装置
の製造装置。 - 【請求項2】 請求項1記載の半導体装置の製造装置に
おいて、 上記光学的測定手段は、エリプソメータであることを特
徴とする半導体装置の製造装置。 - 【請求項3】 請求項2記載の半導体装置の製造装置に
おいて、 上記光学的測定手段は、分光エリプソメータであること
を特徴とする半導体装置の製造装置。 - 【請求項4】 請求項1記載の半導体装置の製造装置に
おいて、 上記第1の反応室は、ウエハ上の吸着ガスなどを除去す
るための予備加熱を行なうデガスチャンバであることを
特徴とする半導体装置の製造装置。 - 【請求項5】 請求項1〜4のうちいずれか1つに記載
の半導体装置の製造装置において、 上記第1,第2の反応室とは異なる部位に配置され、上
記共通空間に連通する光学的測定室をさらに備え、 上記光学的測定手段は、上記光学的測定室に配設されて
いることを特徴とする半導体装置の製造装置。 - 【請求項6】 請求項5記載の半導体装置の製造装置に
おいて、 上記光学的測定室は、ウエハの方位を設定するオリエン
ター室又はウエハを冷却するための冷却室としても機能
することを特徴とする半導体装置の製造装置。 - 【請求項7】 ウエハに第1の処理を行なう第1の工程
と、上記第1の処理が施されたウエハに第2の処理を行
なう第2の工程とを少なくとも備え、上記第1の処理と
第2の処理とを含む一連の処理を大気とは遮断された共
通空間内で行なうようにした半導体装置の製造方法であ
って、 少なくとも上記第1の処理の後における上記ウエハの表
面状態を光学的に評価する第3の工程を備えていること
を特徴とする半導体装置の製造方法。 - 【請求項8】 請求項7記載の半導体装置の製造方法に
おいて、 上記第3の工程を行なう前のウエハには、不純物イオン
が注入されて非晶質化した領域が形成されており、 上記第3の工程は、 不純物イオンが注入されて非晶質化したイオン注入領域
を有する半導体層に、光軸に垂直な面内でp方向(光軸
に垂直な面と入射光及び反射光を含む面との交線の方
向)とs方向(光軸に垂直な面内で上記p方向に垂直な
方向)に対して傾いた直線偏光の測定光を上記半導体層
の表面に垂直な方向に対して傾いた方向から入射するス
テップと、 上記半導体層から楕円偏光として反射される上記測定光
の反射光のうち上記p成分とs成分との位相差をΔとし
たときに、少なくともcos Δを測定するステップと、 上記測定光の波長を変化させて、少なくとも上記cos Δ
のスペクトルを測定するステップと、 上記少なくともcos Δのスペクトルの形状に基づいて、
上記イオン注入領域の状態を評価するステップとを備え
ていることを特徴とする半導体装置の製造方法。 - 【請求項9】 請求項8記載の半導体装置の製造方法に
おいて、 上記第1の工程では、イオン注入領域を有するウエハ上
の吸着ガスなどを除去するためのデガス処理を行ない、 上記第2の工程では、上記ウエハのイオン注入領域のア
ニールを行ない、 上記第3の工程では、予め少なくともcos Δのスペクト
ル形状とイオン注入領域の厚みとの相関を示す基準パタ
ーンを準備しておき、上記基準パターンに基づいて上記
イオン注入領域の厚みを測定することを特徴とする半導
体装置の製造方法。 - 【請求項10】 請求項8記載の半導体装置の製造方法
において、 上記第3の工程における測定結果に基づいて、上記第2
の工程におけるアニール条件を設定する工程をさらに備
えていることを特徴とする半導体装置の製造方法。 - 【請求項11】 請求項7記載の半導体装置の製造方法
において、 上記第1の工程では、ウエハの上に膜を形成し、 上記第3の工程では、上記膜の厚みをエリプソメータに
より測定することを特徴とする半導体装置の製造方法。 - 【請求項12】 請求項11記載の半導体装置の製造方
法において、 上記第2の工程は、ウエハ上の膜にドライエッチングを
施す工程であり、 上記第3の工程における上記膜の厚みの測定結果に基づ
き、上記第2の工程におけるエッチング時間を設定する
工程をさらに備えていることを特徴とする半導体装置の
製造方法。 - 【請求項13】 請求項11記載の半導体装置の製造方
法において、 上記第3の工程における上記膜の厚みの測定値が適正範
囲よりも大きい側に外れている場合には、上記第2の工
程において上記膜を適正範囲の厚みにするようドライエ
ッチングするための時間を設定する工程をさらに備えて
いることを特徴とする半導体装置の製造方法。 - 【請求項14】 請求項11記載の半導体装置の製造方
法において、 上記第3の工程における上記膜の厚みの測定値が適正範
囲よりも小さい側に外れている場合には、上記第1の工
程に戻って追加の成膜を行なうための時間を設定する工
程をさらに備えていることを特徴とする半導体装置の製
造方法。 - 【請求項15】 請求項11記載の半導体装置の製造方
法において、 上記第1の工程は、ウエハの半導体層の上にシリサイド
用金属膜を形成する工程であり、 上記第2の工程は、上記金属膜と半導体層を反応させて
シリサイド膜を形成するための熱処理を施す工程であ
り、 上記第3の工程におけ上記膜の厚みの測定結果に基づ
き、上記第2の工程における熱処理時間を設定する工程
をさらに備えていることを特徴とする半導体装置の製造
方法。 - 【請求項16】 請求項7記載の半導体装置の製造方法
において、 上記第1の工程は、ウエハ上の膜にドライエッチングを
施す工程であり、 上記第3の工程では、上記エッチングされた膜の厚みを
エリプソメータにより測定することを特徴とする半導体
装置の製造方法。 - 【請求項17】 請求項16記載の半導体装置の製造方
法において、 上記第3の工程における膜の厚みの測定値が適正範囲よ
りも大きい側に外れている場合には、上記第1の工程に
戻って上記膜を適正範囲の厚みにするようエッチングす
るための時間を設定する工程をさらに備えていることを
特徴とする半導体装置の製造方法。 - 【請求項18】 請求項16記載の半導体装置の製造方
法において、 上記第3の工程における膜の厚みの測定値が適正範囲よ
りも小さい側に外れている場合には、追加の成膜を行な
うための時間を設定する工程をさらに備えていることを
特徴とする半導体装置の製造方法。 - 【請求項19】 請求項16記載の半導体装置の製造方
法において、 上記第3の工程における膜の厚みの測定値が適正範囲よ
りも外れている場合には、エッチングのためのプラズマ
パワーを調整することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12484498A JP3773355B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置の製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12484498A JP3773355B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置の製造装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005088127A Division JP3799361B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330185A true JPH11330185A (ja) | 1999-11-30 |
JP3773355B2 JP3773355B2 (ja) | 2006-05-10 |
Family
ID=14895505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12484498A Expired - Fee Related JP3773355B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3773355B2 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002174502A (ja) * | 2000-12-07 | 2002-06-21 | Ulvac Japan Ltd | 軸出し装置、膜厚測定装置、成膜装置、軸出し方法及び膜厚測定方法 |
US6638777B2 (en) | 2001-10-30 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for and method of etching |
US6852992B2 (en) | 2001-06-29 | 2005-02-08 | Hitachi, Ltd. | Method and apparatus of diagnosing deterioration of an article |
WO2005031832A1 (ja) * | 2003-09-24 | 2005-04-07 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子 |
US6993202B2 (en) | 2001-02-28 | 2006-01-31 | Canon Kabushiki Kaisha | Decoding apparatus, method, and storage medium for inputting and decoding variable-length coded data |
JP2006093633A (ja) * | 2004-09-27 | 2006-04-06 | Horiba Ltd | 製膜条件特定方法、製膜方法、及び膜体製造方法 |
JP2006203145A (ja) * | 2005-01-24 | 2006-08-03 | Tokyo Electron Ltd | 基板処理装置の復旧処理方法,基板処理装置,プログラム |
US7115424B2 (en) | 2001-08-31 | 2006-10-03 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
WO2006104145A1 (ja) * | 2005-03-28 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法およびこれに用いられる装置 |
WO2006106858A1 (ja) * | 2005-03-31 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法及び装置 |
JP2007300144A (ja) * | 2002-11-14 | 2007-11-15 | Toshiba Corp | 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 |
US7364922B2 (en) | 2005-01-24 | 2008-04-29 | Tokyo Electron Limited | Automated semiconductor wafer salvage during processing |
WO2016163500A1 (ja) * | 2015-04-10 | 2016-10-13 | 株式会社Sumco | 半導体ウェーハの製造方法および半導体ウェーハの評価方法 |
CN106373913A (zh) * | 2016-10-31 | 2017-02-01 | 北京七星华创电子股份有限公司 | 一种半导体立式炉设备异常恢复的方法 |
KR20170023820A (ko) * | 2014-06-24 | 2017-03-06 | 에베 그룹 에. 탈너 게엠베하 | 기판의 표면 처리를 위한 방법 및 장치 |
KR20210114340A (ko) | 2020-03-10 | 2021-09-23 | 도쿄엘렉트론가부시키가이샤 | 막 두께 측정 장치 및 막 두께 측정 방법, 그리고 성막 시스템 및 성막 방법 |
KR20220117816A (ko) | 2021-02-17 | 2022-08-24 | 도쿄엘렉트론가부시키가이샤 | 막 두께 측정 장치, 성막 시스템 및 막 두께 측정 방법 |
US11939665B2 (en) | 2020-03-10 | 2024-03-26 | Tokyo Electron Limted | Film thickness measuring apparatus and film thickness measuring method, and film forming system and film forming method |
US12018928B2 (en) | 2021-07-07 | 2024-06-25 | Tokyo Electron Limited | Film thickness measurement method, film thickness measurement device, and film formation system |
-
1998
- 1998-05-07 JP JP12484498A patent/JP3773355B2/ja not_active Expired - Fee Related
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002174502A (ja) * | 2000-12-07 | 2002-06-21 | Ulvac Japan Ltd | 軸出し装置、膜厚測定装置、成膜装置、軸出し方法及び膜厚測定方法 |
US6993202B2 (en) | 2001-02-28 | 2006-01-31 | Canon Kabushiki Kaisha | Decoding apparatus, method, and storage medium for inputting and decoding variable-length coded data |
US6852992B2 (en) | 2001-06-29 | 2005-02-08 | Hitachi, Ltd. | Method and apparatus of diagnosing deterioration of an article |
US7115424B2 (en) | 2001-08-31 | 2006-10-03 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
US6638777B2 (en) | 2001-10-30 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for and method of etching |
JP2007300144A (ja) * | 2002-11-14 | 2007-11-15 | Toshiba Corp | 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 |
US7700382B2 (en) | 2003-09-24 | 2010-04-20 | Panasonic Corporation | Impurity introducing method using optical characteristics to determine annealing conditions |
WO2005031832A1 (ja) * | 2003-09-24 | 2005-04-07 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子 |
US8138582B2 (en) | 2003-09-24 | 2012-03-20 | Panasonic Corporation | Impurity introducing apparatus having feedback mechanism using optical characteristics of impurity introducing region |
JPWO2005031832A1 (ja) * | 2003-09-24 | 2006-12-07 | 松下電器産業株式会社 | 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子 |
JP2006093633A (ja) * | 2004-09-27 | 2006-04-06 | Horiba Ltd | 製膜条件特定方法、製膜方法、及び膜体製造方法 |
CN100383919C (zh) * | 2005-01-24 | 2008-04-23 | 东京毅力科创株式会社 | 基板处理装置的复原处理方法、基板处理装置 |
TWI382482B (zh) * | 2005-01-24 | 2013-01-11 | Tokyo Electron Ltd | A substrate processing apparatus, and a substrate processing apparatus |
JP2006203145A (ja) * | 2005-01-24 | 2006-08-03 | Tokyo Electron Ltd | 基板処理装置の復旧処理方法,基板処理装置,プログラム |
US7364922B2 (en) | 2005-01-24 | 2008-04-29 | Tokyo Electron Limited | Automated semiconductor wafer salvage during processing |
JP4569956B2 (ja) * | 2005-01-24 | 2010-10-27 | 東京エレクトロン株式会社 | 基板処理装置の復旧処理方法,基板処理装置,プログラム |
US7960187B2 (en) | 2005-01-24 | 2011-06-14 | Tokyo Electron Limited | Recovery processing method to be adopted in substrate processing apparatus, substrate processing apparatus and program |
WO2006104145A1 (ja) * | 2005-03-28 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法およびこれに用いられる装置 |
JP5097538B2 (ja) * | 2005-03-28 | 2012-12-12 | パナソニック株式会社 | プラズマドーピング方法およびこれに用いられる装置 |
US7871853B2 (en) | 2005-03-28 | 2011-01-18 | Panasonic Corporation | Plasma doping method and apparatus employed in the same |
WO2006106858A1 (ja) * | 2005-03-31 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法及び装置 |
EP1865544A4 (en) * | 2005-03-31 | 2010-12-22 | Panasonic Corp | PLASMA DOPING METHOD AND APPARATUS |
EP1865544A1 (en) * | 2005-03-31 | 2007-12-12 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method and apparatus |
US11348825B2 (en) | 2014-06-24 | 2022-05-31 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US10796944B2 (en) | 2014-06-24 | 2020-10-06 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US11776842B2 (en) | 2014-06-24 | 2023-10-03 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
KR20170023820A (ko) * | 2014-06-24 | 2017-03-06 | 에베 그룹 에. 탈너 게엠베하 | 기판의 표면 처리를 위한 방법 및 장치 |
JP2017523603A (ja) * | 2014-06-24 | 2017-08-17 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を表面処理するための方法及び装置 |
US10083854B2 (en) | 2014-06-24 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US10490439B2 (en) | 2014-06-24 | 2019-11-26 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
KR20200122410A (ko) * | 2014-06-24 | 2020-10-27 | 에베 그룹 에. 탈너 게엠베하 | 기판의 표면 처리를 위한 방법 및 장치 |
JP2016201461A (ja) * | 2015-04-10 | 2016-12-01 | 株式会社Sumco | 半導体ウェーハの製造方法および半導体ウェーハの評価方法 |
WO2016163500A1 (ja) * | 2015-04-10 | 2016-10-13 | 株式会社Sumco | 半導体ウェーハの製造方法および半導体ウェーハの評価方法 |
CN106373913A (zh) * | 2016-10-31 | 2017-02-01 | 北京七星华创电子股份有限公司 | 一种半导体立式炉设备异常恢复的方法 |
KR20210114340A (ko) | 2020-03-10 | 2021-09-23 | 도쿄엘렉트론가부시키가이샤 | 막 두께 측정 장치 및 막 두께 측정 방법, 그리고 성막 시스템 및 성막 방법 |
US11939665B2 (en) | 2020-03-10 | 2024-03-26 | Tokyo Electron Limted | Film thickness measuring apparatus and film thickness measuring method, and film forming system and film forming method |
KR20220117816A (ko) | 2021-02-17 | 2022-08-24 | 도쿄엘렉트론가부시키가이샤 | 막 두께 측정 장치, 성막 시스템 및 막 두께 측정 방법 |
US12018928B2 (en) | 2021-07-07 | 2024-06-25 | Tokyo Electron Limited | Film thickness measurement method, film thickness measurement device, and film formation system |
Also Published As
Publication number | Publication date |
---|---|
JP3773355B2 (ja) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11330185A (ja) | 半導体装置の製造装置及びその製造方法 | |
US6128084A (en) | Evaluation method of semiconductor layer, method for fabricating semiconductor device, and storage medium | |
JP5490721B2 (ja) | 半導体デバイス製造を制御する方法 | |
US6462817B1 (en) | Method of monitoring ion implants by examination of an overlying masking material | |
US6750976B2 (en) | Device for manufacturing semiconductor device and method of manufacturing the same | |
US6859746B1 (en) | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same | |
KR20040004632A (ko) | 처리층 컨포멀리티의 결정을 위한 방법 및 장치 | |
JPH10275838A (ja) | 基板測定ツール用の永久取付け基準サンプル | |
US7092096B2 (en) | Optical scatterometry method of sidewall spacer analysis | |
JP3037922B2 (ja) | シリコン含有層の評価方法及びシリサイド層の形成工程の管理方法 | |
JP3799361B2 (ja) | 半導体装置の製造方法 | |
JP3848833B2 (ja) | 半導体層の評価方法及び半導体装置の製造方法 | |
Perez-Rodriguez et al. | Non-destructive characterization of the uniformity of thin cobalt disilicide films by Raman microprobe measurements | |
JPH08210998A (ja) | 固体中元素の濃度分布の測定方法および測定用試料 | |
JP4083878B2 (ja) | 不純物量の測定方法 | |
US6885466B1 (en) | Method for measuring thickness of oxide film | |
Kal et al. | Nondestructive analytical tools for characterization of thin titanium silicide films prepared by conventional and direct step silicidation with enhanced transition | |
JP3164373B2 (ja) | 半導体層の評価方法,半導体装置の製造方法及び記録媒体 | |
US7179665B1 (en) | Optical method for determining the doping depth profile in silicon | |
Kasko et al. | Characterization of thin TiSi2 films by spectroscopic ellipsometry and thermal wave analysis | |
JPH0521566A (ja) | 半導体結晶におけるイオン注入量測定方法 | |
JPH10339706A (ja) | 元素濃度測定方法及び装置並びに半導体装置の製造方法及び装置 | |
JP2003194747A (ja) | 固体中元素の濃度分布の測定方法 | |
Reinhardt et al. | Use of beam profile reflectometry to determine depth of silicon etch damage and contamination | |
Hu et al. | Tracking the defects and the band gap of ultra-thin HfO< sub> 2</sub> using a multi-oscillator Cody Lorentz model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050426 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Effective date: 20051228 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060131 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100224 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |