CN117916873A - 产生及准备电子组件的方法及装置 - Google Patents

产生及准备电子组件的方法及装置 Download PDF

Info

Publication number
CN117916873A
CN117916873A CN202180102270.1A CN202180102270A CN117916873A CN 117916873 A CN117916873 A CN 117916873A CN 202180102270 A CN202180102270 A CN 202180102270A CN 117916873 A CN117916873 A CN 117916873A
Authority
CN
China
Prior art keywords
substrate
component
protective layer
components
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180102270.1A
Other languages
English (en)
Inventor
J·布格拉夫
M·温普林格
T·乌赫曼
F·P·林德纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Publication of CN117916873A publication Critical patent/CN117916873A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明涉及一种用于产生及准备电子组件的方法及装置。

Description

产生及准备电子组件的方法及装置
【技术领域】
本发明涉及一种产生及准备电子组件的方法及装置。
【背景技术】
现有技术中存在将基板相互结合的许多方法。特别是，也存在其中将也可被视为基板的各个组件接合至另一较大基板(例如，晶圆)的许多方法。通常需要确保基板或组件之间的界面没有污染(特别是，氧化物或氮化物)。为保证不受污染，实行清洁步骤。
此外，经常需要在清洁之后实行表面改性，其保证基板之间的更优选接合并确保组件之后续功能性。所述表面处理主要在直接接合中很重要。在直接接合中，介电表面或半导体表面大部分彼此接合。在该上下文中特别关注的是所谓的混合表面的接合，所述混合表面由介电区域(特别是，氧化物)及用于接触的电区域构成。
在现有技术中，表面处理通常在将基板分割成组件之后发生，因为经处理表面在分割期间被损坏及污染。在此，对分割组件实行表面处理并不容易完成，因为表面小且因此对用于处理表面的构件的准确度及精度提出高要求。此外，其他表面或真空环境可能被表面处理污染。
在现有技术中，这种方法步骤优选地在真空环境中实行。在此，缺点在于，在真空环境中，其他方法步骤根本无法实行或只能非常差方式实行。
在真空环境中只能困难地实行或根本不能实行的方法步骤之一是将基板(组件基板)分割成各个组件。使用机械、光学或化学手段分割基板通常导致颗粒的产生。颗粒在真空环境中是不期望的，因为其污染整个真空环境。虽然可设想，真空环境由彼此密封的各个模块构成，使得污染仅限于一个模块。但是，更有利的是在真空环境外部将基板分割成组件。
在将基板分割成各个组件之后，分割组件经历表面处理，以便接着可更优选接合于产品基板或另一组件上。特别是，分割组件(特别是组件的经处理表面)的无污染提供在此方面特别重要。特别是，具有特定特性以便保证组件的功能性的界面定位或出现于组件与产品基板之间。
在现有技术中描述其中可由氧化合物及/或氮化合物处理或清洁组件表面的装置及方法。组件表面的处理及清洁在此部分发生于可分别在真空下工作的装置中。然而，组件接着被再次从该装置移除且因此曝露于大气。因此，分割组件的新近清洁及活化的组件表面受到污染。接着在另一装置中将组件接合至产品基板上。沿着此路径，组件表面可再次被污染。污染增加有缺陷组件的数目及处理花费。
【发明内容】
因此，本发明的任务是展示用于产生及准备组件的方法及装置，其至少部分(特别是完全地)消除现有技术中列出的缺点。特别是，本发明的任务是展示用于产生及准备组件的经改良方法及经改良装置。特别是，本发明的任务是展示用于产生及准备组件的方法及装置，其降低组件的排除率。此外，本发明的任务是展示用于产生及准备组件的方法及置，其可特别可靠且不受污染地实行或特别可靠且不受污染地工作。此外，本发明的任务是展示用于产生及准备组件的方法及装置，借助其可保护组件的经处理表面、特别是被设置用于接合的界面。
当前任务利用并列权利要求的特征来解决。本发明的有利发展是在从属权利要求中说明。在说明书、权利要求及/或附图中说明的特征的至少两个的所有组合也落入本发明的范畴内。对于所说明的值范围，在所提及的极限内的值也应该作为极限值公开并且可以以任意组合要求保护。
因此，本发明涉及一种用于产生及准备电子组件的方法，其至少具有按以下顺序的以下步骤：
i)准备具有第一基板表面及第二基板表面的第一基板，
ii)在该第一基板表面上实行表面处理，且接着
iii)在该经处理的第一基板表面上涂覆保护层，
iv)将该基板分割成组件。
此外，本发明涉及一种用于产生电子组件的装置，其至少具有用于第一基板的第一基板表面的表面处理的表面处理构件、用于在该第一基板表面上涂覆保护层的构件及用于将该第一基板分割成组件的分割构件，其中该装置被设计成使得可首先通过表面处理构件处理该第一基板表面且接着可在该经处理的第一基板表面上涂覆该保护层。
在此，保护层不必一定是聚合物保护层。保护层可为聚合物、氧化物、氮化物、金属、金属合金等。因此，保护层可为电的或介电的且因此具有共价、金属或离子键结特性。在此，保护层被设计成使得其随后可被再次移除，优选地可完全移除。氧化物保护层的移除例如可以借助离子枪实行。
在本发明的申请案中，示例性描述聚合物基底上的保护层。此外，使用聚合物作为保护层尤其优选。
通过所述方法及装置，可有利地保护表面处理或经处理表面。因此，保护层保护经处理表面免受污染，特别是免受在将基板分割成组件时产生的颗粒污染，以及免受大气污染。因此，有利地保护经处理表面。此外，经处理表面可有利地在稍后时间(特别是在接合之前不久)再次被提供完全功能。因此，过程的更灵活设计有利地是可能的。另外，第一基板在保护层的涂覆之后也可更容易地运输。在从生产商将功能化的第一基板运输至进一步处理，特别是用于分割及用于接合于产品基板上期间，可有利地保护经处理表面。
基板或组件的待保护的表面优选地是混合接合表面。混合接合表面是主要由氧化物组成的表面，其中存在金属区域(特别是铜构成的)。关于所述方法及装置，铜尤其优选。金属区域表示用于组件的功能区的电接触的接触点。在这种情况下，通过清洁移除氧化合物及氮化合物意谓着剥离氧化合物及氮化合物，直至已暴露或清洁至对应电区域。也可设想，待保护的表面是纯介电表面，特别是纯氧化物表面。
此外，可有利地在待分割的基板上的整个表面上方实行表面处理。因此，组件的更有效产生是可能的。另外，借助于用于产生及准备电子组件的方法及装置，可在真空外部保护表面免受大气污染。本发明的一个有利方面也是应该接合至一基板的多个组件的第一组件表面的保护。换言之，通过在第一基板表面的表面改性或表面处理之后在第一基板表面上涂覆保护层，在另外的方法步骤期间保持第一基板表面。因此，可明显更灵活地实施该方法。因此，也降低电子组件的缺陷率，因为在产生及准备期间的污染总体上降低。
在产生及准备电子组件的方法的优选实施方式中规定，步骤ii)中的表面处理至少包括第一基板表面的清洁、等离子处理及/或涂布。优选地发生上述表面处理的至少两个。因此，将针对无缺陷功能性及针对接合而实行的所有必要方法步骤可有利地由保护层保护。因此，在接合之前不必实行组件的后续进一步表面处理。因此，可更灵活地提供及使用组件。因此，可更有效地实行组件的产生及准备，同时通过第一基板表面的清洁、等离子处理及/或涂布减少污染。特别是，可有利地在真空环境外部实行基板分割。以此方式，由保护层保护的经处理表面可有利地在接合之前不久提供。因此，也消除由清洁、等离子处理或涂布(表面处理)本身引起的污染。
在产生及准备电子组件的方法的优选实施方式中规定，清洁至少包含化学清洁及/或物理清洁，优选地通过溅镀。以此方式，可提供尤其清洁且无污染的表面。特别是，可有利地移除所有氧化物化合物及/或氮化合物。在此方面，所述清洁措施旨在保证合适表面。
在产生及准备电子组件的方法的优选实施方式中规定，用水进行涂布以进行第一基板表面的亲水化。因此，此表面可有利地准备用于与另一组件或产品基板接合。优选地，首先进行至少一次化学清洁，接着进行至少一次物理清洁，特别是移除氧及/或氮化合物，接着进行至少一次等离子处理及/或涂布(特别是用水)。因此，半导体表面尤其经准备用于后续直接接合。
在产生及准备电子组件的方法的优选实施方式中规定，在步骤iv)中分割之后，组件分别具有第一组件表面及第二组件表面，其中分别在第一组件表面上涂覆保护层。在分割之后，因此可有利地保证受保护表面的功能性。另外，通过该方式可更优选运输、储存及在进一步方法中灵活使用分割组件。
在产生及准备电子组件的方法的优选实施方式中规定，在步骤iv)中分割之后，用第二组件表面将组件固定于载体基板上。固定有利地允许精确对准及固定定位，特别是相对于产品基板。此外，可有利地通过载体基板同时转移多个组件。因此，确保组件的个别且规则布置。通过该方式，可实行不同模块之间的有效转移。组件的经处理表面通过组件的第一表面上的保护层来保护。
在产生及准备电子组件的方法的优选实施方式中规定，在步骤iv)中分割之前，用第二基板表面将第一基板提供在第二基板上。通过在分割之前将基板定位于第二基板上，可有利地确保组件在分割之后以期望方式预定位于第二基板上。另外，接着可将组件与第二基板同时转移。
在产生及准备电子组件的方法的优选实施方式中规定，在步骤iv)中分割之前，用具有保护层的第一基板表面将第一基板提供在第二基板上。换言之，在分割之前，第一基板以保护层位于第二基板上。以此方式，在分割期间可更优选保护经处理表面，因为分割构件尤其从后侧(即，第一基板的第二基板表面)作用于第一基板。因此，经处理表面进一步远离分割构件的影响。另外，影响更接近第二基板或第二基板的面向第一基板的表面尽可能短。
在产生及准备电子组件的方法的优选实施方式中规定，第二基板是膜。膜尤其适合应用，因为在接合之前希望临时固定分割组件。此外，组件可容易地从膜移除而不需要很大努力。另外，膜是有利的且可针对个别应用情况适当地选择。可有利地购买已涂布的这种膜。例如，可基于预期的过程参数以最佳方式选择及适当地预涂布膜。
在产生及准备电子组件的方法的优选实施方式中规定，膜具有黏着层且第一基板固定于该黏着层上。在此，黏着层引起第一基板或分割组件在膜上的可靠固定。黏着层在此尤其适用于使分割组件容易地重新从膜脱离。另外，接合层是由黏着层提供，相较于替代固定可能性，该接合层提供对组件的尽可能少污染。
在产生及准备电子组件的方法的优选实施方式中规定，该方法在步骤iv)中分割之后还具有以下步骤：v)从组件的第一组件表面移除保护层。预处理的表面可有利地通过移除保护层而准备用于接合。因此，在分割之后不需要进一步表面处理，特别是清洁。另外，分割组件的保护层可单独地及在时间上适配于待接合的表面的处理状态地移除。
在产生及准备电子组件的方法的优选实施方式中规定，在步骤v)中移除保护层是在真空下实行。真空中的压力小于1巴，优选地小于1毫巴，又更优选小于10-5毫巴、最佳小于10-9毫巴，最最佳直至10-12毫巴。以此方式，可有利地防止经处理表面再次被大气污染。此外，方法的大部分可有利地在真空下实行，因为一些表面处理在真空下只能差地实行。因此，可特别可靠且无污染地提供组件的经处理表面。
在产生及准备电子组件的方法的优选实施方式中规定，在步骤v)中移除保护层之前，组件使用第二组件表面由取置工具接管并固定于该取置工具上。组件在此以具有保护层的经处理表面位于第二基板上且因此受到特别好的保护。通过取置工具，组件的个别接管及转移是可能的。另外，组件可特别精确地与待接合的表面对准。以此方式，可选择性地接管及固定特定组件。例如，仅可接管先前已通过电测试或具有特定特性的组件，这些组件是待接合的产品基板所需。在此，组件有利地在第二组件表面处接触。因此，接触经处理的第一组件表面是不必要的。因此，可容易接达的第二组件表面可特别容易地由取置工具接触并接管。以此方式，有利地不需要用于第一组件表面的接合，特别是用于与产品基板的接合的组件旋转。
在产生及准备电子组件的方法的优选实施方式中规定，在将组件固定于取置工具上期间进行保护层的移除。以此方式，可个别地且在对相邻组件无危险的情况下实行保护层的移除。此外，可有利地在另一地方实行保护层的移除。因此，归因于用于移除保护层或其他组件的构件而对第二基板造成的危险也是不可能的。
用于产生及准备的方法的一个有利方面是保护应该接合至基板的多个组件的表面。一个特别有利的方面在于：基板的表面改性是由用保护层涂布基板来保护。例如且有利地，表面改性是等离子处理。由于在其表面改性之后在基板表面上涂覆保护层，因此在进一步方法步骤内保持表面改性。因此，可明显更灵活地实行方法。另外，由于减少产生及准备期间的污染，因此也降低电子组件的缺陷率。
因此，用于产生及准备的方法及装置的另一方面在于，可在用保护层涂布表面之前实行用于该表面的处理的必要方法步骤。优点尤其在于：产生物品所需的方法步骤可在方法开始时实行。
组件
组件，特别是电子组件，在说明书的范围内被理解为特别是接合至基板上的功能物体。组件优选地是芯片、MEMS、LED、微芯片或类似组件。这些尤其由基板产生。组件本身具有组件对准标记或使用几何特征(如组件上的角、线或结构)作为组件对准标记。
第一基板/组件基板
第一基板或组件基板被理解为用于产生组件的基板。后续组件的功能区域优选在晶圆级方法中产生。在此方法中，可需要无数方法步骤来产生后续组件的功能性。在此方法结束时，实行基板分割。例如，可设想在锯子、金属线、激光或其他辅助构件帮助下实行组件从基板的分割。
第二基板/载体基板
第二基板或载体基板被理解为组件与其相对对准并临时接合的基板。其仅用于组件的临时接管。第二基板尤其具有沿着载体基板表面的用于相对于第二基板对准组件的多个对准标记。因此，所述对准标记也可被称为组件对准标记。此外，第二基板可具有对准标记，以便能够将第二基板相对于第三基板对准。因此，所述对准标记也可被称为基板对准标记。第二基板可由任何材料组成，特别是在框架上拉伸的膜。
第三基板/产品基板
第三基板或产品基板是组件从第二基板转移至其上的基板。第三基板优选地具有对准标记，以便可相对于第二基板对准。如在第二基板的情况中那样，所述对准标记被称为基板对准标记。产品基板或产品基板堆栈具有表面，组件应该以第一组件表面(即，具有表面处理的表面)接合到所述表面上。通过表面处理，特别是第一基板表面或第一组件表面以最佳方式匹配于产品基板的表面，使得待接合的表面之间的接合特性是最佳的。
模块系统
模块系统(有时也被称为真空装置或丛集)被理解为多个相关联模块。每个模块具有至少一个设施。模块系统的特征性特征在于，基板在不同方法步骤之间不曝露于大气且因此可始终在真空下工作。所提出的模块系统的尤其优选的特征在于，基板或固定于第二基板上的组件在不同方法步骤之间不曝露于大气且因此可在真空下持续工作。一旦基板在模块系统中，其特别是在最佳真空环境中进一步处理。此外，优选地，可单独地对模块系统的所有模块抽真空。
在下文中描述若干特殊模块，它们优选地是模块系统的部分，以便能够实施用于产生及准备的方法。因此，模块也按生产方法中的使用顺序列出。
模块系统中的基板或基板堆栈的运输优选地通过机器人进行，该机器人位于模块系统的中心或可沿着轨道系统移动。
因此，模块系统可被视为用于产生及准备的装置。
涂布模块
用于产生及准备的模块系统或装置具有涂布模块。因此，可在基板上涂覆接合层及/或保护层。在此方面，涂布模块形成用于涂覆保护层的构件。为更简单接合，尤其优选地将接合层涂覆于第二基板表面上或第二组件表面上。然而，涂布模块是可选的。例如，可设想在模块系统外部用接合层及/或保护层涂布基板且在此之后才将该基板引入至模块系统中。当功能化的第一基板的生产商在功能化或表面处理之后立即对第一基板提供保护层时，这是尤其有利的。
如果在模块系统中应该存在涂布模块，则至少一个接合层因此应能够用其涂覆。与保护层相比，接合层在将功能化的基板从生产商运输至模块系统期间将受到不必要的污染。
分割模块
若模块系统具有分割模块，则基板可在模块系统中分割。也可设想，分割同样在模块系统外部发生且已分割的组件被递送至模块系统中。
取置模块
取置模块具有接管各个组件并将其对准于载体基板或第二基板上的任务。此外，组件相对于产品基板的对准及接触是借助于取置模块实行。取置模块可简单接管、对准、放置及接合组件，特别是在分割之前用保护层涂布表面处理的第一基板表面期间。若载体基板本身应该整面涂布有接合层或第二基板应该具有黏着层，则组件直接接合于载体基板上的接合层上或固定于该黏着层上。
清洁模块
清洁模块尤其形成用于从组件移除保护层的构件。可设想清洁模块也位于模块系统外部。在此情况下，组件将在不具有保护层的情况下递送至模块系统中。然而，在尤其优选实施方式中，清洁模块同样是模块系统的部分，以便首先在真空内部有利地移除保护层且因此经处理表面不与大气接触。
表面处理模块
表面处理模块是用于产生及准备电子组件的装置的一部分。第一基板表面是用表面处理模块处理。在此，特别是清洁第一基板表面且例如通过表面活化措施、等离子处理或涂覆另一层来改良接合特性。特别是，组件表面的处理被理解为移除氧化合物及/或氮化合物。由于在移除氧化合物及/或氮化合物之后第一组件表面仍更具反应性且不再允许曝露至大气中，因此表面处理模块优选是模块系统的一部分。例如，表面处理模块可为等离子室或离子束室。其优选是离子束室，如在公开案WO2015197112A1中那样。
特别是，表面处理模块包括用于活化第一组件表面或第一基板表面的构件。
也可设想在表面处理模块中进行第一组件表面或第一基板表面的亲水化。
也可设想在表面处理模块中涂覆特定层，其进一步改良组件与产品基板之间的接合。
接合模块
在表面处理模块中已处理第一组件表面或第一基板表面之后，特别是将组件以第一组件表面接合于产品基板上。在此，在接合之前移除经处理的组件表面上的保护层。为此，产品基板相对于载体基板对准或取置工具将接管的组件相对于产品基板对准。接着，接合模块将经对准或定位的组件接合于产品基板上。在此，对准优选地通过位于载体及产品基板上的对准标记进行。因此，接合模块优选地具有优选光学对准设施。此外，接合模块优选地具有用于使产品基板与组件接触的构件。
去接合模块
在产品基板与组件接触之后，可弱化或完全移除组件与载体基板之间的连接。若组件已接合于载体基板上，则去接合构件可降低第二组件表面与载体基板之间的接合特性。若组件被转移至第二基板、特别是膜上且特别是被分割，则取置工具可用作去接合构件。通过用于去接合的这种构件，若仅将特定组件去接合，则可有利地选择性地实行转移。
特别是，以下示例性方法具有用于产生及准备的方法所需的最重要方法步骤。本领域的技术人员知道，多个其他、未明确提及的方法步骤当然可为该方法的部分。
表面处理
特别是，表面处理被理解为对表面的任何影响，借助该影响，可产生基板表面与另一表面，特别是另一基板表面的经改良接合特性。因此，表面处理尤其包含
●清洁，特别是
○化学清洁
○物理清洁，特别是
■通过溅镀，特别是
●移除氧化物化合物
●移除氮化合物
●等离子处理，特别是
○用于产生贮槽
○用于设定表面粗糙度
●涂布，特别是
○用水以使基板表面亲水化。
表面粗糙度作为平均粗糙度、均方根粗糙度或平均化粗糙度深度来说明。针对相同量测距离或量测区域，平均粗糙度、均方根粗糙度或平均化粗糙度深度的经确定值通常不同，但位于相同数量级范围内。因此，以下粗糙度数值范围应被理解为平均粗糙度、均方根粗糙度或平均化粗糙度深度的值。在此，粗糙度小于100μm，优选小于10μm，又更优选小于1μm，最佳小于100nm，最最佳小于10nm。
疏水性或亲水性的量度是在测试液滴，特别是水与待量测的表面之间形成的接触角。亲水表面使液滴变平，因为液体与表面之间的黏着力超过液体的内聚力且因此形成小接触角。疏水表面导致液滴的更球形形状，因为液体的内聚力超过液体与表面之间的黏着力。关于方法及装置，亲水基板表面是优选的，特别是因为亲水基板表面特别适用于熔融接合。因此，接触角尤其小于90°，优选小于45°，又更优选小于20°，最佳小于5°，最最佳小于1°。
基板表面的清洁度优选地由特别是有机残余物的数目及大小来描述。在基板表面上出现的残余物尤其小于100nm，优选小于90nm，又更优选小于80nm，最佳小于70nm，最最佳小于60nm。以选定最大大小存在的残余物的数目尤其小于1000个颗粒/晶圆，优选小于500个颗粒/晶圆，又更优选小于250个颗粒/晶圆，最佳小于100个颗粒/晶圆，最最佳小于50个颗粒/晶圆。
由表面处理来处理的表面在接合过程之后与产品基板形成界面。
通常，形成的界面可被称为光学及/或机械及/或热及/或电理想的。理想在此意味着，可达成的最佳可能光学及/或机械及/或热及/或电特性是通过表面处理，特别是通过移除有害的氧化物及/或氮化物来达成。
机械理想意味着，界面的机械特性，特别是接合强度实现组件与产品基板之间的尽可能有效接合。尤其针对亲水熔融接合(其优选地通过组件的氧化物表面及/或产品基板上的氧化物表面的接触而产生)，组件与产品基板之间的接合强度借助在分离一平方米的单位面积所需的表面能量来特征化。接合强度尤其大于0.5J/m2，优选大于1.0J/m2，又更优选大于1.5J/m2，最佳大于2.5J/m2，最最佳大于2.5J/m2。
光学理想意味着，电磁辐射可以最佳可能方式通过界面，即，优选地不具有或只有很小强度损耗。透射率尤其大于10％，优选大于50％，优选大于75％，最佳大于95％，最最佳大于99％。
热理想意味着，热流可以最佳可能方式通过界面，即，优选地不具有或只有很小热量损耗。热量损耗尤其小于50％，优选小于25％，优选小于10％，最佳小于5％，最最佳小于1％。
电理想意味着，经由界面的导电率尽可能高。导电率应大于1S/m，优选大于10S/m，优选大于102S/m，最佳大于104S/m，最最佳大于106S/m。若组件的表面及/或产品基板的其上接合组件的区域是混合表面，则导电率的结论仅适用于电区域。
列出的表面处理可彼此组合。优选地，首先实行至少一次化学清洁，接着实行至少一次物理清洁，特别是移除氧化合物及氮化合物，接着实行至少一次等离子处理及/或涂布，特别是用水。在表面处理的范畴内，尤其优选地首先清洁且接着活化第一基板表面，使得关于产品基板的待接合的表面的接合特性是最佳的。特别是，半导体表面因此准备用于后续直接接合。
也可设想氧表面的表面处理，其中应该保持氧化物。在此情况下，免除氧化物的(完全)移除并对氧化物进行处理使得接合特性是最佳的。
特别是，用于产生及准备组件的以下所提出方法具有最重要方法步骤。本领域技术人员知道，多个其他、未明确提及的方法步骤当然可为方法的部分。
第一方法
在第一示例性方法的第一方法步骤中，处理经准备第一基板的第一基板表面。表面处理包括所列出的表面处理中的至少一个。
在第一示例性方法的第二方法步骤中，对经表面处理的第一基板表面提供保护层。该保护层防止后续方法步骤至少部分逆转或损害表面处理。特别是，保护层的沉积本身不应对表面处理，特别是对表面改性具有任何影响。在第一方法的扩展中，可在与第一基板表面相对的第二基板表面上涂覆接合层。此接合层优选地是黏着层，优选是聚合物。这种接合层通常用于临时接合且为本领域技术人员已知。
在第一示例性方法的第三方法步骤中，分割第一基板。分割导致各个组件，特别是芯片。在此沉积于第一基板表面上的保护层防止第一基板的第一基板表面的表面处理在分割期间受到影响或损害。
在第一示例性方法的第四方法步骤中，将各个组件用其第二基板表面接合至第二基板的第一基板表面上。特别是，第二基板是载体基板，其旨在临时接管组件，以便在后续方法步骤中将这些组件以其经表面处理的第一组件表面同时接合至第三基板的第一基板表面。组件在第二基板上的放置优选地在取置工具的帮助下进行。组件尤其优选地相对于分布于第二基板上的光学对准标记对准。对准标记被称为组件对准标记。第二基板优选地具有其他对准标记，其在后续方法步骤中允许第二基板相对于第三基板对准。对准标记被称为基板对准标记。
在第一示例性方法的第五方法步骤中，从第一基板的第一基板表面移除保护层。在此，保护层的移除不应影响或仅可忽略不计地影响表面处理。非常尤其优选地，保护层的移除在真空环境中进行。
在第一示例性方法的第六方法步骤中，将第二基板相对于第三基板对准并与组件的组件表面接触。
在第一示例性方法的第七方法步骤中，将组件与第二基板分离，特别是借助于去接合构件。
第二方法
在第二示例性方法的第一方法步骤中，处理第一基板的第一基板表面。表面处理包括所列出的表面处理中的至少一个。
在第二示例性方法的第二方法步骤中，将第一基板用其第二基板表面固定于第二基板上。特别是，第二基板是膜。该膜优选地在框架上拉伸。该膜优选地已具备黏着层。因此，类似于第一方法，该黏着层特别是形成接合层。
第一和第二方法步骤尤其可交换，使得第一基板首先用第二基板表面固定于膜上且接着才进行第一基板表面的表面处理。
在第二示例性方法的第三方法步骤中，对经表面处理的第一基板表面提供保护层。该保护层防止后续方法步骤不利地影响或损害表面处理。特别是，保护层的沉积本身不应对表面改性具有任何影响。
在第二示例性方法的第四方法步骤中，分割第一基板。分割导致各个组件，特别是芯片。在此，沉积于第一基板表面上的保护层防止，第一基板的第一基板表面的表面处理在分割期间至少部分逆转或受损。特别是，在第一基板已用其与第一基板表面相对的第二基板表面固定于膜上之后，才实行分割。该膜优选已具有黏着层，使得可免除如在第一示例性方法的第二方法步骤中那样涂覆接合层。可购买已涂布的这种膜。膜对应于第一示例性方法的第二基板且尤其被称为第二基板。在此第二方法中，不需要以最佳方式将各个组件相对于第二基板对准。若应该在与膜接触之后才分割第一基板，则精确对准几乎是不可能的。特别是，膜用作第二基板且用于组件的转移。
在第二示例性方法的第五方法步骤中，从各个组件移除保护层。保护层的移除不应影响或仅可忽略不计地影响表面处理。非常尤其优选地，保护层的移除在真空环境中进行。
在第二示例性方法的第六方法步骤中，可使用相应取置工具从第二基板接管各个组件并进行固定。接着将组件接合于第三基板或另一组件或另一组件堆栈上。当借助取置工具接管组件时，接触第一组件表面。在此方面，在接合之前旋转组件，因为组件应以第一及表面处理的组件表面接合于产品基板上。在此未详细描述用于从膜移除组件的过程，特别是用于组件旋转(英语：chip flip芯片翻转)的可能过程，因为其对于本领域技术人员已知。
第三方法
在第三示例性方法的第一方法步骤中，处理第一基板的第一基板表面。表面处理包含所列出的表面处理中的至少一个。
在第三示例性方法的第二方法步骤中，对经表面处理的第一基板表面提供保护层。该保护层在此防止后续方法步骤至少部分逆转或损害表面处理。特别是，保护层的沉积不应对表面改性具有任何影响。
在第三示例性方法的第三方法步骤中，第一基板用其第一基板表面固定于第二基板上。特别是，第二基板是膜。该膜优选地在框架上拉伸。该膜优选已具有黏着层。因此，与第二方法相反，第一基板是用已经表面处理的基板表面固定于第二基板上。在此情况下，第二基板的膜的黏着层可承担保护层的功能。
在第三示例性方法的第四方法步骤中，分割第一基板。分割导致各个组件，特别是芯片。在此，沉积于第一基板表面上的保护层及/或黏着层防止第一基板的第一基板表面的表面处理在分割期间至少部分逆转或受损。另外，组件的定向在此有利地防止面向第二基板的第一组件表面被损坏。换言之，经处理表面是由组件本身或由第一基板本身保护。特别是，在第一基板已用其与第二基板表面相对的第一基板表面固定于膜上之后，才实行分割。在此方面，保护层位于第二基板上。膜优选已具有黏着层，使得可免除如在第一方法的第二方法步骤中那样涂覆接合层。可购买已涂布的这种膜。膜对应于第一方法的第二基板且因此在该第二方法中也被称为第二基板。在第三方法中，在此没有必要且也不期望以最佳方式将各个组件相对于第二基板对准。若应该在与膜接触之后才分割第一基板，则这也是几乎不可能的。
在第三示例性方法的第五方法步骤中，现在可使用相应取置工具从第二基板移除各个组件。第三方法的优点尤其在于：取置工具能够在组件的第二组件表面处，即在先前第二基板表面处(其处尚未实行表面处理)接触组件。借此，第一组件表面，即先前第一基板表面(其处已实行表面处理)保持可自由接达。在此优选方法中，并不需要组件旋转(英语：chip flip芯片翻转)。
在第三示例性方法的第六方法步骤中，从各个组件移除保护层。然而，若应该省略第二方法步骤，则可实行清洁，因为表面处理与第二基板的膜的黏着层接触。在此，保护层及/或黏着层的移除不应影响或仅可忽略不计地影响表面处理。保护层及/或黏着层的移除优选地在真空环境中发生。在此，在由取置工具接管之后，具有表面处理的第一组件表面立即可用且可直接用于接合过程。特别是，在组件固定于取置工具上期间，因此可有利地实行保护层的移除。以此方式，在移除期间没有相邻组件或第二基板处于危险之中。另外，保护层的颗粒可在真空环境中，特别是在另一模块中有针对性地移除。以此方式，减少保护层的颗粒对第二基板或相邻组件的污染。
【附图说明】
本发明的进一步优点、特征及细节从优选实施例的以下描述以及借助附图得出。示意性地：
图1a展示第一示例性方法的第一方法步骤，
图1b展示第一示例性方法的第二方法步骤，
图1c展示第一示例性方法的第三方法步骤，
图1d展示第一示例性方法的第四方法步骤，
图1e展示第一示例性方法的第五方法步骤，
图1f展示第一示例性方法的第六方法步骤，
图1g展示第一示例性方法的第七方法步骤，
图2a展示第二示例性方法的第一方法步骤，
图2b展示第二示例性方法的第二方法步骤，
图2c展示第二示例性方法的第三方法步骤，
图2d展示第二示例性方法的第四方法步骤，
图2e展示第二示例性方法的第五方法步骤，
图3a展示第三示例性方法的第一方法步骤，
图3b展示第三示例性方法的第二方法步骤，
图3c展示第三示例性方法的第三方法步骤，
图3d展示第三示例性方法的第四方法步骤，
图3e展示第三示例性方法的第五方法步骤，
图3f展示第三示例性方法的第六方法步骤，
图4展示具有最重要组件及特征的第二基板的俯视图，及
图5展示模块系统的俯视图。
【具体实施方式】
相同组件或具有相同功能的组件在图中用相同附图标记表示。图是示意图。特别是，各个组件的比例不正确。选择薄层13作为经处理基板表面，即表面处理13的图形表示。表面处理13在此通常表示基板表面1o的不同处理的集合。例如，表面处理可在于清洁且因此展示经清洁表面。另外，表面处理13可为另一薄层，例如，水层。然而，为涵盖所有可能性，在图中使用表面处理13的表示作为薄层。
图1a展示第一示例性方法的第一方法步骤，其中处理第一基板1的第一基板表面1o。例如，表面处理13是一层而不仅仅是第一基板表面1o的状态，诸如经清洁的第一基板表面1o、用等离子处理的第一基板表面1o或具备贮槽的第一基板表面1o。通常，组件对准标记5位于第一基板1上，随后分割的组件4(参见图1c)在组件对准标记5的帮助下相对于载体基板6对准。
图1b展示第一示例性方法的第二方法步骤，其中由保护层2表示表面处理13的保护。在此，第一基板1可在其与第一基板表面1o相对的第二基板表面1u上具备接合层3，接合层3使分割组件4(参见图1c)能够随后固定于载体基板6上。
图1c展示第一示例性方法的第三方法步骤，其中将第一基板1(参见图1b)分割成各个组件4。特别是，表面处理13在此由保护层2保护。
图1d展示第一示例性方法的第四方法步骤，其中各个组件4以其第二基板表面1u(其上优选地存在接合层3)与第二基板6对准并接合至第二基板6。在此，组件4的对准标记5(其也被称为组件对准标记)优选地用于使组件4能够相对于第二基板6的对准标记5‘对准。此外，第二基板6优选具有对准标记5“(其也被称为基板对准标记)，在后续第六方法步骤中可在对准标记5“的帮助下将第三基板8相对于第二基板6对准。从该方法步骤开始，现在可将经配备的第二基板6运输至模块系统9(参见图5)中。在此，表面处理13已经实行且也还在第一组件表面上存在，而将第一基板1分割成各个组件4优选已在模块系统9的外部实行。
图1e展示第一示例性方法的第五方法步骤，其中移除保护层2(不再展示)。在此，保护层2的移除优选地在模块系统9(参见图5)中进行，其中所有模块10、10‘、10“、10“‘、10““经彼此连接使得可在整个模块系统9中持续产生并维持真空。因此，表面处理13有利地不再与大气接触。
图1f展示第一示例性方法的第六方法步骤，其中在存在的对准标记5“的帮助下将第三基板8相对于第二基板6对准。
组件4与第三基板8之间的特别有效接合是通过表面处理13实现。在图1f中，展示第二基板6的组件4如何直接连接至第三基板8。
图1g展示第一示例性方法的第七方法步骤，其中将第一基板6与第三基板8分离。在此，组件4以其第二组件表面4u从第二基板6脱离。此分离被称为去接合。去接合可机械地及/或热及/或化学地及/或在电磁波束(特别是激光)的帮助下进行。接着优选地进行组件表面4u及/或第二基板6的第一基板表面6o的清洁。接着优选地可以重用第二基板6。
在用于产生及准备的此第一示例性方法的特别扩展中，自图1f中的第六方法步骤起，进一步组件可已存在于第三基板/产品基板8上。因此，发生通过第二基板6接触组件4且通过第三基板8接触进一步组件。因此，可特别有效地产生或提供多个组件对组件堆栈，特别是芯片对芯片堆栈。所述组件对组件堆栈随后被简称为组件堆栈。
可设想使用配备有组件4的第二基板6A(未表示)，所述组件4为逻辑切换电路(例如，微处理器)。此外，可产生配备有组件4(其是存储器组件，例如随机存取存储器组件)的第二基板6B。接着，例如首先将具有标志A的第二基板接合至作为后续产品基板的第三基板8。然后将具有标志B的第二基板相对于第三基板8对准且将具有标志B的第二基板的组件4接合至已位于第三基板8上的第一组件4。因此，获得具有数个组件堆栈的第三基板8，其中每个组件堆栈由具有通常不同功能性的组件组成。本领域技术人员也理解，可用多个组件重复此过程，以便产生具有任何组件数量的组件堆栈。在此优选的是，具有来自第二基板6的组件4的相应新组件层始终具有表面处理13且因此可特别有效地接合至组件4的位于第三基板8上的最后转移层。
图2a展示第二示例性方法的第一方法步骤。第一基板1在其第一基板表面1o处具备表面处理13。
图2b展示第二示例性方法的第二方法步骤，其中将第一基板1以其与第一基板表面1o相对的第二基板表面1u固定于第二基板6‘上。特别是，第二基板6‘是其上存在已沉积的黏着层3‘(其同样可被称为接合层)的膜14。大多数膜生产商在生产期间已对膜14提供黏着层3‘。接着，可在贸易中获得具有黏着层3‘的膜14。膜14优选地在框架15上拉伸。
也可设想交换两个先前方法步骤，即，首先将基板1固定于第二基板6‘的膜14上且接着才获得表面处理13。此是有利的，因为此时不必再接触第一基板1，而是经由第二基板6‘进行处置及运输。然而，缺点在于，归因于若干表面处理13，膜14也受到影响，特别是不利的影响。因此，针对相应个别情况，优选地规定顺序。
图2c展示第二示例性方法的第三方法步骤，其中表面处理13的保护是由在经处理表面1o上涂覆保护层2来表示。保护层2涂覆于表面处理的第一基板表面1o或表面处理13上。在此情况下，也可设想在将基板1固定于第二基板6‘上之前已实行用保护层2涂布。
图2d展示第二示例性方法的第四方法步骤，其中将第一基板1分割成各个组件4。在此，表面处理13是由保护层2保护。此分割优选地在模块系统9的外部进行。然而，最迟在分割之后，可将第二基板6‘运输至模块系统9(参见图5)中。
图2e展示第二示例性方法的第五方法步骤，其中从组件4的第一组件表面4o移除保护层2(不再展示)。在此，保护层2的移除优选地在模块系统9中进行，其中所有模块10、10‘、10“、10“‘、10““经彼此连接使得可在整个模块系统9中持续产生并维持真空。因此，表面处理13优选不再与大气接触。
图2f展示第二示例性方法的第六方法步骤，其中单独地移除组件4并进一步处理组件4。在此，取置工具16在经处理的组件表面4o处接触组件。
在示例性第二方法的替代实施方式中，代替根据图2f的组件4的单独移除，类似于根据于图1f的第一示例性方法的第六方法步骤，将第三基板相对于第二基板6‘对准并与组件4接触。
图3a展示第三示例性方法的第一方法步骤。第一基板1在其第一基板表面1o处具备表面处理13。
图3b展示第三示例性方法的第二方法步骤，其中在将第一基板1固定至第二基板6‘之前，将保护层2直接涂覆于第一基板1的第一基板表面1o的表面处理13上。
图3c展示第三示例性方法的第三方法步骤，其中将第一基板1以其第一基板表面1o(其上已产生表面处理13及保护层2)固定于第二基板6‘上。在此，保护层2接触膜14的黏着层3‘。
图3d展示第三示例性方法的第四方法步骤，其中将第一基板1(参见图3c)分割成各个组件4。在此，表面处理13一方面由保护层2保护且另一方面由第一基板1的定向保护。用于分割基板的构件优选首先作用于背对的基板表面1u。因此，在经处理表面13的区域中最小化用于分割的构件的影响。分割优选地在模块系统9的外部进行。
图3e展示第三示例性方法的第五方法步骤，其中单独地移除组件4并进一步处理组件4。组件4的移除，特别是通过在组件表面4u处接触取置工具16，是尤其有利的。一方面，在第一组件表面1o处未发生接触。因此，避免归因于接触对经处理表面的损害。此外，组件不必旋转以用于将第一组件表面与产品基板接合。在已通过取置工具16在可容易接达的组件表面1u处接管相应组件之后，组件4有利地指向待接合以远离取置工具16的接管的经处理表面。相较于第二示例性方法，取置工具16不能改变和破坏表面处理13，因为组件4在其与表面处理13相对的组件表面4u处被接触。
图3f展示第三示例性方法的第六方法步骤，其中进行保护层2的移除，优选地在组件4仍由取置工具16固持期间。取置工具16接着可将组件4用其表面处理13接合于另一组件4或第三基板8(未表示)上。
图4展示第二基板6、6‘的俯视图。多个对准标记5‘分布于第二基板6、6‘上。示例性展示十六个对准标记5‘。第一对准标记5‘由具有对准标记5的组件4遮盖。还有两个对准标记5“位于第二基板6上，这两个对准标记5“用于将第二基板6与产品基板8(未展示，参见图1e)对准。为清楚起见，对准标记5(白色)、5‘(黑色)及5“(灰色)已经不同地着色。组件4仅定位及接合在组件定位区12中。
图5展示由多个模块10、10‘、10“、10“‘、10““组成的示例性模块系统9的俯视图。模块的数目是任意的。例如，模块10、10‘、10“、10“‘、10““如下设计。模块10表示其中可涂覆接合层3及/或保护层2(参见图1a)的涂布模块。模块10‘表示分割模块，其中可将基板1分割(参见图1b)。模块10“表示对准及接合模块，其中可在第二基板6上对准及定位各个组件4。因此，取置装置优选位于此模块中。模块10“‘表示清洁模块，其中可移除保护层2。模块10““表示对准及接合模块，其中基板(特别是配备有组件4的第二基板6)及第三基板8可彼此对准并接合在一起。
在此，任务也可以由一个模块完成，在该模块中应该存在所需构件。也可设想模块系统9具有其他模块。特别是，涂布及分割也可在模块系统9的外部进行，使得仅将已分割的组件4引入至模块系统9中。在此情况下，可省略两个上述模块10、10‘。在此，模块系统9，特别是各个模块彼此间，优选允许组件4及基板6、8的转移，而组件4及基板6、8不曝露于大气。因此，整个模块系统9可优选地被抽真空且相对于周围大气密封。
所有必要物体的装载及卸除优选地经由锁11进行，使得模块系统9的内部空间可尽可能长时间地保持抽真空。模块系统9或各个模块10、10‘、10“、10“‘、10““可经抽真空至小于1巴的一压力，优选小于1毫巴，又更优选小于10-5毫巴、最佳小于10-9毫巴，最最佳直至10-12毫巴。
附图标记列表
1:第一基板
1o，1u:基板表面
2:保护层
3，3‘:接合层/黏着层
4，4‘:组件
4o，4u:组件表面
5，5‘，5“:对准标记
6，6‘:转移基板、第二基板
6o:基板表面
7:表面处理构件
8:第三基板/产品基板
9:模块系统
10，10‘，10“，10“‘，10““:模块
11:锁
12:组件定位区
13:表面处理
14:膜
15:框架
16:取置工具

Claims (15)

1.一种用于产生及准备电子组件(4)的方法，其至少具有按以下顺序的以下步骤：
i)准备具有第一基板表面(1o)及第二基板表面(1u)的第一基板(1)，
ii)在所述第一基板表面(1o)上实施表面处理(13)，且接着
iii)在所述经处理的第一基板表面(1o)上涂覆保护层(2)，
iv)将所述基板(1)分割成组件(4)。
2.根据权利要求1所述的方法，其中步骤ii)中的所述表面处理(13)至少包括所述第一基板表面(1u)的清洁、等离子处理及/或涂布。
3.根据前述权利要求中至少一项所述的方法，其中所述清洁至少包括化学清洁及/或物理清洁，优选通过溅镀。
4.根据前述权利要求中至少一项所述的方法，其中所述涂布用水进行以进行所述第一基板表面(1o)的亲水化。
5.根据前述权利要求中至少一项所述的方法，其中在步骤iv)中所述分割之后，所述组件(4)分别具有第一组件表面(4o)和第二组件表面(4u)，其中在所述第一组件表面(4o)上分别涂覆所述保护层(2)。
6.根据权利要求5所述的方法，其中在步骤iv)中所述分割之后，所述组件(4)以所述第二组件表面(4u)固定于载体基板(6)上。
7.根据前述权利要求中至少一项所述的方法，其中在步骤iv)中所述分割之前，将所述第一基板(1)以所述第二基板表面(1u)提供在第二基板(6‘)上。
8.根据前述权利要求中至少一项所述的方法，其中在步骤iv)中所述分割之前，将所述第一基板(1)以具有所述保护层(2)的第一基板表面(1o)提供在第二基板(6‘)上。
9.根据前述权利要求7或8中至少一项所述的方法，其中所述第二基板(6‘)是膜(14)。
10.根据权利要求9所述的方法，其中所述膜(14)具有黏着层(3‘)且所述第一基板(1)固定于所述黏着层(3‘)上。
11.根据前述权利要求中至少一项所述的方法，其中所述方法在步骤iv)中所述分割之后还具有以下步骤：
v)从所述组件(4)的第一组件表面(1o)移除所述保护层(2)。
12.根据权利要求11所述的方法，其中步骤v)中的所述保护层(2)的移除是在真空下实行。
13.根据权利要求8和前述权利要求11或12中至少一项所述的方法，其中在步骤v)中的所述保护层(2)的移除之前，所述组件(4)用所述第二组件表面(4o)由取置工具(16)接管并固定于所述取置工具(16)上。
14.根据权利要求13所述的方法，其中在所述组件(4)固定于所述取置工具(16)上期间进行所述保护层(2)的移除。
15.一种用于产生及准备电子组件(4)的装置(9)，其至少具有：
用于第一基板(1)的第一基板表面(1o)的表面处理的表面处理构件，
用于在所述第一基板表面(1o)上涂覆保护层(2)的构件(10)，及
用于将所述第一基板(1)分割成组件(4)的分割构件(10‘)，
其中所述装置(9)被设计成使得能够首先通过所述表面处理构件处理所述第一基板表面(1o)且接着能够在所述经处理的第一基板表面(1o)上涂覆所述保护层(2)。
CN202180102270.1A 2021-10-19 2021-10-19 产生及准备电子组件的方法及装置 Pending CN117916873A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2021/078918 WO2023066463A1 (de) 2021-10-19 2021-10-19 Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen

Publications (1)

Publication Number Publication Date
CN117916873A true CN117916873A (zh) 2024-04-19

Family

ID=78302772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180102270.1A Pending CN117916873A (zh) 2021-10-19 2021-10-19 产生及准备电子组件的方法及装置

Country Status (5)

Country Link
EP (1) EP4420159A1 (zh)
KR (1) KR20240087682A (zh)
CN (1) CN117916873A (zh)
TW (1) TW202320193A (zh)
WO (1) WO2023066463A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
SG11201610455TA (en) 2014-06-24 2017-01-27 Ev Group E Thallner Gmbh Method and device for surface treatment of substrates
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
KR20190119031A (ko) * 2017-03-02 2019-10-21 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스

Also Published As

Publication number Publication date
KR20240087682A (ko) 2024-06-19
EP4420159A1 (de) 2024-08-28
WO2023066463A1 (de) 2023-04-27
TW202320193A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
KR102465110B1 (ko) 반도체 요소의 효율적인 전달을 위한 시스템 및 방법
US11990463B2 (en) Device for bonding chips
US11587860B2 (en) Method of forming thin die stack assemblies
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
US10515838B2 (en) Method and apparatus for stacking devices in an integrated circuit assembly
KR20060048012A (ko) 반도체장치의 제조방법
KR102061369B1 (ko) 제품 기판을 캐리어 기판에 임시로 결합하기 위한 방법
US20130320071A1 (en) Apparatus and Method of Substrate to Substrate Bonding for Three Dimensional (3D) IC Interconnects
TWI354325B (zh)
US8187923B2 (en) Laser release process for very thin Si-carrier build
CN117916873A (zh) 产生及准备电子组件的方法及装置
WO2023154460A1 (en) A procedure to enable die rework for hybrid bonding
CN117916872A (zh) 用于转移及准备组件的方法及装置
Khurana et al. Investigation of Wafer Dicing and Cleaning Processes for Die-to-die Oxide direct Bonding Technology
JP2018085535A (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
KR20170076538A (ko) 반도체 웨이퍼의 보유 방법 및 반도체 장치의 제조 방법
US9997390B2 (en) Semiconductor manufacturing method and laminated body
TW202422719A (zh) 靜電載具、處理系統及處理方法
KR20190032715A (ko) 반도체용 웨이퍼 소잉방법
CN118737998A (zh) 用于键合芯片的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication