TW202320193A - 產生及準備電子組件之方法及裝置 - Google Patents

產生及準備電子組件之方法及裝置 Download PDF

Info

Publication number
TW202320193A
TW202320193A TW111133503A TW111133503A TW202320193A TW 202320193 A TW202320193 A TW 202320193A TW 111133503 A TW111133503 A TW 111133503A TW 111133503 A TW111133503 A TW 111133503A TW 202320193 A TW202320193 A TW 202320193A
Authority
TW
Taiwan
Prior art keywords
substrate
components
component
protective layer
separation
Prior art date
Application number
TW111133503A
Other languages
English (en)
Inventor
喬根 伯格拉夫
馬克斯 威普林格
湯瑪斯 烏爾曼
費德瑞奇 保羅 林德那
Original Assignee
奧地利商Ev集團E塔那有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利商Ev集團E塔那有限公司 filed Critical 奧地利商Ev集團E塔那有限公司
Publication of TW202320193A publication Critical patent/TW202320193A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明係關於一種產生及準備電子組件之方法及裝置。

Description

產生及準備電子組件之方法及裝置
本發明係關於一種產生及準備電子組件之方法及裝置。
先前技術中存在將基板結合在一起之許多方法。特定言之，亦存在其中將亦可被視為基板之個別組件接合至一較大基板(例如，一晶圓)之許多方法。通常需要確保基板或組件之間的一介面沒有污染(特定言之，氧化物或氮化物)。為保證不受污染，實行清潔步驟。
此外，經常需要在清潔之後實行一表面改質，此保證基板之間的一更佳接合並確保組件之後續功能性。此等表面處理主要在直接接合中很重要。在直接接合中，介電質表面或半導體表面大部分彼此接合。在此連接中特別關注的是所謂的混合表面之接合，該等混合表面包括一介電質區(特定言之，氧化物)及用於接觸之電區。
在先前技術中，表面處理通常在將基板分離成組件之後發生，因為經處理表面在分離期間被損壞及污染。對個別組件實行一表面處理並不容易完成，因為表面很小且因此對用於處理表面之構件之準確度及精度提出很高要求。此外，其他表面或真空環境可能被表面處理污染。
在先前技術中，此等程序步驟較佳地在一真空環境中實行。缺點在於，在一真空環境中，其他程序步驟根本無法實行或僅可以一非常差方式實行。
在一真空環境中不能毫無困難地實行或根本不能實行之程序步驟之一者係將基板(組件基板)分離成個別組件。使用機械、光學或化學手段分離一基板通常導致顆粒之產生。顆粒在一真空環境中係不合需要的，因為其等污染整個真空環境。當然可設想，真空環境包括彼此密封之個別模組，使得污染限於一個模組。然而，更有利的是在一真空環境外部將一基板分離成組件。
在將基板分離成個別組件之後，該等個別組件經歷一表面處理，使得其等接著可更佳接合於一產品基板或另一組件上。特定言之，個別組件(特別是組件之經處理表面)之無污染提供在此方面特別重要。特定言之，具有特定性質以便保證組件之功能性之介面定位或出現於組件與產品基板之間。
在先前技術中描述其中可由氧化合物及/或氮化合物處理或清潔組件表面之裝置及程序。組件表面之處理及清潔在各情況下部分發生於可在真空下操作之一裝置中。然而，組件接著被再次從此裝置移除且因此曝露至大氣。因此，個別組件之新近清潔及活化之組件表面受到污染。接著將組件接合至另一裝置中之一產品基板上。沿著此路徑，組件表面可再次被污染。污染增加有缺陷組件之數目及處理之成本。
因此，本發明之問題係指定產生及準備組件之一方法及一裝置，其至少部分(特定言之完全地)消除先前技術中列出之缺點。特定言之，本發明之問題係指定產生及準備組件之一經改良方法及一經改良裝置。特定言之，本發明之一問題係指定產生及準備組件之一方法及一裝置，其降低組件之拒絕率。此外，本發明之一問題係指定產生及準備組件之一方法及一裝置，其可特別可靠地實行且不受污染或特別可靠地操作且不受污染。此外，本發明之一問題係指定產生及準備組件之一方法及一裝置，藉由其可保護經提供用於接合之組件之經處理表面(特別是介面)。
解決當前問題，而非經協調技術方案之特徵。本發明之有利發展係在附屬技術方案中指示。描述、技術方案及/或圖式中陳述之特徵之至少兩者之任何組合亦落在本發明之範疇內。位於所陳述限制內之值亦被視為作為所陳述值範圍內之限制值揭示且可以任何組合進行主張。
因此，本發明係關於一種產生及準備電子組件之方法，其具有按以下順序之至少以下步驟： i)準備具有一第一基板表面及一第二基板表面之一第一基板， ii)在該第一基板表面上實行一表面處理，且接著 iii)在該經處理之第一基板表面上塗覆一保護層， iv)將該基板分離成組件。
此外，本發明係關於一種產生電子組件之裝置，其至少包括用於一第一基板之一第一基板表面之表面處理之表面處理構件、用於在該第一基板表面上塗覆一保護層之構件及用於將該第一基板分離成組件之分離構件，其中該裝置經構成使得可首先藉由表面處理構件處理該第一基板表面且接著可在該經處理之第一基板表面上塗覆該保護層。
保護層不一定為聚合物保護層。保護層可為聚合物、氧化物、氮化物、金屬、金屬合金等。因此，保護層可為電的或介電的且因此具有一共價、金屬或離子鍵結特性。保護層經構成使得其隨後可被再次移除，可較佳地完全移除。氧化物保護層之移除可(例如)在離子槍的幫助下實行。
在本發明之申請案中，聚合物基底上之一保護層係藉由實例描述。使用聚合物作為一保護層亦尤其較佳。
藉助於方法及裝置，可有利地保護表面處理或經處理表面。因此，保護層保護經處理表面免受污染，特別是免受在將基板分離成組件時產生之顆粒污染，且亦免受大氣污染。因此，有利地保護經處理表面。此外，經處理表面可有利地在稍後時間(特別是在接合之前不久)再次被提供完全功能。因此，程序之一靈活配置有利地係可能的。另外，第一基板在保護層之塗覆之後亦可更容易地運輸。在自生產商運輸功能化之第一基板以用於進一步處理，特定言之用於分離成單個單元及用於接合於一產品基板上期間，可有利地保護經處理表面。
待保護之基板或組件之表面較佳地係混合接合表面。一混合接合表面係主要由氧化物組成之一表面，其中定位金屬組分(特定言之銅)。關於方法及裝置，銅尤其較佳。金屬區表示用於組件之功能區之電接觸之接觸點。在此一情況下，藉由清潔移除氧化合物及氮化合物意謂其等之剝離，直至已暴露或清潔對應電區。亦可設想，待保護之表面係純介電質表面，特別是純氧化物表面。
此外，可有利地在待分離成單個單元之基板上之整個表面上方實行表面處理。因此，組件之有效產生係可能的。另外，藉助於產生及準備電子組件之方法及裝置，可在真空外部保護表面免受大氣污染。本發明之一有利態樣亦係接合至一基板之複數個組件之第一組件表面之保護。換言之，藉助於在其表面改質或表面處理之後在第一基板表面上塗覆一保護層，在進一步程序步驟期間保持第一基板表面。因此，可更靈活地實施程序。因此，亦降低電子組件之缺陷率，因為在產生及準備期間之污染總體上降低。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得步驟ii)中之表面處理至少包括第一基板表面之清潔、電漿處理及/或塗佈。較佳地發生上述表面處理之至少兩者。因此，將針對一無缺陷功能性及針對接合而實行之所有必要程序步驟可有利地由保護層保護。因此，在接合之前不必實行組件之後續進一步表面處理。因此，可更靈活地提供及使用組件。因此，可更有效地實行組件之產生及準備，同時藉由第一基板表面之清潔、電漿處理及/或塗佈減少污染。特定言之，可有利地在一真空環境外部實行將基板分離成單個單元。以此方式，由保護層保護之經處理表面可有利地在接合之前不久提供。因此，亦消除由清潔、電漿處理或塗佈(表面處理)本身引起之污染。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得清潔至少包含化學清潔及/或物理清潔，較佳地藉由濺鍍。以此方式，可提供尤其清潔且無污染之表面。特定言之，可有利地移除所有氧化物化合物及/或氮化合物。在此方面，此等清潔措施旨在保證一合適表面。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得用水進行塗佈以進行第一基板表面之親水化。因此，此表面可有利地準備用於與另一組件或一產品基板接合。較佳地，首先進行至少化學清潔，接著進行至少物理清潔，特別是移除氧及/或氮化合物，接著進行至少一電漿處理及/或塗佈(特別是用水)。因此，半導體表面尤其經準備用於一後續直接接合。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得，在步驟iv)中分離成單個單元之後，組件各包括一第一組件表面及一第二組件表面，在各情況下在該第一組件表面上塗覆保護層。在分離成單個單元之後，因此可有利地保證受保護表面之功能性。另外，因此可更佳運輸、儲存及在進一步程序中靈活使用個別組件。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得在步驟iv)中分離成單個單元之後，用第二組件表面將該等組件固定於一載體基板上。固定有利地允許精確對準及固定定位，特別是相對於一產品基板。此外，可有利地藉由載體基板同時轉移複數個組件。因此，確保組件之一個別且規則配置。因此，可實行不同模組之間的一有效轉移。組件之經處理表面藉由組件之第一表面上之保護層來保護。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得在步驟iv)中分離成單個單元之前，第一基板具備一第二基板上之第二基板表面。藉由在分離成單個單元之前將基板定位於第二基板上，可有利地確保組件在分離成單個單元之後以所要方式預定位於第二基板上。另外，接著可將組件與第二基板同時轉移。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得在步驟iv)中分離成單個單元之前，第一基板具備第二基板上之包括保護層之第一基板表面。換言之，在分離成單個單元之前，第一基板與保護層位於第二基板上。以此方式，在分離期間可更佳保護經處理表面，因為分離構件尤其自後側(即，第一基板之第二基板表面)作用於第一基板。因此，經處理表面移動遠離分離構件之影響。另外，影響更接近第二基板或第二基板之面向第一基板之表面儘可能短。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得第二基板係一膜。膜尤其適合應用，因為在接合之前需要臨時固定個別組件。此外，組件可容易地自膜移除而不需要很大努力。另外，膜係有利的且可針對個別應用情況適當地選擇。可有利地購買已塗佈之此等膜。例如，可基於預期之程序參數以最佳方式適當地預塗佈及選擇膜。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得膜包括一黏著層且第一基板固定於該黏著層上。黏著層提供第一基板或個別組件在膜上之可靠固定。黏著層尤其適用於使個別組件容易地自膜脫離。另外，一接合層係由黏著層提供，相較於替代固定選項，該接合層提供對組件之最少可能污染。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得方法在步驟iv)中分離成單個單元之後進一步包含以下步驟：v)自組件之第一組件表面移除保護層。預處理之表面可有利地藉由移除保護層而準備用於接合。因此，在分離成單個單元之後不需要一進一步表面處理，特別是清潔。另外，個別組件之保護層可針對待接合之表面之處理狀態個別地及以一適當定時方式移除。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得在步驟v)中移除保護層係在真空下實行。真空中之壓力小於1巴，較佳地小於1毫巴，又更佳小於10 -5毫巴、最佳小於10 -9毫巴，其中最佳直至10 -12毫巴。以此方式，可有利地防止經處理表面再次被大氣污染。此外，程序之大部分可有利地在真空下實行，因為一些表面處理僅可在真空下較差地實行。因此，可特別可靠且無污染地提供組件之經處理表面。
在產生及準備電子組件之方法之一較佳實施例中，進行佈建使得，在步驟v)中移除保護層之前，組件使用第二組件表面由一取置工具接管並固定於該取置工具上。組件與包括保護層之經處理表面位於第二基板上且因此受到特別好的保護。藉助於取置工具，組件之個別接管及轉移係可能的。另外，組件可特別精確地與待接合之表面對準。以此方式，可選擇性地接管及固定特定組件。例如，僅可接管先前已通過一電測試或具有一特定性質之組件，此係待接合之產品基板所需。組件有利地在第二組件表面處接觸。因此，接觸經處理之第一組件表面係不必要的。可容易接達之第二組件表面可特別容易地由取置工具接觸並接管。以此方式，有利地不需要用於第一組件表面之接合，特別是用於與一產品基板之接合之一組件旋轉。
在產生及準備電子組件之一較佳實施例中，進行佈建使得在將組件固定於取置工具上時進行保護層之移除。因此，可個別地且在對相鄰組件無危險之情況下實行保護層之移除。此外，可有利地在另一地方實行保護層之移除。歸因於用於移除保護層或其他組件之構件而對第二基板造成之危險亦係不可能的。
用於產生及準備之方法之一有利態樣係保護待接合至一基板之複數個組件之表面。一特別有利的態樣在於以下事實：一基板之表面改質係由用一保護層塗佈此基板來保護。例如且有利地，表面改質係一電漿處理。由於在其表面改質之後在基板表面上塗覆一保護層，因此在進一步程序步驟內保持表面改質。因此，可更靈活地實行程序。另外，由於減少產生及準備期間之污染，因此亦降低電子組件之缺陷率。
因此，用於產生及準備之方法及裝置之另一態樣在於，可在用一保護層塗佈一表面之前實行用於該表面之處理之必要程序步驟。優點尤其在於以下事實：產生一物品所需之程序步驟可在程序開始時實行。 組件
一組件，特別是一電子組件，在描述之上下文中被理解為特別是接合至一基板上之一功能物體。一組件較佳地係一晶片、一MEMS、一LED、一微晶片或類似組件。後者尤其自一基板產生。組件本身包括組件對準標記或使用幾何特性(諸如組件上之隅角、線或結構)作為組件對準標記。 第一基板 / 組件基板
一第一基板或一組件基板被理解為用於產生組件之一基板。後續組件之功能區較佳在一晶圓級程序中產生。在此程序中，可需要諸多程序步驟來產生後續組件之功能性。在此程序結束時，實行將基板分離成單個單元。例如，可設想在一鋸子、一金屬線、一雷射或其他構件幫助下實行組件自基板之分離。 第二基板 / 載體基板
一第二基板或一載體基板被理解為組件與其相對對準並臨時接合之一基板。其僅用於組件之臨時接管。
第二基板尤其包括沿著載體基板表面之用於相對於第二基板對準組件之複數個對準標記。因此，此等對準標記亦可被稱為組件對準標記。此外，第二基板可具有對準標記，以便能夠將第二基板相對於一第三基板對準。因此，此等對準標記亦可被稱為基板對準標記。第二基板可由任何材料組成，特別是在一框架上拉伸之一膜。 第三基板 / 產品基板
第三基板或產品基板係組件自第二基板轉移至其上之基板。第三基板較佳地包括對準標記，使得其可相對於第二基板對準。如在第二基板之情況中般，此等對準標記被稱為基板對準標記。產品基板或產品基板堆疊具有組件在其上將與第一組件表面(即，具有表面處理之表面)接合之表面。藉助於表面處理，第一基板表面或特別是第一組件表面以最佳方式匹配於產品基板之表面，使得待接合之表面之間的接合性質係最佳的。 模組系統
一模組系統(有時亦被稱為一真空裝置或叢集)應被理解為意謂多個相關聯模組。各模組包括至少一個單元。模組系統之特性特徵在於，基板在不同程序步驟之間不曝露至大氣且因此可始終在一真空下實行工作。所提出之模組系統之一尤其較佳的特徵在於，基板或固定於第二基板上之組件在不同程序步驟之間不曝露至大氣且因此可在一真空下持續實行工作。一旦一基板在模組系統中，其將繼續特別是在一最佳真空環境中進行處理。此外，可個別地抽空模組系統之所有模組。
在下文中描述若干特殊模組，其等較佳地係模組系統之部分，以便能夠實施用於產生及準備之方法。因此，模組亦按生產程序中之使用順序列出。
模組系統中之基板或基板堆疊之運輸較佳地藉助於一機器人進行，該機器人定位於模組系統之中心或可沿著一軌道系統移動。
因此，模組系統可被視為用於產生及準備之一裝置。 塗佈模組
用於產生及準備之模組系統或裝置包括一塗佈模組。因此，可在基板上塗覆一接合層及/或保護層。在此方面，塗佈模組形成用於塗覆一保護層之構件。為更簡單接合，尤其較佳地將接合層塗覆於第二基板表面上或第二組件表面上。然而，塗佈模組係選用的。例如，可設想在模組系統外部用接合層及/或保護層塗佈一基板且僅在此之後將該基板引入至模組系統中。當功能化之第一基板之生產商在功能化或表面處理之後立即對第一基板提供一保護層時，此係尤其有利的。
若在模組系統中存在一塗佈模組，則至少一個接合層因此應能夠用其塗覆。與保護層相比，此將在自功能化之基板之生產商運輸至模組系統期間受到不必要的污染。 用於分離成單個單元之模組
若模組系統具有用於分離成單個單元之一模組，則基板可在模組系統中分離成單個單元。亦可設想，分離成單個單元亦在模組系統外部發生且已分離成單個單元之組件被遞送至模組系統中。 取置模組
取置模組具有接管個別組件並將其等對準於載體基板或第二基板上之任務。此外，組件相對於產品基板之對準及接觸係藉助於取置模組實行。取置模組可僅接管、對準、定位及接合組件，特別是在分離成單個單元之前用一保護層塗佈第一表面處理之基板表面期間。若載體基板本身已在整個區域上方塗佈有一接合層或第二基板包括一黏著層，則組件直接接合於載體基板上之接合層上或固定於該黏著層上。 清潔模組
清潔模組尤其形成用於自組件移除保護層之構件。可設想清潔模組亦定位於模組系統外部。在此情況下，組件將在不具有保護層的情況下遞送至模組系統中。然而，在一尤其較佳實施例中，清潔模組亦係模組系統之部分，以便首先在真空內部有利地移除保護層且因此經處理表面不與大氣接觸。 表面處理模組
表面處理模組係用於產生及準備電子組件之裝置之一部分。第一基板表面係用表面處理模組處理。特別是清潔第一基板表面且(例如)藉助於表面活化措施、電漿處理或塗覆另一層來改良接合性質。特定言之，組件表面之處理應被理解為意謂移除氧化合物及/或氮化合物。由於在移除氧化合物及/或氮化合物之後第一組件表面仍更具反應性且可能不再曝露至大氣中，因此表面處理模組較佳係模組系統之一部分。例如，表面處理模組可為一電漿室或一離子束室。其較佳係一離子束室，如在公開案WO2015197112A1中。
特定言之，表面處理模組包括用於活化第一組件表面或第一基板表面之構件。
亦可設想在表面處理模組中發生第一組件表面或第一基板表面之親水化。
亦可設想在表面處理模組中塗覆特定層，此進一步改良組件與產品基板之間的接合。 接合模組
在表面處理模組中已處理第一組件表面或第一基板表面之後，特別是在一產品基板上進行組件與第一組件表面之接合。在接合之前移除經處理之組件表面上之保護層。為此目的，產品基板相對於載體基板對準或取置工具將接管之組件相對於產品基板對準。接著，接合模組將經對準或定位之組件接合於產品基板上。對準較佳地藉助於定位於載體及產品基板上之對準標記進行，因此，接合模組較佳地包括一光學對準系統。此外，接合模組較佳地包括用於使產品基板與組件接觸之構件。 去接合模組
在產品基板與組件接觸之後，可弱化或完全移除組件與載體基板之間的連接。若組件已接合於載體基板上，則去接合構件可降低第二組件表面與載體基板之間的接合性質。若組件被轉移且特別是在一第二基板，特別是膜上分離成單個單元，則取置工具可用作一去接合構件。藉由用於去接合之此等構件，若僅將特定組件去接合，則可有利地選擇性地實行轉移。
特定言之，以下例示性方法展示用於產生及準備之方法所需之最重要程序步驟。本領域之專家知道，複數個進一步、未明確提及之程序步驟當然可為該方法之部分。 表面處理
特定言之，表面處理被理解為對表面之任何影響，在表面處理的幫助下，可產生基板表面與另一表面，特別是另一基板表面之一經改良接合性質。因此，表面處理尤其包含 —   清潔措施，特別是 o 化學清潔措施 o 物理清潔措施，特別是 § 藉由濺鍍，特別是 —  移除氧化物化合物 —  移除氮化合物 —   電漿處理，特別是 o 用於產生一貯槽 o 用於設定一表面粗糙度 —   塗佈，特別是 o 用水以使基板表面親水化。
表面粗糙度係指示為一平均粗糙度、均方根粗糙度或平均化粗糙度深度。針對相同量測距離或量測區域，平均粗糙度、均方根粗糙度或平均化粗糙度深度之經判定值通常不同，但位於相同數量級範圍內。因此，以下粗糙度數值範圍應被理解為平均粗糙度、均方根粗糙度或平均化粗糙度深度之值。粗糙度小於100 µm，較佳小於10 µm，又更佳小於1 µm，最佳小於100 nm，其中最佳小於10 nm。
疏水性或親水性之一量度係在一測試液滴，特別是水與待量測之表面之間形成之接觸角。親水表面使液滴變平，因為液體與表面之間的黏著力超過液體之內聚力且因此形成小接觸角。疏水表面導致液滴之更球形形狀，因為液體之內聚力超過液體與表面之間的黏著力。關於方法及裝置，親水基板表面係較佳的，特別是因為後者特別適用於熔融接合。因此，接觸角尤其小於90°，較佳小於45°，又更佳小於20°，最佳小於5°，其中最佳小於1°。
基板表面之清潔度較佳地由特別是有機殘餘物之數目及大小來描述。在一基板表面上出現之殘餘物尤其小於100 nm，較佳小於90 nm，又更佳小於80 nm，最佳小於70 nm，其中最佳小於60 nm。以一選定最大大小存在之殘餘物之數目尤其小於1000個顆粒/晶圓，較佳小於500個顆粒/晶圓，又更佳小於250個顆粒/晶圓，最佳小於100個顆粒/晶圓，其中最佳小於50個顆粒/晶圓。
由表面處理來處理之表面在接合程序之後與產品基板形成介面。
通常，出現的介面可被稱為光學及/或機械及/或熱及/或電理想的。理想意謂可達成之最佳可能光學及/或機械及/或熱及/或電性質係藉由表面處理，特別是藉由移除有害的氧化物及/或氮化物來達成。
機械理想意謂介面之機械性質，特別是接合強度實現組件與產品基板之間的最有效可能接合。尤其針對一親水熔融接合(其較佳地藉由組件之氧化物表面及/或產品基板上之氧化物表面之接觸而產生，組件與產品基板之間的接合強度係在分離一平方米之一單位面積所需之表面能量的幫助下特性化。接合強度尤其大於0.5 J/m2，較佳大於1.0 J/m2，又更佳大於1.5 J/m2，最佳大於2.5 J/m2，其中最佳大於2.5 J/m2。
光學理想意謂電磁輻射可以最佳可能方式通過介面，即，較佳地不具有或幾乎不具有強度損耗。透射率尤其大於10%，較佳大於50%，較佳大於75%，最佳大於95%，其中最佳大於99%。
熱理想意謂一熱流可以最佳可能方式通過介面，即，較佳地不具有或幾乎不具有熱量損耗。熱量損耗尤其小於50%，較佳小於25%，較佳小於10%，最佳小於5%，其中最佳小於1%。
電理想意謂經由介面之導電率儘可能高。導電率應大於1 S/m，較佳大於10 S/m，較佳大於10 2S/m，最佳大於10 4S/m，其中最佳大於10 6S/m。若組件之表面及/或產品基板之其上接合組件之區係混合表面，則導電率之資料僅適用於電區。
列出之表面處理可彼此組合。較佳地，首先實行至少化學清潔，接著實行至少物理清潔，特別是移除氧化合物及氮化合物，接著實行至少一電漿處理及/或塗佈，特別是用水。在一表面處理之範疇內，尤其較佳地首先清潔且接著活化第一基板表面，使得關於待接合之產品基板之表面之接合性質係最佳的。特定言之，半導體表面因此準備用於後續直接接合。
亦可設想氧表面之表面處理，其中將保持氧化物。在此情況下，免除氧化物之(完全)移除並對氧化物進行處理使得接合性質係最佳的。
特定言之，用於產生及準備組件之以下所提出方法包括最重要程序步驟。本領域之專家知道，複數個進一步、未明確提及之程序步驟當然可為方法之部分。 第一方法
在一第一例示性方法之一第一程序步驟中，處理一經準備第一基板之一第一基板表面。表面處理包括所列出之表面處理之至少一者。
在一第一例示性方法之一第二程序步驟中，對第一表面處理之基板表面提供一保護層。該保護層防止後續程序步驟至少部分逆轉或損害表面處理。特定言之，保護層之沈積本身不應對表面處理，特別是對表面改質具有任何影響。在第一方法之擴展中，可在與第一基板表面相對之第二基板表面上塗覆一接合層。此接合層較佳地係一黏著層，特別是聚合物。此等接合層通常用於臨時接合且為熟習此項技術者所知。
在第一例示性方法之一第三程序步驟中，進行將第一基板分離成單個單元。分離成單個單元導致個別組件，特別是晶片。沈積於第一基板表面上之保護層防止第一基板之第一基板表面之表面處理在分離成兩個單個單元期間受到影響或損害。
在一第一例示性方法之一第四程序步驟中，將個別組件用其等第二基板表面接合至一第二基板之第一基板表面上。特定言之，第二基板係一載體基板，其旨在臨時接管組件，以便在一後續程序步驟中將其等與其等之經表面處理之第一組件表面同時接合至一第三基板之一第一基板表面。組件在第二基板上之定位較佳地在一取置工具的幫助下進行。組件尤其較佳地相對於分佈於第二基板上方之光學對準標記對準。對準標記被稱為組件對準標記。第二基板較佳地包括進一步對準標記，其在一後續程序步驟中允許第二基板相對於第三基板對準。對準標記被稱為基板對準標記。
在一第一例示性方法之一第五程序步驟中，自第一基板之第一基板表面移除保護層。保護層之移除不應影響或僅可忽略不計地影響表面處理。非常尤其較佳地，保護層之移除在一真空環境中進行。
在一第一例示性方法之一第六程序步驟中，將此第二基板相對於一第三基板對準並與組件之組件表面接觸。
在一第一例示性方法之一第七程序步驟中，將組件與第二基板分離，特別是藉助於去接合構件。 第二方法
在一第二例示性方法之一第一程序步驟中，處理一第一基板之一第一基板表面。表面處理包括所列出之表面處理之至少一者。
在一第二例示性方法之一第二程序步驟中，將第一基板用其第二基板表面固定於一第二基板上。特定言之，第二基板係一膜。該膜較佳地在一框架上拉伸。該膜較佳地已具備一黏著層。因此，類似於第一方法，該黏著層特別是形成一接合層。
第一及第二程序步驟尤其可交換，使得第一基板首先用第二基板表面固定於膜上且接著才進行第一基板表面之表面處理。
在一第二例示性方法之一第三程序步驟中，對第一表面處理之基板表面提供一保護層。該保護層防止後續程序步驟不利地影響或損害表面處理。特定言之，保護層之沈積本身不應對表面改質具有任何影響。
在一第二例示性方法之一第四程序步驟中，進行將第一基板分離成單個單元。分離成單個單元導致個別組件，特別是晶片。沈積於第一基板表面上之保護層之效應在於，第一基板之第一基板表面之表面處理在第一基板分離成單個單元期間不會至少部分逆轉或受損。特定言之，直至第一基板已用與第一基板表面相對之其第二基板表面固定於一膜上時，才實行分離成單個單元。該膜較佳已具有一黏著層，使得可免除如在第一例示性方法之第二程序步驟中般塗覆一接合層。可購買已塗佈之此等膜。膜對應於第一例示性方法之第二基板且尤其被稱為第二基板。在此第二方法中，不需要以最佳方式將個別組件相對於此第二基板對準。若將第一基板分離成單個單元僅在與膜接觸之後才進行，則精確對準幾乎係不可能的。特定言之，膜用作一第二基板且用於組件之轉移。
在一第二例示性方法之一第五程序步驟中，自個別組件移除保護層。保護層之移除不應影響或僅可忽略不計地影響表面處理。非常尤其較佳地，保護層之移除在一真空環境中進行。
在一第二例示性方法之一第六程序步驟中，可自第二基板接管個別組件並使用一合適取置工具進行固定。接著將組件接合於一第三基板或另一組件或另一組件堆疊上。當組件由取置工具接管時，接觸第一組件表面。在此方面，在接合之前旋轉組件，因為組件應用第一及表面處理之組件表面接合於產品基板上。在此未詳細描述用於自膜移除組件之程序，特別是用於組件之旋轉之一可能程序(英語：晶片翻轉)，因為其等為本領域之專家所知。 第三方法
在第三例示性方法之一第一程序步驟中，處理一第一基板之一第一基板表面。表面處理包含所列出之表面處理之至少一者。
在一第三例示性方法之一第二程序步驟中，對第一表面處理之基板表面提供一保護層。該保護層防止後續程序步驟至少部分逆轉或損害表面處理。特定言之，保護層之沈積不應對表面改質具有任何影響。
在一第三例示性方法之一第三程序步驟中，將第一基板用其第二基板表面固定於一第二基板上。特定言之，第二基板係一膜。該膜較佳地在一框架上拉伸。該膜較佳已具有一黏著層。因此，與第二方法相反，第一基板係用已經表面處理之基板表面固定於第二基板上。在此情況下，第二基板之膜之黏著層可呈現一保護層之功能。
在一第三例示性方法之一第四程序步驟中，進行將第一基板分離成單個單元。分離成單個單元導致個別組件，特別是晶片。沈積於第一基板表面上之保護層及/或黏著層之效應在於，防止第一基板之第一基板表面之表面處理在分離成單個單元期間至少部分逆轉或受損。另外，組件之定向有利地防止面向第二基板之第一組件表面被損壞。換言之，經處理表面係由組件本身或由第一基板本身保護。特定言之，在第一基板已用與第二基板表面相對之其第一基板表面固定於一膜上之後，首先實行分離成單個單元。在此方面，保護層位於第二基板上。膜較佳已包括一黏著層，使得可免除如在第一方法之第二程序步驟中般塗覆一接合層。可購買已塗佈之此等膜。膜對應於第一方法之第二基板且因此在此第二方法中亦被稱為一第二基板。在第三方法中，沒有必要亦不需要以最佳方式將個別組件相對於此第二基板對準。若將第一基板分離成單個單元僅在膜上接觸之後才進行，則此亦係幾乎不可能的。
在一第三例示性方法之一第五程序步驟中，可使用一合適取置工具自第二基板移除個別組件。第三方法之優點尤其在於以下事實：取置工具能夠在組件之第二組件表面處，即，在先前第二基板表面處(其處尚未實行表面處理)接觸組件。第一組件表面，即，先前第一基板表面(其處已實行一表面處理)保持可自由接達。在此較佳方法中，並不需要一組件旋轉(英語：晶片翻轉)。
在一第三例示性方法之一第六程序步驟中，自個別組件移除保護層。然而，若已省略第二程序步驟，則接著可實行清潔，因為表面處理與第二基板之膜之黏著層接觸。保護層及/或黏著層之移除不應影響或僅可忽略不計地影響表面處理。保護層及/或黏著層之移除較佳地在一真空環境中發生。在由一取置工具接管之後，具有表面處理之第一組件表面立即可用且可直接用於一接合程序。特定言之，在組件固定於取置工具上時，因此可有利地實行保護層之移除。以此方式，在移除期間沒有相鄰組件或第二基板處於危險之中。另外，保護層之顆粒可在一真空環境中，特別是在另一模組中以一標定方式移除。因此減少保護層之顆粒對第二基板或相鄰組件之污染。
相同組件或具有相同功能之組件在圖中用相同元件符號表示。圖係圖解表示。特定言之，個別組件之比率不正確。選擇一薄層13作為一經處理基板表面之一圖形表示，即，一表面處理13。表面處理13通常表示基板表面1o之許多不同處理。例如，表面處理可在於清潔且因此展示一經清潔表面。另外，表面處理13可為另一薄層，例如，一水層。然而，為涵蓋所有可能性，在圖中使用表面處理13之表示作為一薄層。
圖1a展示一第一例示性方法之一第一程序步驟，其中處理一第一基板1之第一基板表面1o。表面處理13係一層而不僅僅是第一基板表面1o之一狀態，舉例而言，諸如一經清潔或一電漿處理之第一基板表面1o或具備一貯槽之一第一基板表面。通常，組件對準標記5定位於第一基板1上，隨後分離之組件4 (參見圖1c)在組件對準標記5的幫助下相對於載體基板6對準。
圖1b展示一第一例示性方法之一第二程序步驟，其中由一保護層2表示表面處理13之保護。第一基板1可在與第一基板表面1o相對之其第二基板表面1u上具備一接合層3，接合層3使個別組件4 (參見圖1c)能夠隨後固定於一載體基板6上。
圖1c展示一第一例示性方法之一第三程序步驟，其中進行將一第一基板1 (參見圖1b)分離成個別組件4。特定言之，表面處理13係由保護層2保護。
圖1d展示一第一例示性方法之一第四程序步驟，其中將個別組件4與一第二基板6對準並用其等第二基板表面1u (其上較佳地定位一接合層3)接合至第二基板6。組件4之對準標記5 (其等亦被稱為組件對準標記)較佳地用於使組件4能夠相對於第二基板6之對準標記5‘對準。此外，第二基板6較佳包括對準標記5‘‘ (其等亦被稱為基板對準標記)，在後續第六程序步驟中可在對準標記5‘‘的幫助下將第三基板8相對於第二基板6對準。自此程序步驟，可將經配備之第二基板6運輸至一模組系統9 (參見圖5)中。表面處理13已經實行且亦在第一組件表面上繼續，而將第一基板1分離成個別組件4較佳已在一模組系統9之外部實行。
圖1e展示一第一例示性方法之一第五程序步驟，其中移除保護層2 (不再展示)。保護層2之移除較佳地在一模組系統9 (參見圖5)中進行，其中所有模組10、10‘、10‘‘、10‘‘‘、10‘‘‘‘經彼此連接使得可在整個模組系統9中持續產生並維持真空。因此，表面處理13有利地不再與大氣接觸。
圖1f展示一第一例示性方法之一第六程序步驟，其中在存在之對準標記5‘‘的幫助下將一第三基板8相對於第二基板6對準。
組件4與第三基板8之間的一特別有效接合係藉助於表面處理13實現。在圖1f中，展示第二基板6之組件4如何直接連接至第三基板8。
圖1g展示一第一例示性方法之一第七程序步驟，其中進行將第一基板6與第三基板8分離。組件4用其等第二組件表面4u自第二基板6脫離。此分離被稱為去接合。去接合可機械地及/或熱及/或化學地及/或在電磁波束(特別是雷射)的幫助下進行。接著較佳地進行組件表面4u及/或第二基板6之第一基板表面6o之清潔。接著較佳地重用第二基板6。
在用於產生及準備之此第一例示性方法之一特定擴展中，自圖1f中之第六程序步驟，進一步組件可已存在於第三基板/產品基板8上。因此，發生藉由第二基板6接觸組件4且藉由第三基板8接觸進一步組件。因此，可特別有效地產生或提供複數個組件對組件堆疊，特別是晶片對晶片堆疊。此等組件對組件堆疊隨後被簡稱為組件堆疊。
可設想使用配備有組件4之一第二基板6A (未表示)，此等組件4為邏輯切換電路(例如，微處理器)。此外，可產生配備有組件4 (其等係記憶體組件，例如，一隨機存取記憶體組件)之一第二基板6B。接著，例如首先將具有參考A之第二基板接合至作為後續產品基板之第三基板8。接著將具有參考B之第二基板相對於第三基板8對準且將具有參考B之第二基板之組件4接合至已定位於第三基板8上之第一組件4。因此，獲得具有數個組件堆疊之一第三基板8，其中各組件堆疊由具有通常不同功能性之組件組成。本領域之專家亦理解，可用複數個組件重複此程序，以便產生具有任何數目個組件之組件堆疊。較佳的是，具有來自一第二基板6之組件4之各自新組件層始終包括一表面處理13且因此可特別有效地接合至定位於第三基板8上之組件4之最後轉移層。
圖2a展示一第二例示性方法之一第一程序步驟。一第一基板1在其第一基板表面1o處具備一表面處理13。
圖2b展示一第二例示性方法之一第二程序步驟，其中將第一基板1用與第一基板表面1o相對之其第二基板表面1u固定於一第二基板6‘上。特定言之，第二基板6‘係其上定位一已沈積之黏著層3‘ (其亦可被稱為一接合層)之一膜14。大多數膜生產商將在生產期間對膜14提供一黏著層3‘。接著，可在貿易中獲得具有黏著層3‘之膜14。膜14較佳地在一框架15上拉伸。
亦可設想交換兩個先前程序步驟，即，首先將基板1固定於第二基板6‘之膜14上且接著才獲得表面處理13。此係有利的，因為此時不必再接觸第一基板1，而是經由第二基板6‘進行處置及運輸。然而，缺點在於，歸因於若干表面處理13，膜14亦可能受到影響，特別是不利的影響。因此，針對給定個別情況，較佳地固定順序。
圖2c展示一第二例示性方法之一第三程序步驟，其中表面處理13之保護係由在經處理表面1o上塗覆一保護層2來表示。一保護層2沈積於表面處理之第一基板表面1o或表面處理13上。在此情況下，亦可設想在將基板1固定於第二基板6‘上之前已實行用保護層2塗佈。
圖2d展示一第二例示性方法之一第四程序步驟，其中將第一基板1分離成個別組件4。藉此，表面處理13係由保護層2保護。此分離成單個單元較佳地在一模組系統9之外部進行。然而，最遲在分離成單個單元之後，可將第二基板6‘運輸至一模組系統9中(參見圖5)。
圖2e展示一第二例示性方法之一第五程序步驟，其中自組件4之第一組件表面4o移除保護層2 (不再展示)。
保護層2之移除較佳地在一模組系統9中進行，其中所有模組10、10‘、10‘‘、10‘‘‘、10‘‘‘‘經彼此連接使得可在整個模組系統9中持續產生並維持真空。因此，表面處理13較佳不再與大氣接觸。
圖2f展示一第二例示性方法之一第六程序步驟，其中個別地移除組件4並進一步處理組件4。取置工具16在經處理之組件表面4o處接觸組件。
在例示性第二方法之一替代實施例中，代替根據圖2f之組件4之個別移除，類似於根據於圖1f之第一例示性方法之第六程序步驟，將一第三基板相對於第二基板6‘對準並與組件4接觸。
圖3a展示一第三例示性方法之一第一程序步驟。第一基板1在其第一基板表面1o處具備一表面處理13。
圖3b展示一第三例示性方法之一第二程序步驟，其中在將第一基板1固定至第二基板6‘之前，將保護層2直接沈積於第一基板1之一第一基板表面1o之表面處理13上。
圖3c展示一第三例示性方法之一第三程序步驟，其中將第一基板1用其第一基板表面1o (其上已產生表面處理13及保護層2)固定於第二基板6‘上。保護層2接觸膜14之黏著層3‘。
圖3d展示一第三例示性方法之一第四程序步驟，其中進行將第一基板1 (參見圖3c)分離成個別組件4。表面處理13一方面由保護層2保護且另一方面由第一基板1之定向保護。用於將基板分離成單個單元之構件較佳首先在背對之基板表面1u上運作。因此，在經處理表面13之區中最小化用於分離成單個單元之構件之影響。分離成單個單元較佳地在一模組系統9之外部進行。
圖3e展示一第三例示性方法之第五程序步驟，其中個別地移除組件4並進一步處理組件4。組件4之移除，特別是藉由在組件表面4u處接觸一取置工具16，係尤其有利的。另一方面，在第一組件表面1o處未發生接觸。因此，防止歸因於接觸對經處理表面之損害。此外，組件不必旋轉以用於將組件表面與產品基板接合。在已藉由取置工具16在可容易接達之組件表面1u處接管對應組件之後，組件4有利地指向待接合以遠離取置工具16之接管之經處理表面。相較於第二例示性方法，取置工具16不能改變或破壞表面處理13，此係因為組件4在與表面處理13相對之其組件表面4u處被接觸。
圖3f展示一第三例示性方法之一第六程序步驟，其中進行保護層2之移除，較佳地在組件4仍由取置工具16固持時。取置工具16接著可將組件4用其表面處理13接合於另一組件4或一第三基板8 (未表示)上。
圖4展示一第二基板6、6‘之一平面圖。複數個對準標記5‘分佈於第二基板6、6‘上方。藉由實例，展示十六個對準標記5‘。第一對準標記5‘係由具有對準標記5之一組件4隱藏。另外兩個對準標記5‘‘定位於第二基板6上，其等用於將第二基板6與產品基板8 (未展示，參見圖1e)對準。為清楚地觀看，對準標記5 (白色)、5‘ (黑色)及5‘‘ (灰色)已經不同地著色。組件4僅定位及接合在一組件定位區12中。
圖5展示包括複數個模組10、10‘、10‘‘、10‘‘‘、10‘‘‘‘之一例示性模組系統9之一平面圖。模組之數目係任意的。例如，模組10、10‘、10‘‘、10‘‘‘、10‘‘‘‘係如下般設計。模組10表示其中可塗覆接合層3及/或保護層2 (參見圖1a)之一塗佈模組。模組10‘表示用於分離成單個單元之一模組，其中可將基板1分離成單個單元(參見圖1b)。模組10‘‘表示一對準及接合模組，其中可在一第二基板6上對準及定位個別組件4。因此，一取置裝置類型較佳地定位於此模組中。模組10‘‘‘表示一清潔模組，其中可移除保護層2。模組10‘‘‘‘表示一對準及接合模組，其中基板(特別是配備有組件4之第二基板6)及一第三基板8可彼此對準並接合在一起。
若一模組中存在必要構件，則亦可由該模組處置一任務。亦可設想模組系統9進一步包括進一步模組。特定言之，塗佈及分離成單個單元亦可在模組系統9之外部進行，使得僅將已分離之組件4引入至模組系統9中。在此情況下，可省略兩個上述模組10、10‘。模組系統9，特別是彼此之間的個別模組，較佳允許組件4及基板6、8之轉移，而後者不曝露至大氣。因此，整個模組系統9可較佳地被抽空且相對於周圍大氣密封。
所有必要物體之裝載及卸載較佳地經由一鎖11進行，使得模組系統9之內部可儘可能長時間地保持抽空。模組系統9或個別模組10、10‘、10‘‘、10‘‘‘、10‘‘‘‘可經抽空至小於1巴之一壓力，較佳小於1毫巴，又更佳小於10 -5毫巴、最佳小於10 -9毫巴，其中最佳直至10 -12毫巴。
1:第一基板 1o:基板表面 1u:基板表面 2:保護層 3:接合層/黏著層 3‘:接合層/黏著層 4:組件 4‘:組件 4o:組件表面 4u:組件表面 5:對準標記 5‘:對準標記 5‘‘:對準標記 6:轉移基板、第二基板 6‘:轉移基板、第二基板 6o:基板表面 7:表面處理構件 8:第三基板/產品基板 9:模組系統 10:模組 10‘:模組 10‘‘:模組 10‘‘‘:模組 10‘‘‘‘:模組 11:鎖 12:組件定位區域 13:表面處理 14:膜 15:框架 16:取置工具
本發明之進一步優點、特徵及細節自實施例之較佳實例之以下描述並在圖式的幫助下得出。圖解地： 圖1a展示一第一例示性方法之一第一程序步驟， 圖1b展示一第一例示性方法之一第二程序步驟， 圖1c展示一第一例示性方法之一第三程序步驟， 圖1d展示一第一例示性方法之一第四程序步驟， 圖1e展示一第一例示性方法之一第五程序步驟， 圖1f展示一第一例示性方法之一第六程序步驟， 圖1g展示一第一例示性方法之一第七程序步驟， 圖2a展示一第二例示性方法之一第一程序步驟， 圖2b展示一第二例示性方法之一第二程序步驟， 圖2c展示一第二例示性方法之一第三程序步驟， 圖2d展示一第二例示性方法之一第四程序步驟， 圖2e展示一第二例示性方法之一第五程序步驟， 圖2f展示一第二例示性方法之一第六程序步驟， 圖3a展示一第三例示性方法之一第一程序步驟， 圖3b展示一第三例示性方法之一第二程序步驟， 圖3c展示一第三例示性方法之一第三程序步驟， 圖3d展示一第三例示性方法之一第四程序步驟， 圖3e展示一第三例示性方法之一第五程序步驟， 圖3f展示一第三例示性方法之一第六程序步驟， 圖4展示具有最重要組件及特徵之一第二基板之一平面圖，及 圖5展示一模組系統之一平面圖。
1:第一基板
1o:基板表面
1u:基板表面
5:對準標記
13:表面處理

Claims (15)

  1. 一種用於產生及準備電子組件(4)之方法，其具有按以下順序之至少以下步驟： i)準備具有一第一基板表面(1o)及一第二基板表面(1u)之一第一基板(1)， ii)在該第一基板表面(1o)上實施一表面處理(13)，且接著 iii)在該經處理之第一基板表面(1o)上塗覆一保護層(2)， iv)將該基板(1)分離成組件(4)。
  2. 如請求項1之方法，其中步驟ii)中之該表面處理(13)至少包括該第一基板表面(1u)之清潔、一電漿處理及/或塗佈。
  3. 如請求項1或2之方法，其中該清潔至少包括化學清潔及/或物理清潔，較佳藉由濺鍍。
  4. 如請求項1或2之方法，其中該塗佈用水進行以進行該第一基板表面(1o)之親水化。
  5. 如請求項1或2之方法，其中在步驟iv)中該分離成單個單元之後，該等組件(4)各包括一第一組件表面(4o)且各包括一第二組件表面(4u)，其中在各情況下在該第一組件表面(4o)上塗覆該保護層(2)。
  6. 如請求項5之方法，其中在步驟iv)中分離成單個單元之後，該等組件(4)用該第二組件表面(4u)固定於一載體基板(6)上。
  7. 如請求項1或2之方法，其中在步驟iv)中該分離成單個單元之前，該第一基板(1)具備一第二基板(6‘)上之該第二基板表面(1u)。
  8. 如請求項1或2之方法，其中在步驟iv)中該分離成單個單元之前，該第一基板(1)具備該第二基板(6‘)上之具有該保護層(2)之該第一基板表面(1o)。
  9. 如請求項7之方法，其中該第二基板(6‘)係一膜(14)。
  10. 如請求項9之方法，其中該膜(14)具有一黏著層(3‘)且該第一基板(1)固定於該黏著層(3‘)上。
  11. 如請求項1或2之方法，其中該方法在步驟iv)中該分離成單個單元之後進一步包括以下步驟： v)自該等組件(4)之該第一組件表面(1o)移除該保護層(2)。
  12. 如請求項11之方法，其中步驟v)中之該保護層(2)之該移除係在一真空下實行。
  13. 如請求項8之方法，其中在步驟v)中之該保護層(2)之該移除之前，該等組件(4)用該第二組件表面(4o)由一取置工具(16)接管並固定於該取置工具(16)上。
  14. 如請求項13之方法，其中在該等組件(4)固定於該取置工具(16)上時進行該保護層(2)之該移除。
  15. 一種用於產生及準備電子組件(4)之裝置(9)，其至少包括： 用於一第一基板(1)之一第一基板表面(1o)之表面處理之表面處理構件， 用於在該第一基板表面(1o)上塗覆一保護層(2)之構件(10)，及 用於將該第一基板(1)分離成組件(4)之分離構件(10‘)， 其中該裝置(9)經構成使得可首先藉由該等表面處理構件處理該第一基板表面(1o)且接著可在該經處理之第一基板表面(1o)上塗覆該保護層(2)。
TW111133503A 2021-10-19 2022-09-05 產生及準備電子組件之方法及裝置 TW202320193A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/EP2021/078918 2021-10-19
PCT/EP2021/078918 WO2023066463A1 (de) 2021-10-19 2021-10-19 Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen

Publications (1)

Publication Number Publication Date
TW202320193A true TW202320193A (zh) 2023-05-16

Family

ID=78302772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133503A TW202320193A (zh) 2021-10-19 2022-09-05 產生及準備電子組件之方法及裝置

Country Status (3)

Country Link
CN (1) CN117916873A (zh)
TW (1) TW202320193A (zh)
WO (1) WO2023066463A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
US10083854B2 (en) 2014-06-24 2018-09-25 Ev Group E. Thallner Gmbh Method and device for surface treatment of substrates
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
KR20240010753A (ko) * 2017-03-02 2024-01-24 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스

Also Published As

Publication number Publication date
CN117916873A (zh) 2024-04-19
WO2023066463A1 (de) 2023-04-27

Similar Documents

Publication Publication Date Title
TWI797492B (zh) 用於接合晶片之方法及裝置
US11587860B2 (en) Method of forming thin die stack assemblies
JP5776538B2 (ja) 半導体デバイス製造装置
US9390956B2 (en) Method for the temporary connection of a product substrate to a carrier substrate
US10748803B2 (en) Method and apparatus for bonding semiconductor devices
TWI567783B (zh) 用於晶圓接合器之固定機制及方法
KR20180002513A (ko) 지지체 분리 방법, 및 기판 처리 방법
TW202320193A (zh) 產生及準備電子組件之方法及裝置
US20080036084A1 (en) Laser release process for very thin Si-carrier build
KR102323122B1 (ko) 접합 시스템 및 접합 방법
US9455174B2 (en) Device and method for individual support of components
TW202339108A (zh) 用於轉移及準備組件之方法及裝置
TW202347701A (zh) 使晶粒能夠為混合接合再加工的程序
CN112005359A (zh) 基板处理系统和基板处理方法
KR20170076538A (ko) 반도체 웨이퍼의 보유 방법 및 반도체 장치의 제조 방법
JP2018085535A (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
KR101147374B1 (ko) 표면보호층 형성방법 및 이를 이용한 에칭방법