TW202347701A - 使晶粒能夠為混合接合再加工的程序 - Google Patents

使晶粒能夠為混合接合再加工的程序 Download PDF

Info

Publication number
TW202347701A
TW202347701A TW112104727A TW112104727A TW202347701A TW 202347701 A TW202347701 A TW 202347701A TW 112104727 A TW112104727 A TW 112104727A TW 112104727 A TW112104727 A TW 112104727A TW 202347701 A TW202347701 A TW 202347701A
Authority
TW
Taiwan
Prior art keywords
substrate
dies
die
bonding
material coating
Prior art date
Application number
TW112104727A
Other languages
English (en)
Inventor
穎 王
源輝 徐
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202347701A publication Critical patent/TW202347701A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80004Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • H01L2224/8001Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009Pre-treatment of the bonding area
    • H01L2224/80048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本文提供了將一或多個晶粒接合到基板的方法。在一些實施例中,一種將一或多個晶粒接合到基板的方法包括:在一或多個晶粒或基板上施加材料塗層;將該一或多個晶粒放置在該基板上,使得該一或多個晶粒經由該材料塗層的表面張力或黏著性暫時黏附至該基板;檢查放置在該基板上的該一或多個晶粒中的每個晶粒的缺陷;以及移除該一或多個晶粒中的任何被發現有缺陷的晶粒。

Description

使晶粒能夠為混合接合再加工的程序
本揭露案的實施例大體而言係關於基板處理設備。
晶圓接合是一種用於製造積體電路的晶圓級封裝技術。混合接合是一種晶圓接合技術,其中接合界面具有兩種類型的材料,諸如介電材料和金屬材料。晶圓至晶圓(wafer to wafer, W2)混合接合或晶片至晶圓(chip to wafer, CoW)混合接合是常見的混合接合技術。CoW混合接合由在晶圓上接合個別晶粒組成。混合接合的基本流程通常由以下組成:清潔和活化接合表面,然後將接合表面放在一起,以便介電材料之間存在介電接合。隨後,可執行退火程序以接合金屬材料並加強介電接合。然而,由於薄晶粒的強介電接合強度和機械脆性,接合後發現的任何缺陷(諸如晶粒未對準或有缺陷的接合)可能難以再加工。接合後晶粒分離容易發生晶粒破損和碎片散落。
因此,本發明人提供了改進的程序以使晶粒能夠為混合接合進行再加工。
本文提供了將一或多個晶粒接合到基板的方法。在一些實施例中,一種將一或多個晶粒接合到基板的方法包括:在一或多個晶粒或基板上施加材料塗層;將一或多個晶粒放置在基板上,使得該一或多個晶粒經由材料塗層的表面張力或黏著性暫時黏附至基板;檢查放置在該基板上的該一或多個晶粒中的每個晶粒的缺陷;以及移除該一或多個晶粒中的任何被發現有缺陷的晶粒。
在一些實施例中,揭示了一種非暫時性電腦可讀取媒體,該非暫時性電腦可讀取媒體包括一或多個處理器,該一或多個處理器在被執行時執行將一或多個晶粒接合到基板上的方法,該方法包括:在一或多個晶粒或基板上施加材料塗層;將一或多個晶粒放置在基板上,使得該一或多個晶粒經由材料塗層的表面張力或黏著性暫時黏附至基板;檢查放置在該基板上的該一或多個晶粒中的每個晶粒的缺陷;以及移除該一或多個晶粒中的任何被發現有缺陷的晶粒。
在一些實施例中,一種執行晶圓上晶片(CoW)接合製程的方法包括:在一或多個晶粒或基板上施加材料塗層,其中該材料塗層包含防止一或多個晶粒與基板之間的介電接合的材料;將一或多個晶粒放置在基板上,使得該一或多個晶粒經由材料塗層的表面張力或黏著性暫時黏附至基板;檢查放置在該基板上的該一或多個晶粒的缺陷;移除該一或多個晶粒中的任何被發現有缺陷的晶粒;用新的經重新對準的或經重新清潔的晶粒更換該一或多個晶粒中的任何被移除的晶粒;以及執行接合後退火以將一或多個晶粒介電接合到基板。
下面描述本揭露的其他及進一步的實施例。
本文提供了將一或多個晶粒接合到基板以使晶粒能夠為混合接合進行再加工的方法的實施例。在混合接合中,在拾取和放置期間接觸時,晶粒和基板側的活化介電材料會牢固地接合在一起。牢固的接合有助於將晶粒牢固地保持到基板上,但在晶粒與晶圓未對準和/或有缺陷的接合(顆粒引起的空隙、分層等)的情況下亦會使接合再加工變得困難。晶粒分離特別具有挑戰性,尤其是對於薄晶粒(例如,300 µm厚或更薄),此是由於薄晶粒的強介電接合強度和固有的機械脆性。由於晶粒破損以及基板和接合劑兩者受到散落的碎屑污染,所以使用習知機械手段進行晶粒分離是不合適的。本文所提供的方法包括允許暫時削弱晶粒與基板之間的介電接合強度以進行清潔再加工,並且與此同時允許在溫和退火之後恢復接合強度以實現高接合產率的程序。
用材料塗層塗覆經活化的基板或晶粒以將晶粒暫時接合到基板有利地促進具有接合缺陷或未對準的晶粒的再加工。材料塗層有助於防止受損的活化/脫水,並進一步防止晶粒在晶粒與基板接觸時牢固地接合在基板上。材料塗層亦有助於藉由表面張力或黏著性暫時將晶粒保持在適當位置。一旦完成任何所需的再加工,材料塗層可以有利地在溫和退火製程期間容易地蒸發並擴散離開接合界面,從而促進介電質與介電質的接合。一旦晶粒和基板的相鄰表面上的介電材料被接合,就可以升高退火溫度以促進金屬接合。
第1圖描繪了根據本揭露的至少一些實施例的將一或多個晶粒接合到基板的方法100的流程圖。在一些實施例中,方法100是晶圓上晶片(CoW)混合接合製程。在102處,方法100包括在一或多個晶粒或基板上施加材料塗層。在一些實施例中,材料塗層是液體塗層。在一些實施例中,材料塗層是例如經由沉積製程(諸如原子層沉積(atomic layer deposition, ALD)製程)施加的分子薄層的固體塗層。在一些實施例中,材料塗層是經由化學處理施加的固體塗層。例如,可以用硫化銨溶液浸塗基板,立即將該硫化銨溶液吹掉或沖洗掉,留下硫原子薄層附著至基板並使基板鈍化。硫原子薄層是固體層,該固體層可以在溫和退火期間擴散開。在另一個實例中,可以將硫醇化學處理施加至基板。一或多個晶粒可以是電漿表面活化之後的切單晶粒。與習知或真正的CoW混合接合製程相比,材料塗層是沿著一或多個晶粒與基板之間的接合界面設置的額外材料。例如,習知或真正的CoW包括濕法清潔、脫氣、電漿、紫外線曝光處理,之後再進行晶粒與基板的接合製程。
材料塗層可以是防止或基本上防止一或多個晶粒與基板之間的介電接合的任何製程相容材料。在一些實施例中,材料塗層是包含醇或幾種類型的醇的混合物的液體塗層。在一些實施例中,材料塗層是包含乙二醇和異丙醇的混合物的液體塗層。異丙醇可降低乙二醇的黏度並增加其流動性,以促進塗層均勻性並具有更小的材料層厚度。在一些實施例中,材料塗層是包含硫薄層或R-SH形式的有機硫化合物的固體塗層,其中R代表烷基或其他有機取代基。
例如,第2B圖描繪了根據本揭露的至少一些實施例的在將材料塗層204施加到基板202的上表面206(例如,經活化的表面)之後的基板的示意圖。在一些實施例中,材料塗層204可以施加到一或多個晶粒(例如,一或多個晶粒210)。材料塗層204可以在塗佈腔室212中施加。在一些實施例中,材料塗層204是經由任何合適的方法,諸如旋塗、蒸發、濺射、浸塗或噴塗施加的。因此,塗佈腔室212可為旋塗腔室、蒸發腔室、濺射腔室、浸塗槽或具有用於噴塗的噴嘴的腔室。在一些實施例中,材料塗層204為約1奈米至約100奈米厚。
在一些實施例中,方法100包括用預接合處理清潔基板,然後在一或多個晶粒210或基板202上施加材料塗層(例如,材料塗層204)。第2A圖描繪了根據本揭露的至少一些實施例的經歷預接合處理的基板202的示意圖。預接合處理在預接合腔室208中執行。在一些實施例中,預接合處理是濕法清潔製程,其中將清潔流體230引導到基板202的活化表面處。在一些實施例中,預接合處理是經由在基板202的經活化表面上方產生的電漿232進行的電漿處理。
在104處,方法100包括將一或多個晶粒(例如,一或多個晶粒210)放置在基板(例如,基板202)上,使得一或多個晶粒經由材料塗層(例如,材料塗層204)的表面張力或黏著性暫時黏附到基板。材料塗層204有利地促進了一或多個晶粒210在基板202上的暫時接合,與此同時防止或實質上防止了一或多個晶粒210與基板202之間的介電接合。第2C圖描繪了根據本揭露的至少一些實施例的放置在具有材料塗層204的基板202上的一或多個晶粒210中的晶粒的示意圖。在一些實施例中,在接合劑腔室214中將一或多個晶粒210放置的基板202上。接合劑腔室214通常包括工具220,該工具被配置為將一或多個晶粒210彈出、拾取、翻轉、對準和放置到基板202上。在一些實施例中,工具220包括具有一或多個開口224的噴嘴頭222,以用於經由施加到一或多個晶粒210的背面的真空吸力拾取和放置一或多個晶粒210。
該一或多個晶粒210通常包括一或多個金屬墊218,該一或多個金屬墊設置在由介電材料(例如矽)製成的主體216中。一或多個金屬墊218沿著與基板202的接合界面226設置。基板202包括一或多個金屬墊228,該一或多個金屬墊設置在由介電材料製成的主體241中且對應於晶粒的一或多個金屬墊218的位置。在一些實施例中,該一或多個金屬墊218、228可包含銅、金、銀、錫或鋁。例如,該一或多個金屬墊218可包含銅、具有痕量其他元素的銅合金、或在接合界面226處具有包含金、銀、錫、鋁等的金屬塗層或鍍層的銅。
在一些實施例中,該一或多個晶粒210的主體216包括與接合界面226相鄰的氧化矽層或氮化矽層。在一些實施例中,氧化矽層或氮化矽層為約50奈米至約1.2微米厚。在一些實施例中,該一或多個金屬墊218設置在氧化矽層或氮化矽層中。在一些實施例中,基板202的主體241包括與接合界面226相鄰的氧化矽層或氮化矽層。在一些實施例中,該一或多個金屬墊228設置在基板202的氧化矽層或氮化矽層中。在一些實施例中,基板202和一或多個晶粒210的相應氧化矽層或氮化矽層具有相似的厚度。
在106處,方法100包括檢查放置在基板上的一或多個晶粒中的每個晶粒的缺陷。在一些實施例中,缺陷包括晶粒與基板之間的空隙。例如,空隙可以在基板和晶粒的相鄰介電材料之間或基板和晶粒的相鄰金屬材料之間。在一些實施例中,大於1微米的空隙可被視為缺陷。在一些實施例中,缺陷包括由於例如沿接合界面226設置的濕氣或殘留物而導致的晶粒與基板之間的不適當黏合。在一些實施例中,缺陷可包括晶粒相對於基板的不對準,例如,其中一或多個金屬墊218、228不對準。在一些實施例中,缺陷可包括晶粒沿著晶粒/基板界面的邊緣從基板脫層。
在一些實施例中,檢查一或多個晶粒的缺陷包括逐晶粒檢查,或者換言之,在放置每個晶粒之後檢查。在一些實施例中,檢查一或多個晶粒的缺陷包括對暫時黏附到基板的多個晶粒或所有晶粒的基板級檢查。第2D圖描繪了根據本揭露的至少一些實施例的經歷缺陷檢查的暫時黏附到基板202的一或多個晶粒210中的晶粒的示意圖。在一些實施例中,檢查在檢查腔室215中進行。檢查腔室215可包括檢查工具240。檢查工具240可以利用可顯露表面下接合界面的接合品質的任何類型的計量技術。例如,在一些實施例中,檢查工具240可以是被配置為執行IR或近紅外計量的光學工具。在一些實施例中,檢查工具240可以是基於聲學的工具,諸如掃描聲學顯微鏡。在一些實施例中,檢查腔室215是獨立的腔室。在一些實施例中,檢查腔室215與接合劑腔室214整合。
在108處,方法100包括移除該一或多個晶粒中的任何被發現有缺陷(諸如上面論述的缺陷)的晶粒。在一些實施例中,移除該一或多個晶粒是經由真空抽吸、非接觸式拾取或機械刮削來執行的。例如,第2E圖描繪了根據本揭露的至少一些實施例的用於從基板分離晶粒的晶粒分離腔室217的示意圖。拾取器工具242可以從基板向一或多個晶粒210的背面施加真空吸力。在一些實施例中,非接觸式拾取可由經由聲束或波進行拾取組成。一或多個晶粒210經由材料塗層204暫時黏附至基板202促進了被發現有缺陷的晶粒的容易移除。在一些實施例中,拾取器工具242可以與工具220相似或相同。在一些實施例中,晶粒分離腔室217是獨立腔室。在一些實施例中,接合腔室214亦是晶粒分離腔室217。
在一些實施例中,方法100包括用新的經重新對準的或重新清潔的晶粒更換該一或多個晶粒中任何被移除的晶粒。晶粒更換程序可以類似於上面論述的晶粒放置程序中的任何晶粒放置程序。在一些實施例中,晶粒更換程序可以在獨立腔室中執行。在一些實施例中,晶粒更換程序可以在接合劑腔室214或不同於接合劑腔室214的另一接合劑腔室中執行。
在一些實施例中,方法100包括檢查所更換的新的經重新對準的或重新清潔的晶粒的缺陷。經更換的晶粒的檢查程序可以類似於上面論述的晶粒檢查程序。在一些實施例中,經更換的晶粒的檢查程序可以在獨立腔室中執行。在一些實施例中,可在檢查腔室215或不同於檢查腔室215的另一檢查腔室中執行經更換的晶粒的檢查程序。
在一些實施例中,方法100包括執行溫和退火製程以移除材料塗層並促進一或多個晶粒和基板的相鄰介電表面之間的介電接合。可以在約或略低於材料塗層204的沸點的第一溫度下執行溫和退火,使得該製程不會引起材料塗層204的快速蒸發/沸騰。此種快速蒸發/沸騰可在接合界面處非期望地產生蒸汽,該蒸汽推動/移位/移動晶粒並損害晶粒與基板之間的對準。在一些實施例中,大約可以在10%以內。在一些實施例中,溫和退火製程在約150攝氏度至約250攝氏度下執行約90分鐘至約150分鐘。在一些實施例中,退火腔室250可以經抽空/抽真空以促進材料塗層204的向外擴散。在一些實施例中,溫和退火製程移除材料塗層,但可能沒有熱到足以充分接合一或多個晶粒和基板的相鄰金屬表面。
第2F圖描繪了根據本揭露的至少一些實施例的退火腔室250的示意圖,圖示了在經歷溫和退火製程以移除材料塗層204之後的放置在基板202上的一或多個晶粒210的晶粒。退火腔室250例如可以是熔爐、烘箱、烘烤站等。在一些實施例中,由退火腔室250的加熱元件262提供的熱量260蒸發材料塗層204。在一些實施例中,退火腔室250是獨立腔室。
在一些實施例中,方法100包括執行接合後退火以促進一或多個晶粒和基板的相鄰金屬表面之間的金屬接合。在一些實施例中,溫和退火製程在執行接合後退火之前執行,以移除材料塗層並促進一或多個晶粒與基板之間的介電接合,而執行接合後退火以促進一或多個晶粒和基板的相鄰金屬表面之間的金屬接合。在一些實施例中,相鄰金屬表面包含銅、金、銀、錫或鋁中的至少一者。在一些實施例中,接合後退火在高於第一溫度但低於約400攝氏度的第二溫度下執行。在一些實施例中,接合後退火在約200攝氏度至約400攝氏度的溫度下執行。在一些實施例中,執行接合後退火以移除材料塗層並促進介電接合,而無需在接合後退火之前執行溫和退火。接合後退火可在溫和退火製程之後原位執行。在一些實施例中,接合後退火可在與溫和退火製程不同的單獨腔室或單獨處理工具中執行。
第2G圖描繪了根據本揭露的至少一些實施例放置在基板202上的晶粒的示意圖,該基板在退火腔室252中經歷接合後退火製程。退火腔室252例如可以是熔爐、烘箱、烘烤站等。在一些實施例中,由退火腔室252的加熱元件266提供的熱量264被配置為促進金屬接合。在一些實施例中,退火腔室252是獨立的腔室。在一些實施例中,退火腔室252是退火腔室250,使得溫和退火和接合後退火製程在同一腔室中執行。
本文所述的製程中的一或多個製程可以在多腔室處理工具中執行。例如,在一些實施例中,本文所述的所有製程都可以在多腔室處理工具中執行。在一些實施例中,除了接合後退火之外的所有製程都可以在多腔室處理工具中執行,而接合後退火在獨立工具中執行。第3圖描繪了根據本揭露的至少一些實施例的多腔室處理工具300。多腔室處理工具300可被配置以將一或多個晶粒210接合至基板202。多腔室處理工具300通常包括具有一或多個裝載埠306的工廠介面(factory interface, FI) 302,以用於將基板裝載到多腔室處理工具300中。基板可包括200 mm晶圓、300 mm晶圓、450 mm晶圓、載體基板、矽基板、玻璃基板、具有黏附至其的一或多個晶粒(例如,一或多個晶粒210)的帶狀框架基板等。FI 302可包括用於將基板從一或多個裝載埠306轉移到轉移腔室304的FI機器人328。
一或多個處理腔室310可以與轉移腔室304密封接合以執行本文所述的製程。如第3圖所示,處理腔室310A至處理腔室310D耦接至轉移腔室304。轉移機器人308通常容納在轉移腔室304中並且被配置為在FI 302與一或多個處理腔室310之間以及在處理腔室310A至310D之間傳輸基板。
該一或更多個處理腔室310可包括被配置為在大氣壓下操作的大氣腔室和被配置為在真空壓力下操作的真空腔室。大氣腔室的實例通常可包括濕法清潔腔室、退火腔室、計量腔室、接合腔室等。真空腔室的實例可以包括電漿腔室。一或多個處理腔室310可以是執行接合製程、清潔製程、檢查製程等所需的任何處理腔室或模組。例如,處理腔室310A可以是預接合腔室208,處理腔室310B可以是塗佈腔室212,處理腔室310C可以是接合劑腔室214,並且處理腔室310D可以是退火腔室250。在此類實施例中,接合腔室214亦可以是檢查腔室215。在一些實施例中,晶粒放置、晶粒檢查、晶粒移除、晶粒更換和經更換的晶粒的檢查可以在接合腔室214中完成。在一些實施例中,晶粒放置、晶粒檢查、晶粒移除、晶粒更換和經更換的晶粒的檢查可以在兩個或更多個單獨的處理腔室中完成。
多腔室處理工具300可以包括控制該多腔室處理工具的操作的控制器320。控制器320可以直接地,或者替代地藉由控制與多腔室處理工具300相關聯的電腦(或控制器)間接地控制多腔室處理工具300。在操作中,控制器320使得能夠從多腔室處理工具300進行資料收集和反饋,以最佳化多腔室處理工具300的效能。
儘管前面是針對本揭露案的實施例,但是在不脫離本揭露案的基本範疇的情況下,可以設計本揭露案的其他及進一步的實施例。
100:方法 102:步驟 104:步驟 106:步驟 108:步驟 202:基板 204:材料塗層 206:上表面 208:預接合腔室 210:晶粒 212:塗佈腔室 214:接合劑腔室 215:檢查腔室 216:主體 217:晶粒分離腔室 218:金屬墊 220:工具 222:噴嘴頭 224:開口 226:接合界面 228:金屬墊 230:清潔流體 232:電漿 240:檢查工具 241:主體 242:拾取器工具 250:退火腔室 252:退火腔室 260:熱量 262:加熱元件 264:熱量 266:加熱元件 300:多腔室處理工具 302:工廠介面(FI) 304:轉移腔室 306:裝載埠 308:轉移機器人 310:處理腔室 310A:處理腔室 310B:處理腔室 310C:處理腔室 310D:處理腔室 320:控制器 328:FI機器人
藉由參考附圖中描繪的本揭露的說明性實施例,可以理解上面簡要總結並且下面更詳細論述的本揭露的實施例。然而,附圖僅圖示了本揭露的典型實施例,因此不應被認為是對範疇的限制,因為本揭露可以允許其他同等有效的實施例。
第1圖描繪了根據本揭露的至少一些實施例的將一或多個晶粒接合到基板的方法的流程圖。
第2A圖描繪了根據本揭露的至少一些實施例的經歷預接合處理的一或多個晶粒或基板的示意圖。
第2B圖描繪了根據本揭露的至少一些實施例的在材料塗層處理之後的基板的示意圖。
第2C圖描繪了根據本揭露的至少一些實施例的放置在具有材料塗層的基板上的晶粒的示意圖。
第2D圖描繪了根據本揭露的至少一些實施例的經歷缺陷檢查的暫時黏附到基板的晶粒的示意圖。
第2E圖描繪了根據本揭露的至少一些實施例的用於從基板分離晶粒的晶粒分離腔室的示意圖。
第2F圖描繪了根據本揭露的至少一些實施例放置在基板上的晶粒的示意圖,該基板經歷溫和退火製程以移除材料塗層。
第2G圖描繪了根據本揭露的至少一些實施例放置在基板上的晶粒的示意圖,該基板經歷接合後退火製程。
第3圖描繪了根據本揭露的至少一些實施例的多腔室處理工具。
為了促進理解,在可能的情況下,使用相同的附圖標記來表示附圖中共用的元件。附圖不是按比例繪製的,並且為了清楚起見可以簡化。一個實施例的元件和特徵可以有益地結合到其他實施例中,而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:步驟
104:步驟
106:步驟
108:步驟

Claims (20)

  1. 一種將一或多個晶粒接合到一基板的方法,包括以下步驟: 在該一或多個晶粒或該基板上施加一材料塗層; 將該一或多個晶粒放置在該基板上,使得該一或多個晶粒經由該材料塗層的表面張力或黏著性暫時黏附至該基板; 檢查放置在該基板上的該一或多個晶粒中的每個晶粒的缺陷;以及 移除該一或多個晶粒中的任何被發現有缺陷的晶粒。
  2. 如請求項1所述之方法,進一步包括以下步驟:用一新的經重新對準的或經重新清潔的晶粒更換該一或多個晶粒中的任何被移除的晶粒。
  3. 如請求項2所述之方法,進一步包括以下步驟:在更換之後檢查該新的經重新對準的或經重新清潔的晶粒的缺陷。
  4. 如請求項1所述之方法,進一步包括以下步驟:在大約或略低於該經塗佈的材料的沸點的一第一溫度下執行一溫和退火製程以移除該材料塗層並促進該一或多個晶粒和該基板的相鄰介電表面之間的介電接合。
  5. 如請求項4所述之方法,進一步包括以下步驟:在高於該第一溫度但低於約400攝氏度的一第二溫度下執行一接合後退火以促進該一或多個晶粒和該基板的相鄰金屬表面之間的金屬接合,其中該等相鄰的金屬表面包含銅、金、銀、錫或鋁中的至少一者。
  6. 如請求項1至5中任一項所述之方法,其中移除該一或多個晶粒是經由真空抽吸、非接觸拾取或機械刮削執行的。
  7. 如請求項1至5中任一項所述之方法,其中該等缺陷包括每個晶粒與該基板之間的空隙、每個晶粒與該基板之間的不當黏合、每個晶粒相對於該基板的未對準、或每個晶粒與該基板的分層。
  8. 如請求項1至5中任一項所述之方法,其中該材料塗層包含一醇或醇的一混合物。
  9. 如請求項1至5中任一項所述之方法,其中有以下中的至少一者: 該材料塗層為約1奈米至約100奈米厚; 該材料塗層是經由旋塗、蒸發或噴塗施加的一液體塗層;或者 該材料塗層是一固體塗層。
  10. 如請求項1至5中任一項所述之方法,進一步包括以下步驟:用一濕法清潔製程清潔該基板,然後將該材料塗層施加到該一或多個晶粒和該基板中的至少一者上。
  11. 如請求項1至5中任一項所述之方法,其中檢查該一或多個晶粒的缺陷之步驟包括逐晶粒檢查。
  12. 如請求項1至5中任一項所述之方法,其中檢查該一或多個晶粒的缺陷之步驟包括以下步驟:對暫時黏附到該基板的該一或多個晶粒中的所有晶粒進行一基板級檢查。
  13. 一種非暫時性電腦可讀取媒體,該非暫時性電腦可讀取媒體包含指令,該等指令當由一或多個處理器執行時執行將一或多個晶粒接合到一基板上的方法,包括如請求項1至5中任一項所述的方法。
  14. 如請求項13所述之非暫時性電腦可讀取媒體,其中有以下中的至少一者: 該材料塗層包含一醇或醇的一混合物; 該材料塗層為約1奈米至約100奈米厚; 該材料塗層是經由旋塗、蒸發或噴塗施加的一液體塗層;或者 該材料塗層是一固體塗層。
  15. 如請求項1所述之方法,進一步包括以下步驟: 其中該材料塗層包括防止該一或多個晶粒與該基板之間的介電結合的一材料; 用新的經重新對準的或經重新清潔的晶粒更換該一或多個晶粒中的任何被移除的晶粒;以及 執行一退火製程以移除該材料塗層並將該一或多個晶粒接合到該基板。
  16. 如請求項15所述之方法,其中該退火製程包括: 執行一溫和退火製程以移除該材料塗層,以及 促進該一或多個晶粒和該基板的相鄰介電表面之間的介電接合;以及 執行一接合後退火以促進該一或多個晶粒和該基板的相鄰金屬表面之間的金屬接合。
  17. 如請求項16所述之方法,其中該溫和退火製程在約150攝氏度至約250攝氏度下執行約90分鐘至約150分鐘。
  18. 如請求項16所述之方法,其中該接合後退火在約200攝氏度至約400攝氏度的一溫度下執行。
  19. 如請求項15至18中任一項所述之方法,其中該方法在沒有一真空破壞的一多腔室處理工具中執行。
  20. 如請求項15至18中任一項所述之方法,其中該材料塗層包含乙二醇和異丙醇的一混合物。
TW112104727A 2022-02-11 2023-02-10 使晶粒能夠為混合接合再加工的程序 TW202347701A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/670,039 2022-02-11
US17/670,039 US20230260955A1 (en) 2022-02-11 2022-02-11 A procedure to enable die rework for hybrid bonding

Publications (1)

Publication Number Publication Date
TW202347701A true TW202347701A (zh) 2023-12-01

Family

ID=87559081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104727A TW202347701A (zh) 2022-02-11 2023-02-10 使晶粒能夠為混合接合再加工的程序

Country Status (3)

Country Link
US (1) US20230260955A1 (zh)
TW (1) TW202347701A (zh)
WO (1) WO2023154460A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240096664A1 (en) * 2022-09-15 2024-03-21 Applied Materials, Inc. On-board cleaning of tooling parts in hybrid bonding tool

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681437B1 (ko) * 2012-09-23 2016-11-30 도호쿠 다이가쿠 칩 지지 기판, 칩 지지 방법, 3차원 집적 회로, 어셈블리 장치 및 3차원 집적 회로의 제조 방법
US20170186730A1 (en) * 2015-12-26 2017-06-29 Invensas Corporation System and method for providing 3d wafer assembly with known-good-dies
CN110214369A (zh) * 2017-03-02 2019-09-06 Ev 集团 E·索尔纳有限责任公司 用于键合芯片的方法和装置
KR102152906B1 (ko) * 2018-11-20 2020-09-09 세메스 주식회사 본딩 장치 및 본딩 방법
KR20210044430A (ko) * 2019-10-15 2021-04-23 삼성전자주식회사 디스플레이 장치의 제조 방법, 중계 기판 및 기록 매체에 저장된 컴퓨터 프로그램

Also Published As

Publication number Publication date
WO2023154460A1 (en) 2023-08-17
US20230260955A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US20230187264A1 (en) Methods for bonding semiconductor elements
TWI778223B (zh) 用於處理裝置的技術
US11587860B2 (en) Method of forming thin die stack assemblies
KR101180497B1 (ko) 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치
TWI389246B (zh) A method of manufacturing a gas supply structure of an electrostatic chuck device, a gas supply structure of an electrostatic chuck unit, and an electrostatic chuck
JP6174059B2 (ja) 極薄ウェハーの仮接合の方法及び装置
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
TWI645476B (zh) 用於接觸表面之接合之方法
TW202347701A (zh) 使晶粒能夠為混合接合再加工的程序
CN112640039A (zh) 接合系统以及接合方法
JP2024056041A (ja) 接合方法
KR20240152336A (ko) 하이브리드 접합에 대한 다이 재작업을 가능하게 하기 위한 절차
JP2019204832A (ja) 部品実装システム、基板接合システム、部品実装方法および基板接合方法
WO2021210047A1 (ja) 半導体素子の製造方法
JP6590961B2 (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
TW202320193A (zh) 產生及準備電子組件之方法及裝置
JP2876786B2 (ja) 高純度雰囲気接合方法及び装置
JP2024538929A (ja) 部品を転写する方法および装置ならびに部品を用意する方法および装置
WO2023100831A1 (ja) チップ周部剥離装置、チップ供給装置、チップ供給システム、チップ接合システム、ピックアップ装置、チップ周部剥離方法、チップ供給方法、チップ接合方法およびピックアップ方法
WO2024147351A1 (ja) 接合方法、接合システム、照射装置および活性化処理装置
JP6652890B2 (ja) 基板洗浄装置、基板洗浄方法、搬送装置、及び、基板処理システム
CN118156113A (zh) 基板处理装置清洗方法、基板处理装置及基板处理方法
TW202343616A (zh) 基板處理裝置及基板處理方法
CN118571846A (zh) 半导体器件及其制造方法
Rardin et al. Enabling Thin Wafer Metal to Metal Bonding through Integration of High Temperature Polyimide Adhesives and Effective Copper Surface Cleaners