JP6174059B2 - 極薄ウェハーの仮接合の方法及び装置 - Google Patents

極薄ウェハーの仮接合の方法及び装置 Download PDF

Info

Publication number
JP6174059B2
JP6174059B2 JP2014561540A JP2014561540A JP6174059B2 JP 6174059 B2 JP6174059 B2 JP 6174059B2 JP 2014561540 A JP2014561540 A JP 2014561540A JP 2014561540 A JP2014561540 A JP 2014561540A JP 6174059 B2 JP6174059 B2 JP 6174059B2
Authority
JP
Japan
Prior art keywords
wafer
adhesive layer
chuck assembly
curing
cured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014561540A
Other languages
English (en)
Other versions
JP2015517201A (ja
Inventor
ジョージ，グレゴリー
ルッター，シュテファン
Original Assignee
スス マイクロテク リソグラフィー，ゲーエムベーハー
スス マイクロテク リソグラフィー，ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スス マイクロテク リソグラフィー，ゲーエムベーハー, スス マイクロテク リソグラフィー，ゲーエムベーハー filed Critical スス マイクロテク リソグラフィー，ゲーエムベーハー
Publication of JP2015517201A publication Critical patent/JP2015517201A/ja
Application granted granted Critical
Publication of JP6174059B2 publication Critical patent/JP6174059B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Description

本発明は極薄ウェハーの仮接合の方法及び装置に関し、より詳細には、デュアルコーティング及びデュアル硬化プロセスを含む仮ウェハー接合に関する。
［関連する同時係属出願の相互参照］
本出願は、２０１２年３月１６日に出願され、「METHOD AND APPARATUS FOR TEMPORARY BONDING OF ULTRA THIN WAFERS」と題する米国仮特許出願第６１／６１１６２７号の利益を主張し、その内容は引用することにより明確に本明細書の一部をなす。
本出願は、２０１０年４月１５日に出願され、「APPARATUS FOR THERMAL-SLIDE DEBONDING TEMPORARY BONDED SEMICONDUCTORWAFERS」と題する米国特許出願第１２／７６０９７３号の継続出願であり、同出願と同一出願人によるものであるとともにその内容は引用することにより明確に本明細書の一部をなす。
幾つかの半導体ウェハープロセスは、ウェハー薄化ステップを含む。応用形態によっては、集積回路（ＩＣ）デバイスを製造するために、ウェハーは１００マイクロメートル未満の厚みまで薄化される。薄いウェハーは、製造されたＩＣデバイスの熱除去を改善し、電気的な動作を向上させるという利点を有する。一例では、熱除去を改善したパワー相補型金属酸化物半導体（ＣＭＯＳ）デバイスを製造するために、ＧａＡｓウェハーが２５マイクロメートルまで薄化される。ウェハー薄化は、デバイスのキャパシタンスを下げ、かつそのインピーダンスを上げることにも寄与し、そのいずれも結果として、製造されたデバイスの全体サイズを小さくする。他の応用形態では、３Ｄ集積接合のため及びスルーウェハービアを製造するためにウェハー薄化が用いられる。
ウェハー薄化は通常、裏面研削及び／又は化学機械研磨（ＣＭＰ）によって実行される。ＣＭＰは、液体スラリーの存在下で、ウェハー表面を硬質で平坦な回転式水平プラッターと接触させることを含む。スラリーは通常、アンモニア、フッ化物又はその組み合わせ等の化学エッチング剤とともに、ダイヤモンド又は炭化シリコンのような研磨剤を含む。研磨材は基板を薄化させ、一方、エッチング剤はサブミクロンレベルにおいて基板表面を研磨する。目標とする厚みを達成するために、或る量の基板が除去されるまで、ウェハーは研磨材と接触した状態に維持される。
２００マイクロメートルよりも厚いウェハーの場合、ウェハーは通常、真空チャック又は幾つかの他の機械的な取付手段を利用する固定具を用いて適所に保持される。しかしながら、２００マイクロメートルよりも薄いウェハー、特に１００マイクロメートルよりも薄いウェハーの場合、ウェハーを機械的に保持すること、及び薄化中にウェハーの平坦性及び完全性の制御を維持することが益々困難になる。これらの事例では、実際には、ＣＭＰ中にウェハーが微小破壊を引き起こすこと及び壊れることが起こりがちである。
薄化中にウェハーを機械的に保持する代替形態は、デバイスウェハー（すなわち、デバイスに加工されるウェハー）の第１の表面をキャリアウェハー上に取り付けることと、露出した反対側のデバイスウェハー表面を薄化することとを含む。キャリアウェハーとデバイスウェハーとの間の接合は仮であり、薄化処理ステップ及び他の任意の処理ステップの終了時に除去される。
熱硬化する接着構成要素の使用を含む、幾つかの仮接合技法が提案されてきた。これらの接着に基づく仮接合技法では、厚い濡れ接着層が、ハンダバンプ、コネクタ及び集積回路（ＩＣ）デバイスを含む、デバイスウェハー表面の構造全体を覆うように、デバイスウェハー表面上に塗布される。濡れ接着層は２５マイクロメートル〜１５０マイクロメートルの範囲内の標準厚を有する。その後、濡れ接着層をキャリアウェハー表面と接触させ、その後、接着剤を硬化させて、結果としてデバイスウェハーをキャリアウェハーに接合する。言及されたように、その接合は仮であり、化学物質、熱又は放射作用を用いることにより、処理後に接着層を溶解することによって除去することができる。
このプロセスに伴う問題のうちの１つが、厚い接着層が、ウェハー表面平坦度の高い全厚ばらつき（ＴＴＶ）を引き起こすことである。ＴＴＶへの主な影響は、結合後の熱硬化プロセスに由来する。詳細には、結合後の接着層の厚みはＴＴＶ誤差の大きさに直接相関がある。さらに、厚い濡れ接着層は、未硬化の状態においてウェハー接合ステップ中に側面から接着剤を「押し出す」リスクを高める。したがって、薄化済みのウェハーを仮接合するために用いられる接着層の厚みを低減することが望ましい。
本発明は極薄ウェハーの仮接合及び製造の方法及び装置に関し、より詳細には、デュアルコーティング及びデュアル硬化プロセスを含む仮ウェハー接合に関する。
概して、一態様では、本発明は、以下のことを含む、２つのウェハー表面を仮接合する方法を特徴とする。最初に、互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設する。次に、互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設する。次に、第１のウェハーの第１の表面上に第１の接着層を塗布する。次に、第１の接着層を硬化させ、それにより、硬化済みの第１の接着層を作製する。次に、第２のウェハーの第１の表面上に第２の接着層を塗布する。次に、上側チャックアセンブリと、上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールを配設する。次に、第１のウェハーをボンダーモジュールに挿入し、硬化済みの第１の接着層を有する、第１のウェハーの第１の表面が下向きになるように、第１のウェハーを上側チャックアセンブリによって保持する。次に、第２のウェハーをボンダーモジュールに挿入し、第２の接着層が上向きになり、かつ第１の接着層と向かい合うように、第２のウェハーを下側チャックアセンブリ上に配置する。次に、下側チャックアセンブリを上方に移動し、第２の接着層を硬化済みの第１の接着層と接触させ、その後、第２の接着層を硬化させ、それにより、第１のウェハーと第２のウェハーとの間に仮接合を形成する。
本発明のこれらの態様の実施態様は、以下の特徴のうちの１つ又は複数を含むことができる。ホットプレートを第２のウェハーの第２の表面と接触させることによって、第２の接着層を硬化させる。第１の接着層はスピンコーティングによって第１のウェハーの第１の表面に塗布される。第１の接着層はシリコーンエラストマーを含む。第１の接着層及び第２の接着層の硬化は、８０℃〜１６０℃の範囲内の硬化温度及び１分〜１５分の範囲内の硬化時間において行われる。上側チャックアセンブリ及び下側チャックアセンブリはそれぞれ低力上側チャック及び低力下側チャックを備えており、ボンダーモジュールを最初に排気し、その後、パージングによって、ボンダーモジュールを大気圧まで昇圧することによって、第２の接着層を硬化済みの第１の接着層と接触させる。本方法は、仮接合された第１のウェハー及び第２のウェハーを硬化させることを更に含む。仮接合された第１のウェハー及び第２のウェハーの硬化は、１２０℃〜２２０℃の範囲内の硬化温度及び１分〜１５分の範囲内の硬化時間において行われる。本方法は、第１のウェハーの第２の表面を薄化し、その後、薄化済みの第１のウェハーを第２のウェハーから剥離することを更に含む。
概して、別の態様では、本発明は、第１のコーティングチャンバーと、第２のコーティングチャンバーと、硬化チャンバーと、ボンダーモジュールとを含む、２つのウェハー表面を仮接合する装置を特徴とする。第１のコーティングチャンバーは、第１のウェハーの第１の表面上に第１の接着層を塗布するように構成される。第２のコーティングチャンバーは、第２のウェハーの第１の表面上に第２の接着層を塗布するように構成される。硬化チャンバーは、第１のウェハーの第１の接着層を硬化させるように構成される。ボンダーモジュールは、上側チャックアセンブリと、上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備える。上側チャックアセンブリは、硬化済みの第１の接着層を有する、第１のウェハーの第１の表面が下向きになるように、第１のウェハーを保持するように構成される。下側チャックアセンブリは、第２の接着層が上向きになり、かつ硬化済みの第１の接着層と向かい合うように、第２のウェハーを保持するように構成される。下側チャックアセンブリは、上方に移動し、それにより、第２の接着層を硬化済みの第１の接着層と接触させるように構成される。硬化チャンバーは、ホットプレートを第２のウェハーの第２の表面と接触させることによって、第２の接着層を硬化させるように更に構成され、それにより、第１のウェハーと第２のウェハーとの間に仮接合を形成する。上側チャックアセンブリ及び下側チャックアセンブリはそれぞれ低力上側チャック及び低力下側チャックを備え、第２の接着層は、最初にボンダーモジュールを排気し、その後、パージングによってボンダーモジュールを大気圧まで昇圧することによって硬化済みの第１の接着層と接触する。
概して、別の態様では、本発明は、以下のことを含む、２つのウェハー表面を仮接合する方法を特徴とする。互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設する。互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設する。第１のウェハーの第１の表面上に第１の接着層を塗布する。次に、第１の接着層を硬化させ、それにより、硬化済みの第１の接着層を作製する。次に、硬化済みの第１の接着層上に第２の接着層を塗布する。上側チャックアセンブリと、上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールを配設する。第１のウェハーをボンダーモジュールに挿入し、硬化済みの第１の接着層及び第２の接着層を有する、第１のウェハーの第１の表面が下向きになるように、第１のウェハーを上側チャックアセンブリによって保持する。次に、第２のウェハーをボンダーモジュールに挿入し、第２のウェハーの第１の表面が上向きになり、かつ第２の接着層と向かい合うように、第２のウェハーを下側チャックアセンブリ上に配置する。次に、下側チャックアセンブリを上方に移動し、第２のウェハーの第１の表面を第２の接着層と接触させ、その後、第２の接着層を硬化させ、それにより、第１のウェハーと第２のウェハーとの間に仮接合を形成する。
概して、別の態様では、本発明は、第１のコーティングチャンバーと、硬化チャンバーと、第２のコーティングチャンバーと、ボンダーモジュールとを含む、２つのウェハー表面を仮接合する装置を特徴とする。第１のコーティングチャンバーは、第１のウェハーの第１の表面上に第１の接着層を塗布するように構成される。硬化チャンバーは、第１のウェハーの第１の接着層を硬化させるように構成され、それにより、第１の硬化済み接着層を作製する。第２のコーティングチャンバーは、第１の硬化済み接着層上に第２の接着層を塗布するように構成される。ボンダーモジュールは、上側チャックアセンブリと、上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを含む。上側チャックアセンブリは、硬化済みの第１の接着層及び第２の接着層を有する第１のウェハーの第１の表面が下向きになるように、第１のウェハーを保持するように構成される。下側チャックアセンブリは、第２のウェハーの第１の表面が上向きになり、かつ第２の接着層と向かい合うように、第２のウェハーを保持するように構成される。下側チャックアセンブリは、上方に移動し、それにより、第２のウェハーの第１の表面を第２の接着層と接触させるように構成される。硬化チャンバーは、第２の接着層を硬化させるように更に構成され、それにより、第１のウェハーと第２のウェハーとの間に仮接合を形成する。
概して、別の態様では、本発明は、以下のことを含む、２つのウェハー表面を仮接合する方法を特徴とする。互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設する。互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設する。第１のウェハーの第１の表面上に第１の接着層を塗布する。次に、第１の接着層を硬化させ、それにより、硬化済みの第１の接着層を作製する。次に、第２のウェハーの第１の表面上に第２の接着層を塗布する。上側チャックアセンブリと、上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールを配設する。次に、第１のウェハーをボンダーモジュールに挿入し、硬化済みの第１の接着層を有する、第１のウェハーの第１の表面が上向きになるように、第１のウェハーを下側チャックアセンブリ上に配置する。次に、第２のウェハーをボンダーモジュールに挿入し、第２の接着層が下向きになり、かつ第１の接着層と向かい合うように、第２のウェハーを上側チャックアセンブリによって保持する。次に、下側チャックアセンブリを上方に移動し、第１の接着層を第２の接着層と接触させる。最後に、第２の接着層を硬化させ、それにより、第１のウェハーと第２のウェハーとの間に仮接合を形成する。
概して、別の態様では、本発明は、以下のことを含む、２つのウェハー表面を仮接合する方法を特徴とする。互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設する。互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設する。第１のウェハーの第１の表面上に第１の接着層を塗布する。次に、第１の接着層を硬化させ、それにより、硬化済みの第１の接着層を作製する。次に、第２のウェハーの第１の表面上に第２の接着層を塗布する。次に、第１の接着層と第２の接着層とを接触させる。最後に、第２の接着層を硬化させ、それにより、第１のウェハーと第２のウェハーとの間に仮接合を形成する。
図面を参照すると、幾つかの図を通して、類似の符号は類似の部品を表す。
仮ウェハー接合プロセス及び剥離プロセスの第１の例の概略図である。 仮ウェハー接合プロセス及び剥離プロセスの第２の例の概略図である。 ボンダーの概略的な断面図と、図１Ａ及び図１Ｂの仮ウェハー接合プロセスを実行するためのプロセスステップのリストとを示す図である。 図１Ａのレーザー剥離ステップの概略的な側断面図である。 図１Ａ及び図１Ｂの機械剥離ステップの概略的な側断面図である。 図１Ａ及び図１Ｂのディテーピングプロセスの概略図である。 本発明による、デュアルコート及びデュアル硬化仮接合プロセスの概略図である。 本発明による、デュアルコート及びデュアル硬化仮接合プロセスの概略図である。 本発明による、デュアルコート及びデュアル硬化仮接合プロセスによって達成される接合後ＴＴＶ結果を示す図である。 本発明による、デュアルコート及びデュアル硬化仮ボンダーシステムの全体的なブロック図である。
図１Ａを参照すると、仮接合プロセス８０ａが、以下のステップを含む。最初に、デバイスウェハー２０の表面が、接着層２３でコーティングされる（８２）。一例では、接着層２３は、アメリカ合衆国ミネソタ州の3M社によって製造される、ＵＶ硬化性接着剤ＬＣ３２００（商標）である。接着剤でコーティングされたデバイスウェハーは、その後、反転される（８４）。次に、キャリアウェハー３０の表面３０ａ上に光吸収剥離層３３がスピンコーティングされる（８６）。一例では、光吸収剥離層３３は、アメリカ合衆国ミネソタ州の3M社によって製造される、ＬＣ４０００である。次に、接着層２３を有するデバイスウェハーの表面２０ａが光吸収剥離層３３を有するキャリアウェハー３０の表面３０ａと向かい合うように、反転されたデバイスウェハー２０がキャリアウェハー３０と位置合わせされる。２つの表面２０ａ及び３０ａを接触させて、ＵＶ光によって接着層２３を硬化させる（８７）。２つのウェハーは、図２に示されるように、仮ボンダー４１０において接合される（８８）。その接合は、光吸収剥離層３３と接着層２３との間の仮接合であり、０．１ｍｂａｒの真空下で、かつ低い接合力を加えて形成される。
図２を参照すると、レーザー吸収剥離層ＬＴＨＣ層３３を備えるキャリアウェハー３０が上側チャック４１２上に配置され、保持ピン４１３によって所定の位置に保持される。次に、デバイスウェハー２０が、接着層２３を上向きにして下側チャック４１４上に配置される。次に、ウェハー２０、３０が位置合わせされ、チャンバーが排気され、キャリアウェハー３０を有する上側チャック４１２をデバイスウェハー２０上に落下させる。剥離層３３と接着層２３との間に接合を形成するために、低い力が加えられる。次に、接合されたウェハースタック１０が取り出され、ＵＶ光によって接着剤を硬化させる。他の実施形態では、キャリアウェハー３０が下側チャック４１４上に配置され、デバイスウェハー２０が上側チャック４１２上に配置される。他の実施形態では、ウェハーをホットプレートと接触させることによって、又は熱放射によって、接着層を熱硬化させる。
次に、仮接合されたウェハースタック１０がＣＭＰチャンバー内に配置され、デバイスウェハー２０の背面がＣＭＰによって薄化される。薄化プロセス後に、ウェハースタック１０は剥離プロセス８０ｂによって剥離される。
図１Ａに戻ると、剥離プロセス８０ｂは以下のステップを含む。接合されたウェハースタック１０がダイシングフレーム２５上に取り付けられ（５６）、キャリアウェハー３０が、図３に示されるように、ＹＡＧレーザービームを照射される。レーザービームによって、ウェハースタックは剥離層３３に沿って分離し（５７）、図４に示されるように、エッジ３１を押し上げることによって、分離されたキャリアウェハー３０がデバイスウェハー２０から機械的に持ち上げられる（５８）。レーザー剥離プロセスは化学物質を利用しない低応力プロセスであり、室温において実行される。機械的剥離プロセスは、極めて低い力を利用する。分離後に、キャリアはリサイクルされ、洗浄され、再利用される。機械的剥離作業は、「Apparatus for mechanically debonding temporary bonded semiconductorwafers」と題する同時係属の特許出願第１２／７６１０１４号において記述されており、その内容は引用することにより本明細書の一部をなす。その後、デバイスウェハー表面２０ａから接着層２３が剥がされ（５９）、薄化されたデバイスウェハー２０はダイシングフレーム２５によって依然として支持されている。図５を参照すると、露出した接着層２３の上にディテーピングテープ（detaping tape）１５５が貼付される。一例では、ディテーピングテープ１５５は、3M社によって製造されるテープ３３０５である。テープ３３０５は、透明ポリエステルフィルムテープであり、シリコン裏面研削テープを除去するために特に設計された強力なゴム系接着剤を塗布されている。ディテーピングテープ１５５を接着層２３上に押圧し、付着させて、テープ１５５が剥がされるときに、接着層１５５もデバイスウェハー２０の表面２０ａから剥がされる。化学的洗浄を用いて、デバイスウェハー表面２０ａから任意の残された接着剤残留物を除去することができる。しかしながら、ディテーピングプロセス１５０による接着層２３除去後のデバイスウェハー２０上の接着剤残留物レベルは最小であり、一般に、剥がした後の洗浄は不要である。ディテーピングプロセスによる接着層の除去は、薄化されたウェハーへの応力をほとんど引き起こさず、低ｋ誘電体に適合する。
図１Ｂを参照すると、別の例では、仮接合プロセス８０ｃは以下のステップを含む。最初に、デバイスウェハー２０が、後にプラズマ化学気相成長プロセス（ＰＥＣＶＤ）によって「剥離層」２１ａに変換される前駆物質の非常に薄い層２１でコーティングされる。完成した「剥離層」２１の全厚は約１００ｎｍである。約１０ワットの低プラズマエネルギーはウェハーを室温に保持する。プラズマパラメータを変更することによって、剥離層２１の接着力を変更することができる。次のステップでは、デバイスウェハーの任意の表面形状を覆うために、キャリアウェハー３０がエラストマーの厚い層２３でスピンコーティングされる。一度のコーティングステップにおいて、約６０μｍから最大で２００μｍまでの層厚が可能である。エラストマーは液体で、粘性の高い材料である。接合及び硬化後のエラストマーの機械的特性によって、研削砥石がウェハーの周縁部の外側にあるエラストマーも裏面研削できるようになる。次のステップにおいて、上記の低力接合プロセスを用いて、デバイスウェハー２０がキャリアウェハー３０に接合される。両方のサンプルが、中心を合わせて互いに約１０ｍｍ離した状態で接合チャンバー４１０に入れられる。デバイスウェハー２０は、約１００ｎｍ厚の非常に薄い剥離層２１でコーティングされ、キャリアウェハー３０は、はるかに厚いエラストマー２３（約１００μｍ）でコーティングされる。この時点では、エラストマー２３は依然として液体であり、キャリアウェハーの外縁において数１０μｍのエッジビードを形成する。接合チャンバー４１０を排気した後に、２つのウェハー２０、３０を接触させ、上側デバイスウェハー２０は最初にキャリアウェハー３０上のエラストマー２３とエッジビード上で接触し、それにより、両方のサンプル間の内側空間を封止する。接合チャンバーをパージングすることによって、ウェハーと接触するいかなる機械的な力も用いることなく、接合チャンバー４１０内の両方のサンプルが大気圧だけによって互いに押圧される。次に、接合されたウェハースタック１０がＣＭＰによって薄化され、その後、薄化済みのデバイスウェハー２０がキャリアウェハー３０から剥離される。この場合、剥離は純粋に機械的に行われる。ウェハースタック１０がダイシングテープに取り付けられ、ダイシングテープは、薄化されたウェハー側がテープに接着された状態でダイシングフレーム上に保持される。平坦で多孔性のプレートを用いて、テープ上に取り付けられた薄化されたウェハーが真空によって吸い込まれる。このアセンブリは、繊細な薄化済みのウェハーを平坦で非常に安定した定位置に保持する。わずかに可撓性で軟質の曲げることができる真空チャックを用いて、図１Ｂに示されるように、キャリアウェハー３０を片側から持ち上げることによって、キャリアウェハー３０を取り去ることができる。
上記で言及されたように、これらの仮接合プロセス８０ａ、８０ｃに伴う問題のうちの１つは、接着層２３が厚く（２５マイクロメートル〜１５０マイクロメートルの範囲）、これがデバイスウェハー表面平坦度の高い全厚ばらつき（ＴＴＶ）を引き起こすことである。ＴＴＶへの主な影響は、結合後の硬化プロセスに由来する。実際には、結合後の接着層の厚みはＴＴＶ誤差の大きさに相関がある。さらに、厚い濡れ接着層は、未硬化の状態におけるウェハー結合ステップ（８４）中に側面からの「押し出し」が起こるリスクを高める。本発明は、デュアルコーティングステップ及びデュアル硬化ステップを含むプロセスを適用することによって、これらの問題に対処する。
図６Ａを参照すると、本発明のデュアルコーティング／デュアル硬化プロセス３００は以下のステップを含む。図６Ａに示されるように、第１のコーティングステップ３１０において、デバイスウェハー２０が、ハンダバンプ２０ａが覆われるように、濡れ接着層２３ａでスピンコーティングされる。デバイスウェハー２０は、上記のように、剥離層２１を含む場合もある。一例では、ハンダバンプ２０ａは、８０マイクロメートルの高さ６２を有し、接着層２３ａは、ハンダバンプ上方の接着層の厚み６１が約２５マイクロメートルであるように堆積される。次の第１の硬化ステップ３３０において、デバイスウェハー２０上の濡れ接着層２３ａを硬化させ、それにより、結果として、硬化した接着層２３ａは１０５マイクロメートルの全厚６４を有するようになる。一例では、第１の硬化ステップ３３０の場合、硬化温度は１２０℃であり、硬化時間は１０分である。第２のコーティングステップ３２０において、キャリアウェハー３０が薄い濡れ接着層２３ｂでスピンコーティングされる。一例では、濡れ接着層２３ｂの厚み６５は２５マイクロメートルである。コーティングプロセスパラメータ又はコーティング組成を変更することによって、濡れ接着層２３ｂの厚みを更に薄くすることができる。次のステップ３４０において、図６Ａ及び図６Ｂに示されるように、硬化した接着層２３ａを有するデバイスウェハー２０が上側チャック４１２によって保持されるように、デバイスウェハーがボンダー４１０内に配置され、濡れ接着層２３ｂが硬化した接着層２３ａと向かい合うように、濡れ接着層２３ｂを有するキャリアウェハー３０が下側チャック４１４上に配置される。上記で言及されたように、上側チャック４１２及び下側チャック４１４はいずれも低力チャックである。ボンダーチャンバー４１０は１０ｍｂａｒのレベルまで空気を抜かれる。次に、下側チャック４１４が方向４１５に沿って上方に移動し、図６ｂに示されるように、結合されたウェハースタック１０を形成するために（３５０）、２つの接着層２３ａ及び２３ｂを互いに接触させる。その後、ボンダーチャンバー４１０は通気され、大気圧まで昇圧され、その後、結合されたウェハースタック１０が取り出される。次のステップ３６０において、第２の硬化ステップを行うために、結合されたウェハースタック１０が（図６Ｂ及び図８に示される）硬化チャンバー４０６内に配置される。この第２の硬化ステップ３６０において、ホットプレート４１６をキャリアウェハー３０の背面と接触させ、濡れ接着層２３ｂを硬化させ、それにより、結果として、キャリアウェハー３０をデバイスウェハー２０に仮接合する。一例では、この第２の硬化ステップの場合の硬化温度も１２０℃であり、その時間は約１５分である。全ての接着層２３ａ、２３ｂを完全に硬化させるのを確実にするために、最後の硬化ステップ（図示せず）も適用される。最後の硬化温度は１９０℃であり、その時間は１０分である。次のステップにおいて、結合されたウェハースタック１０はＣＭＰによって薄化され、その後、薄化済みのデバイスウェハー２０は、上記のように、キャリアウェハー３０から剥離される。
一例では、デバイスウェハー２０は（ハンダバンプを除いて）７７５マイクロメートルの厚みを有し、ハンダバンプは８０マイクロメートルの高さを有する。キャリアウェハー３０は、７７５マイクロメートルの厚みを有するブランクシリコンウェハーであるか、又は６００マイクロメートルの厚みを有するガラスウェハーである。接着剤は、ドイツ連邦共和国ミュンヘンのThin Materials社によって供給されるシリコーンエラストマーＴＭＡＴ３．２である。仮接合装置４１０は、ドイツ連邦共和国ガーヒンク・バイ・ミュンヘンのSuss Microtec社によって供給されるボンダーＸＢＳ３００である。一体型ＸＢＳ３００レーザー変位厚み測定によって、又はブランクウェハー上のコーティング均一性を測定するためにFoothill Instruments社によって提供される表面計測機器によって、表面計測が提供される。図７は、通常の接合後ＴＴＶ結果を表す。
他の実施形態では、濡れ接着層２３ｂは、キャリアウェハー３０の代わりに、硬化済みの接着層２３ａに塗布される。全ての場合に、任意の接合後のウェハー対における接着剤の押し出しは観測されなかった。図８に示されるように、プロセスのスループットを改善するために、複数のコーティングモジュール４０２、４０４、４０８を用いることができる。
本発明の幾つかの実施形態が説明されてきた。それにもかかわらず、本発明の趣旨及び範囲から逸脱することなく、種々の変更を加えることができることは理解されよう。したがって、他の実施形態も以下の特許請求の範囲内にある。
図１Ａ
２０ Device Wafer デバイスウェハー
３０ Carrier キャリア
５６ Mount to Frame フレームに取り付ける
５７ YAG Laser release ＹＡＧレーザー剥離する
５８ Mechanical lift 機械的に持ち上げる
５９ Peel Adhesive 接着剤を剥がす
８０ａ TEMORARY BOND PROCESS 仮接合プロセス
８０ｂ DEBOND PROCESS 剥離プロセス
８２ Coat with UV curable adhesive ＵＶ硬化性接着剤でコーティングする
８４ Flip Wafer ウェハーを反転する
８６ Coat/bake with Laser absorbing Releaselayer レーザー吸収剥離層でコーティング／加熱乾燥する
８７ UV cure adhesive 接着剤をＵＶ硬化させる
Mechanical (optical) Alignment 機械的（光学的）位置合わせ
８８ Temporary Bond 仮接合する
Processed Device Wafer 処理済みデバイスウェハー
Carrier キャリア
Thinned wafer supported by frame 薄化されたウェハーがフレームによって支持される

図１Ｂ
２０ Si-Wafer シリコンウェハー
２１ Release Layer 剥離層
２３ Adhesive layer 接着層
３０ Carrier キャリア
８０ｃ TEMORARY BOND PROCESS ANDDEBOND PROCESS 仮接合プロセス及び剥離プロセス
Preparation of silicon wafer シリコンウェハーの準備
Spin Coating スピンコーティング
Preparation of carrier キャリア準備
Bonding 接合する
Thinning 薄化する
Bonding and Thinning 接合及び薄化
TSV Processing ＴＳＶ処理
Lamination to dicing tape or permanentbonding ダイシングテープに張り合わせる又は永久接合
De-bonding 剥離する

図２
Process Basics プロセス基本要素
Place LTHC carrier on top chuck 上側チャック上にＬＴＨＣキャリアを配置する
Apply holding pins 保持ピンを適用する
Place adhesive wafer on bottom chuck 下側チャック上に接着ウェハーを配置する
Robot align ロボット位置合わせ
Vacuum pump down 真空まで空気を抜く
Top chuck moves down, sliding on holdingpins 上側チャックを下方に移動し、保持ピン上を摺動する
Apply force 力を加える
Unload stack スタックを取り出す
UV cure adhesive 接着剤をＵＶ硬化させる

図３
Laser レーザー

図６Ａ
２０ Device Wafer デバイスウェハー
２３ａ Adhesive Wet 接着剤濡れ
Adhesive, Cured 接着剤硬化済み
２３ｂ Wet adhesive 濡れ接着剤
３０ Carrier Wafer キャリアウェハー
６１ Bump coverage Exampleバンプ被覆例
６２ Bump height Example バンプ高例
６４ Cured layer 1 Example硬化済み層１例
６５ 2nd coatthickness Example 第２のコーティング厚例
３１０ Coat 1 コーティング１
３２０ Coat 2 コーティング２
３３０ Reflow/Cure &Cool 1 リフロー／硬化及び冷却１
３４０ LF Load ＬＦ装填
４１２ LF Upper Chuck ＬＦ上側チャック
４１４ LF Lower Chuck ＬＦ下側チャック

図６Ｂ
２０ Device Wafer デバイスウェハー
２３ａ Adhesive, Cured 接着剤、硬化済み
２３ｂ Wet adhesive 濡れ接着剤
３０ Carrier Wafer キャリアウェハー
３１０ Carrier Wafer キャリアウェハー
３５０ Low Force Join 低力結合
３６０ Cure/Cool 2 硬化／冷却２
４１２ LF Upper Chuck ＬＦ上側チャック
４１４ LF Lower Chuck ＬＦ下側チャック
４１６ Hot Plate ホットプレート

図７
Thickness 厚み

図８
４０２、４０４、４０８ CoatingChamber コーティングチャンバー
４１０ Bonder ボンダー
４０６ Adhesive CuringChamber 接着剤硬化チャンバー

Claims (25)

  1. ２つのウェハー表面を仮接合する方法であって、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設することと、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設することと、
    前記第１のウェハーの前記第１の表面上に第１の接着層を塗布することと、
    前記第１の接着層を硬化させることであって、それにより、硬化済みの第１の接着層を作製することと、
    前記第２のウェハーの前記第１の表面上に第２の接着層を塗布することと、
    上側チャックアセンブリと、該上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールを配設することと、
    前記第１のウェハーを前記ボンダーモジュールに挿入し、前記第１のウェハーの、前記硬化済みの第１の接着層を有する前記第１の表面が下向きになるように前記第１のウェハーを前記上側チャックアセンブリによって保持することと、
    前記第２のウェハーを前記ボンダーモジュールに挿入し、前記第２の接着層が上向きになりかつ前記第１の接着層と向かい合うように前記第２のウェハーを前記下側チャックアセンブリ上に配置することと、
    前記下側チャックアセンブリを上方に移動し、濡れている前記第２の接着層を前記硬化済みの第１の接着層と接触させることと、
    前記第２の接着層を硬化させることであって、それにより、前記第１のウェハーと前記第２のウェハーとの間に仮接合を形成することと、
    を含む、２つのウェハー表面を仮接合する方法。
  2. ホットプレートを前記第２のウェハーの前記第２の表面と接触させることによって、前記第２の接着層を硬化させる、請求項１に記載の方法。
  3. 前記第１の接着層及び前記第２の接着層を紫外線（ＵＶ）、熱、圧力、触媒、化学物質又は時間によって誘発される硬化プロセスのうちの少なくとも１つによって硬化させる、請求項１に記載の方法。
  4. 前記第１の接着層はスピンコーティングによって前記第１のウェハーの前記第１の表面に塗布される、請求項１に記載の方法。
  5. 前記第１の接着層はシリコーンエラストマーを含む、請求項１に記載の方法。
  6. 前記第１の接着層及び前記第２の接着層の前記硬化は、８０℃〜１６０℃の範囲内の硬化温度及び１分〜１５分の範囲内の硬化時間において行われる、請求項１に記載の方法。
  7. 前記上側チャックアセンブリ及び前記下側チャックアセンブリはそれぞれ低力上側チャック及び低力下側チャックを備えており、前記ボンダーモジュールを最初に排気し、その後、パージングによって、前記ボンダーモジュールを大気圧まで昇圧することによって、前記第２の接着層を前記硬化済みの第１の接着層と接触させる、請求項１に記載の方法。
  8. 前記仮接合された前記第１のウェハー及び前記第２のウェハーを硬化させることを更に含む、請求項１に記載の方法。
  9. 前記仮接合された前記第１のウェハー及び前記第２のウェハーの前記硬化は、１２０℃〜２２０℃の範囲内の硬化温度及び１分〜１５分の範囲内の硬化時間において行われる、請求項８に記載の方法。
  10. 前記第１のウェハーの前記第２の表面を薄化し、その後、前記薄化済みの第１のウェハーを前記第２のウェハーから剥離することを更に含む、請求項１に記載の方法。
  11. 前記第１の接着層は１１０マイクロメートル未満の厚みを有し、前記第２の接着層は３０マイクロメートル未満の厚みを有する、請求項１に記載の方法。
  12. ２つのウェハー表面を仮接合する装置であって、
    第１のウェハーの第１の表面上に第１の接着層を塗布するように構成される第１のコーティングチャンバーと、
    第２のウェハーの第１の表面上に第２の接着層を塗布するように構成される第２のコーティングチャンバーと、
    前記第１のウェハーの前記第１の接着層を硬化させるように構成される硬化チャンバーと、
    上側チャックアセンブリと、該上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールと、
    を備え、
    前記上側チャックアセンブリは、前記第１のウェハーの、前記硬化済みの第１の接着層を有する前記第１の表面が下向きになるように前記第１のウェハーを保持するように構成され、
    前記下側チャックアセンブリは、前記第２の接着層が上向きであり、かつ前記硬化済みの第１の接着層と向かい合うように前記第２のウェハーを保持するように構成され、
    前記下側チャックアセンブリは、上方に移動し、それにより、濡れている前記第２の接着層を前記硬化済みの第１の接着層と接触させるように構成され、
    前記硬化チャンバーは、前記第２の接着層を硬化させるように更に構成され、それにより、前記第１のウェハーと前記第２のウェハーとの間に仮接合を形成する、
    ２つのウェハー表面を仮接合する装置。
  13. 前記硬化チャンバーは、ホットプレートを前記第２のウェハーの第２の表面と接触させることによって、前記第２の接着層を硬化させるように構成される、請求項１２に記載の装置。
  14. 前記硬化チャンバーは、前記第１の接着層及び前記第２の接着層を紫外線（ＵＶ）、熱、圧力、触媒、化学物質又は時間によって誘発される硬化プロセスのうちの少なくとも１つによって硬化させるように構成される、請求項１２に記載の装置。
  15. 前記上側チャックアセンブリ及び前記下側チャックアセンブリはそれぞれ低力上側チャック及び低力下側チャックを備えており、前記ボンダーモジュールを最初に排気し、その後、パージングによって、前記ボンダーモジュールを大気圧まで昇圧することによって、前記第２の接着層を前記硬化済みの第１の接着層と接触させる、請求項１２に記載の装置。
  16. 前記第１の接着層はスピンコーティングによって前記第１のウェハーの前記第１の表面に塗布される、請求項１２に記載の装置。
  17. 前記第１の接着層はシリコーンエラストマーを含む、請求項１２に記載の装置。
  18. 前記第１の接着層及び前記第２の接着層の前記硬化は、８０℃〜１６０℃の範囲内の硬化温度及び１分〜１５分の範囲内の硬化時間において行われる、請求項１２に記載の装置。
  19. 前記硬化チャンバーは、前記仮接合された前記第１のウェハー及び前記第２のウェハーを硬化させるように更に構成される、請求項１２に記載の装置。
  20. 前記仮接合された前記第１のウェハー及び前記第２のウェハーの前記硬化は、１２０℃〜２２０℃の範囲内の硬化温度及び１分〜１５分の範囲内の硬化時間において行われる、請求項１９に記載の装置。
  21. 前記第１の接着層は１１０マイクロメートル未満の厚みを有し、前記第２の接着層は３０マイクロメートル未満の厚みを有する、請求項１２に記載の装置。
  22. ２つのウェハー表面を仮接合する方法であって、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設することと、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設することと、
    前記第１のウェハーの前記第１の表面上に第１の接着層を塗布することと、
    前記第１の接着層を硬化させることであって、それにより、硬化済みの第１の接着層を作製することと、
    前記硬化済みの第１の接着層上に第２の接着層を塗布することと、
    上側チャックアセンブリと、該上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールを配設することと、
    前記第１のウェハーを前記ボンダーモジュールに挿入し、前記第１のウェハーの、前記硬化済みの第１の接着層及び第２の接着層を有する前記第１の表面が下向きになるように、前記第１のウェハーを前記上側チャックアセンブリによって保持することと、
    前記第２のウェハーを前記ボンダーモジュールに挿入し、前記第２のウェハーの前記第１の表面が上向きになり、かつ前記第２の接着層と向かい合うように、前記第２のウェハーを前記下側チャックアセンブリ上に配置することと、
    前記下側チャックアセンブリを上方に移動し、前記第２のウェハーの前記第１の表面を濡れている前記第２の接着層と接触させることと、
    前記第２の接着層を硬化させることであって、それにより、前記第１のウェハーと前記第２のウェハーとの間に仮接合を形成することと、
    を含む、２つのウェハー表面を仮接合する方法。
  23. ２つのウェハー表面を仮接合する方法であって、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設することと、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設することと、
    前記第１のウェハーの前記第１の表面上に第１の接着層を塗布することと、
    前記第１の接着層を硬化させることであって、それにより、硬化済みの第１の接着層を作製することと、
    前記第２のウェハーの前記第１の表面上に第２の接着層を塗布することと、
    上側チャックアセンブリと、該上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールを配設することと、
    前記第１のウェハーを前記ボンダーモジュールに挿入し、前記第１のウェハーの、前記硬化済みの第１の接着層を有する前記第１の表面が上向きになるように、前記第１のウェハーを前記下側チャックアセンブリ上に配置することと、
    前記第２のウェハーを前記ボンダーモジュールに挿入し、前記第２の接着層が下向きになり、かつ前記第１の接着層と向かい合うように、前記第２のウェハーを前記上側チャックアセンブリによって保持することと、
    前記下側チャックアセンブリを上方に移動し、前記第１の接着層を濡れている前記第２の接着層と接触させることと、
    前記第２の接着層を硬化させることであって、それにより、前記第１のウェハーと前記第２のウェハーとの間に仮接合を形成することと、
    を含む、２つのウェハー表面を仮接合する方法。
  24. ２つのウェハー表面を仮接合する方法であって、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第１のウェハーを配設することと、
    互いに反対に面する第１のウェハー表面及び第２のウェハー表面を有する第２のウェハーを配設することと、
    前記第１のウェハーの前記第１の表面上に第１の接着層を塗布することと、
    前記第１の接着層を硬化させることであって、それにより、硬化済みの第１の接着層を作製することと、
    前記第２のウェハーの前記第１の表面上に第２の接着層を塗布することと、
    濡れている前記第２の接着層を前記硬化済みの第１の接着層と接触させることと、
    前記第２の接着層を硬化させることであって、それにより、前記第１のウェハーと前記第２のウェハーとの間に仮接合を形成することと、
    を含む、２つのウェハー表面を仮接合する方法。
  25. 上側チャックアセンブリと、該上側チャックアセンブリの下方に、かつ向かい合って配置される下側チャックアセンブリとを備えるボンダーモジュールを配設することと、
    前記第１のウェハーを前記ボンダーモジュールに挿入し、前記第１のウェハーの、前記硬化済みの第１の接着層を有する前記第１の表面が下向きになるように、前記第１のウェハーを前記上側チャックアセンブリによって保持することと、
    前記第２のウェハーを前記ボンダーモジュールに挿入し、前記第２の接着層が上向きになり、かつ前記第１の接着層と向かい合うように前記第２のウェハーを前記下側チャックアセンブリ上に配置することと、
    前記第２の接着層を前記硬化済みの第１の接着層と接触させるように前記下側チャックアセンブリを上方に移動することと、
    を更に含む、請求項２４に記載の方法。
JP2014561540A 2012-03-16 2013-03-09 極薄ウェハーの仮接合の方法及び装置 Expired - Fee Related JP6174059B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261611627P 2012-03-16 2012-03-16
US61/611,627 2012-03-16
US13/790,684 US9064686B2 (en) 2010-04-15 2013-03-08 Method and apparatus for temporary bonding of ultra thin wafers
US13/790,684 2013-03-08
PCT/IB2013/000907 WO2013136188A1 (en) 2012-03-16 2013-03-09 Method and apparatus for temporary bonding of ultra thin wafers

Publications (2)

Publication Number Publication Date
JP2015517201A JP2015517201A (ja) 2015-06-18
JP6174059B2 true JP6174059B2 (ja) 2017-08-02

Family

ID=49158014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014561540A Expired - Fee Related JP6174059B2 (ja) 2012-03-16 2013-03-09 極薄ウェハーの仮接合の方法及び装置

Country Status (6)

Country Link
US (2) US9064686B2 (ja)
EP (1) EP2826065A1 (ja)
JP (1) JP6174059B2 (ja)
KR (1) KR102050541B1 (ja)
CN (1) CN104145330B (ja)
WO (1) WO2013136188A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP6088835B2 (ja) * 2012-09-28 2017-03-01 東京応化工業株式会社 貼合装置および貼り合わせ方法
KR102075635B1 (ko) * 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
TW201530610A (zh) * 2014-01-27 2015-08-01 Dow Corning 暫時性接合晶圓系統及其製造方法
JP6216727B2 (ja) * 2014-05-08 2017-10-18 東京応化工業株式会社 支持体分離方法
SG11201603148VA (en) * 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates
JP2016119370A (ja) * 2014-12-19 2016-06-30 株式会社ディスコ ウエーハの加工方法
JP6546783B2 (ja) * 2015-05-21 2019-07-17 東京応化工業株式会社 積層体の製造方法及び支持体分離方法
RU2612879C1 (ru) * 2015-10-15 2017-03-13 Акционерное общество "Концерн радиостроения "Вега" Способ временного закрепления подложек на технологическом основании
CN106611756A (zh) 2015-10-26 2017-05-03 联华电子股份有限公司 晶片对晶片对接结构及其制作方法
WO2019049588A1 (en) 2017-09-07 2019-03-14 Mapper Lithography Ip B.V. METHODS AND SYSTEMS FOR COATING A SUBSTRATE
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
JP7072266B2 (ja) * 2018-09-21 2022-05-20 中芯集成電路（寧波）有限公司上海分公司 イメージセンサモジュール及びその製造方法
EP3633718A1 (en) 2018-10-01 2020-04-08 Infineon Technologies AG Detection of adhesive residue on a wafer
US11127871B2 (en) 2018-10-17 2021-09-21 Sunpower Corporation Structures and methods for forming electrodes of solar cells
KR102505723B1 (ko) 2018-11-20 2023-03-03 주식회사 엘지에너지솔루션 이차 전지의 활성화 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190159B2 (ja) * 1993-03-10 2001-07-23 三菱マテリアルシリコン株式会社 半導体ウェーハの接着装置
JP3742000B2 (ja) * 2000-11-30 2006-02-01 富士通株式会社 プレス装置
AT502233B1 (de) 2001-06-07 2007-04-15 Thallner Erich Vorrichtung zum lösen eines trägers von einer halbleiterscheibe
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6638835B2 (en) 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US7367773B2 (en) 2002-05-09 2008-05-06 Maxtor Corporation Apparatus for combining or separating disk pairs simultaneously
US6869894B2 (en) 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
CN100470767C (zh) * 2004-03-26 2009-03-18 富士胶片株式会社 接合衬底的装置及方法
US7226812B2 (en) 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP4629367B2 (ja) * 2004-05-31 2011-02-09 東レ・ダウコーニング株式会社 活性エネルギー線硬化型オルガノポリシロキサン樹脂組成物、光伝送部材およびその製造方法
US7232740B1 (en) 2005-05-16 2007-06-19 The United States Of America As Represented By The National Security Agency Method for bumping a thin wafer
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7589406B2 (en) 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US7462551B2 (en) 2005-09-30 2008-12-09 Intel Corporation Adhesive system for supporting thin silicon wafer
DE102005055769A1 (de) 2005-11-21 2007-05-24 Tesa Ag Verfahren zur temporären Fixierung eines polymeren Schichtmaterials auf rauen Oberflächen
DE102006031434B4 (de) 2006-07-07 2019-11-14 Erich Thallner Handhabungsvorrichtung sowie Handhabungsverfahren für Wafer
US20080200011A1 (en) 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
US20080302481A1 (en) 2007-06-07 2008-12-11 Tru-Si Technologies, Inc. Method and apparatus for debonding of structures which are bonded together, including (but not limited to) debonding of semiconductor wafers from carriers when the bonding is effected by double-sided adhesive tape
US7935780B2 (en) 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
FR2925978B1 (fr) 2007-12-28 2010-01-29 Commissariat Energie Atomique Procede et dispositif de separation d'une structure.
KR101096142B1 (ko) 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
DE102008018536B4 (de) 2008-04-12 2020-08-13 Erich Thallner Vorrichtung und Verfahren zum Aufbringen und/oder Ablösen eines Wafers auf einen/von einem Träger
JP2010034098A (ja) 2008-07-24 2010-02-12 Seiko Epson Corp 接合方法および接合体
US8181688B2 (en) * 2009-04-16 2012-05-22 Suss Microtec Lithography, Gmbh Apparatus for temporary wafer bonding and debonding
US9847243B2 (en) * 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
US8757603B2 (en) * 2010-10-22 2014-06-24 Applied Materials, Inc. Low force substrate lift
KR102046534B1 (ko) 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
KR102077248B1 (ko) 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법

Also Published As

Publication number Publication date
CN104145330A (zh) 2014-11-12
KR20140138898A (ko) 2014-12-04
US9064686B2 (en) 2015-06-23
EP2826065A1 (en) 2015-01-21
WO2013136188A1 (en) 2013-09-19
JP2015517201A (ja) 2015-06-18
US20150251396A1 (en) 2015-09-10
KR102050541B1 (ko) 2019-11-29
US20130244400A1 (en) 2013-09-19
CN104145330B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
JP6174059B2 (ja) 極薄ウェハーの仮接合の方法及び装置
US9991150B2 (en) Procedure of processing a workpiece and an apparatus designed for the procedure
EP2575163B1 (en) Improved debonding equipment and methods for debonding temporary bonded wafers
JP5705873B2 (ja) 自動熱スライド剥離装置
KR101656376B1 (ko) 얇은 웨이퍼 캐리어
JP6360123B2 (ja) ワークピースの加工手順およびシステム
KR101617316B1 (ko) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩/디본딩 방법 및 본딩/디본딩 장치
US8574398B2 (en) Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
KR20100095021A (ko) 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
Zoschke et al. Polyimide based temporary wafer bonding technology for high temperature compliant TSV backside processing and thin device handling
WO2018135492A1 (ja) 半導体基板の処理方法及び半導体基板の処理装置
JPWO2020174529A1 (ja) 半導体素子の製造方法
Sekhar et al. Evaluation of single layer adhesive material for thin wafer handling applications
Puligadda Temporary Bonding for Enabling Three‐Dimensional Integration and Packaging
KR102585352B1 (ko) 발포 테이프를 이용한 박형 웨이퍼 취급 방법
US9082713B2 (en) Method of grinding wafer stacks to provide uniform residual silicon thickness
McCutcheon et al. Advanced thin wafer support processes for temporary wafer bonding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170705

R150 Certificate of patent or registration of utility model

Ref document number: 6174059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees