CN104701148B - 分裂栅的制造方法 - Google Patents

Abstract

本发明的实施例提供了一种分裂栅的制造方法，包括：在衬底中形成沟槽；以及在所述沟槽中形成第一栅极、栅极间绝缘层以及第二栅极，所述栅极间绝缘层位于所述第一栅极上，所述第二栅极位于所述栅极间绝缘层上。在所述沟槽中形成所述栅极间绝缘层包括：采用高密度等离子体沉积方法在所述第一栅极和所述衬底的表面上形成第一绝缘层；采用常压化学气相沉积方法在所述第一绝缘层上形成第二绝缘层；以及蚀刻所述第二绝缘层和所述第一绝缘层以在所述沟槽形成所述栅极间绝缘层。

Description

分裂栅的制造方法

技术领域

本发明涉及半导体器件的制造，更具体地，涉及一种分裂栅的制造方法。背景技术

随着金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor FieldEffect Transistor，MOSFET）技术的不断发展，人们对MOSFET的结构进行了多种改进。沟槽分裂栅型MOSFET（trench split gate MOSFET）就是其中的一种改进结构。沟槽分裂栅型MOSFET的主要特点在于具有形成在沟槽中的分裂栅。图15示意性地示出了现有技术的沟槽分裂栅型MOSFET的分裂栅。如图15所示，该分裂栅位于形成在衬底1’中的沟槽3’中，并包括第一栅极21’、第二栅极22’以及位于第一栅极21’和第二栅极22’之间的栅极间绝缘层23’。第二栅极22’具有常规栅极的功能并用于接受导通/关断信号，第一栅极21’用于屏蔽第二栅极22’免受位于分裂栅下方的漏极区的影响并可被独立地进行偏置，而栅极间绝缘层23’用于使第一栅极21’与第二栅极22’彼此绝缘。由于上述结构特点，沟槽分裂栅型MOSFET具有优良的开关特性、高的源漏击穿电压、低的导通电阻和低的功耗，并可突破硅材料的一维限制（为器件漏极区特征导通电阻和关断态时击穿电压的理论关系）。

继续参见图15，附图标记24’指代形成于沟槽3’的上部侧壁的栅绝缘层，该栅绝缘层24’用于使第二栅极22’与衬底1’绝缘。目前，在制备分裂栅时，通常是在制备完成第一栅极21’之后，在通过热氧化方法形成栅绝缘层24’时使栅极间绝缘层23’与栅绝缘层24’同时一体形成。在此情况下，栅极间绝缘层23’非常容易受到第一栅极21’的表面形貌和晶粒尺寸的影响而出现品质不良。另外，为了适应器件微型化的要求，需要缩小沟槽3’的宽度。当沟槽3’的宽度缩小时，沉积在沟槽3’中的第一栅极21’不可避免地会出现缝隙，而该缝隙会严重影响形成在第一栅极21’上方的栅极间绝缘层23’的品质。当栅极间绝缘层23’的品质不佳时，第一栅极21’和第二栅极22’可能不会彼此绝缘，从而导致器件特性劣化。

发明内容

本发明的目的之一在于解决当在沟槽中形成分裂栅时栅极间绝缘层品质不佳的问题。为了解决上述问题，本发明的实施例提出一种分裂栅的制造方法。

根据本发明的一个实施例，提供一种分裂栅的制造方法。该方法包括：在衬底中形成沟槽；以及在所述沟槽中形成第一栅极、栅极间绝缘层以及第二栅极，所述栅极间绝缘层位于所述第一栅极上，所述第二栅极位于所述栅极间绝缘层上。在所述沟槽中形成所述栅极间绝缘层包括：采用高密度等离子体沉积方法在所述第一栅极和所述衬底的表面上形成第一绝缘层；采用常压化学气相沉积方法在所述第一绝缘层上形成第二绝缘层；以及蚀刻所述第二绝缘层和所述第一绝缘层以在所述沟槽形成所述栅极间绝缘层。

例如，蚀刻所述第二绝缘层和所述第一绝缘层包括：干法蚀刻所述第二绝缘层和所述第一绝缘层，以去除位于所述衬底的表面上的所述第一绝缘层和所述第二绝缘层；以及湿法蚀刻所述第二绝缘层和所述第一绝缘层，以在所述沟槽中形成所述栅极间绝缘层。

例如，所述方法包括：在所述干法蚀刻之后且在所述湿法蚀刻之前，对所述衬底进行退火。

例如，在湿法蚀刻所述第一绝缘层和所述第二绝缘层时，所述第一绝缘层被部分保留，所述第二绝缘层被完全去除。

例如，在湿法蚀刻所述第一绝缘层和所述第二绝缘层时，所述第一绝缘层和所述第二绝缘层均被部分保留。

例如，所述方法还包括：在形成所述第一绝缘层之后且在形成所述第二绝缘层之前对所述衬底进行退火。

例如，所述方法还包括：在形成所述第二绝缘层之后且在蚀刻所述第二绝缘层和所述第一绝缘层之前，进行平坦化工艺，以使所述第二绝缘层和第一绝缘层的表面平坦化。

例如，形成所述第一栅极包括：形成屏蔽氧化物层，以覆盖所述衬底的表面以及所述沟槽的底表面和侧壁；在所述屏蔽氧化物层上形成第一栅极层，以填充所述沟槽并覆盖所述衬底的表面；对所述第一栅极层进行第一次蚀刻，以去除位于所述衬底的表面上的所述第一栅极层；对所述第一栅极层进行第二次蚀刻，以在所述沟槽中形成所述第一栅极；以及对所述屏蔽氧化物层进行蚀刻，以去除位于所述衬底的表面上以及位于所述沟槽的未被所述第一栅极覆盖的侧壁上的屏蔽氧化物层。

例如，所述方法还包括：在形成所述第一绝缘层之前形成衬垫氧化物层，以覆盖所述衬底的表面、所述第一栅极以及所述沟槽的已去除所述屏蔽氧化物层的侧壁。

例如，所述衬垫氧化物层的厚度小于所述屏蔽氧化物层的厚度。

例如，所述第一绝缘层和所述第二绝缘层由相同的材料形成。

例如，所述第一绝缘层的厚度为

例如，所述第一绝缘层的厚度为

例如，所述第二绝缘层的厚度为

例如，所述第二绝缘层的厚度为

例如，所述方法还包括：在形成所述栅极间绝缘层之后且在形成所述第二栅极之前，形成栅极绝缘层。

在根据本发明实施例的分裂栅的制造方法中，采用了与现有技术完全不同的方法来形成栅极间绝缘层，使得形成栅极间绝缘层的工艺独立于形成栅极绝缘层的工艺，由此形成栅极间绝缘层的工艺不会受限于形成栅极绝缘层的工艺。在根据本发明实施例的分裂栅的制造方法中，采用HDP沉积方法形成第一绝缘层并采用APCVD方法于第一绝缘层上形成第二绝缘层，之后对第二绝缘层和第一绝缘层进行蚀刻以形成栅极间绝缘层，从而可以可靠地形成品质得到改善的栅极间绝缘层，而不受第一栅极的表面形貌、晶粒尺寸、缝隙以及沟槽的宽度的影响，因此第一栅极和第二栅极可以可靠地彼此绝缘。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1是在根据本发明实施例的分裂栅的制造方法中在衬底中形成沟槽的示意图；

图2是在根据本发明实施例的分裂栅的制造方法中形成屏蔽氧化物层的示意图；

图3是在根据本发明实施例的分裂栅的制造方法中形成第一栅极层的示意图；

图4是在根据本发明实施例的分裂栅的制造方法中对第一栅极层进行第一次蚀刻的示意图；

图5是在根据本发明实施例的分裂栅的制造方法中对第一栅极层进行第二次蚀刻的示意图；

图6是在根据本发明实施例的分裂栅的制造方法中移除部分屏蔽氧化物层的示意图；

图7是在根据本发明实施例的分裂栅的制造方法中形成衬垫氧化物层的示意图；

图8是在根据本发明实施例的分裂栅的制造方法中形成第一绝缘层的示意图；

图9是在根据本发明实施例的分裂栅的制造方法中形成第二绝缘层的示意图；

图10是在根据本发明实施例的分裂栅的制造方法中对第二绝缘层和第一绝缘层进行平坦化的示意图；

图11是在根据本发明实施例的分裂栅的制造方法中对第二绝缘层和第一绝缘层进行第一次蚀刻的示意图；

图12是在根据本发明实施例的分裂栅的制造方法中对第二绝缘层和第一绝缘层进行第二次蚀刻的示意图；

图13是在根据本发明实施例的分裂栅的制造方法中形成第二栅极的示意图；

图14是根据本发明实施例的沟槽分裂栅型MOSFET的示意图，其具有由根据本发明实施例的分裂栅的制造方法制得的分裂栅；以及

图15是现有技术的沟槽分裂栅型MOSFET的分裂栅的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的实施例，提供一种分裂栅的制造方法。该分裂栅的制造方法适用于具有沟槽中形成的分裂栅的任何沟槽型半导体器件，例如沟槽型MOSFET和沟槽型绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）等。下面，以沟槽型MOSFET为例，对根据本发明实施例的分裂栅的制造方法进行详细的描述。

图1是在根据本发明实施例的分裂栅的制造方法中在衬底中形成沟槽的示意图。参见图1，在衬底1中形成第一沟槽31、第二沟槽32和第三沟槽33。例如，衬底1为体硅或硅的外延层，并可以掺杂有n型或p型杂质。在本文中，以掺杂有n型杂质为例进行说明。第一沟槽31用于在其中形成分裂栅，而第二沟槽32和第三沟槽33则用于实现沟槽型MOSFET的电连接。此外，在该步骤中可以同时形成用于器件隔离的沟槽。

需要说明的是，下面的描述主要集中在用于在其中形成分裂栅的第一沟槽31。在于第一沟槽31中形成分裂栅的工艺过程中，根据沟槽型MOSFET的结构需要，第二沟槽32和第三沟槽33可以被执行与第一沟槽31相同的工艺步骤或者被掩模遮挡。

进一步需要说明的是，仅是基于沟槽型MOSFET本身的结构需要而设置了第二沟槽32和第三沟槽33。是否设置第二沟槽32和第三沟槽33并不影响根据本发明实施例的分裂栅的制造方法的实施。当根据本发明实施例的分裂栅的制造方法用于其他沟槽型半导体器件（例如，沟槽型IGBT）时，可以基于其他沟槽型半导体器件的结构需要来选择是否设置第二沟槽32和/或第三沟槽33。

图2是在根据本发明实施例的分裂栅的制造方法中形成屏蔽氧化物层的示意图。参见图2，形成屏蔽氧化物层40，以覆盖衬底1的表面以及第一沟槽31、第二沟槽32和第三沟槽33的底表面和侧壁。屏蔽氧化物层40例如由氧化硅形成。屏蔽氧化物层40的厚度例如为约屏蔽氧化物层40主要用于使后续形成的第一栅极21与衬底1绝缘。

图3是在根据本发明实施例的分裂栅的制造方法中形成第一栅极层的示意图。参见图3，在屏蔽氧化物层40上形成第一栅极层50，以填充第一沟槽31、第二沟槽32和第三沟槽33并覆盖衬底1的表面。例如，通过采用化学气相沉积（Chemical Vapor Deposition，CVD）方法沉积多晶硅来形成第一栅极层50。例如，第一栅极层50的位于衬底1表面上的厚度为约

接下来，对第一栅极层50进行蚀刻，以形成第一栅极21。图4是在根据本发明实施例的分裂栅的制造方法中对第一栅极层进行第一次蚀刻的示意图，并且图5是在根据本发明实施例的分裂栅的制造方法中对第一栅极层进行第二次蚀刻的示意图。参见图4，例如采用干法蚀刻对第一栅极层50进行第一次蚀刻，以去除位于衬底1的表面上第一栅极层50。此时，可以用屏蔽氧化物层40作为蚀刻阻挡层。接下来，参见图5，例如采用干法蚀刻对第一栅极层50进行第二次蚀刻，以将第一沟槽31中的第一栅极层50蚀刻到预定的深度d而形成第一栅极21。该预定的深度d与器件的工作电压相关，并例如为约0.8μm-1.4μm。继续参见图5，第二沟槽32中的第一栅极层50也被蚀刻，而第三沟槽33中的第一栅极层50未被蚀刻。考虑到负载效应，第二沟槽32中的第一栅极层50被蚀刻的深度略深于第一沟槽31中的第一栅极层50被蚀刻的深度d。

图6是在根据本发明实施例的分裂栅的制造方法中移除部分屏蔽氧化物层的示意图。参见图6，例如采用湿法蚀刻对屏蔽氧化物层40进行蚀刻，以去除位于衬底1的表面上以及位于第一沟槽31的未被第一栅极21覆盖的侧壁上的屏蔽氧化物层40。被保留的屏蔽氧化物层40与第一栅极21基本齐平，以使第一栅极21与衬底1绝缘。继续参见图6，位于第二沟槽32的侧壁上的屏蔽氧化物层40也被部分去除，而位于第三沟槽33的侧壁上的屏蔽氧化物层40基本上未被去除。

图7是在根据本发明实施例的分裂栅的制造方法中形成衬垫氧化物层的示意图。参见图7，例如在约900℃-1100℃的高温下通过热氧化方法形成衬垫氧化物层60，以覆盖衬底1的表面、第一栅极21以及第一沟槽31的已去除屏蔽氧化物层40的侧壁。衬垫氧化物层60可以防止或减弱在后续采用高密度等离子体（High Density Plasma，HDP）沉积方法形成第一绝缘层70时HDP对衬底1的晶格损伤。例如，衬垫氧化物层60由氧化硅形成，且衬垫氧化物层60的厚度为约如上所述，屏蔽氧化物层40的厚度例如为约衬垫氧化物层60的厚度形成为小于屏蔽氧化物层40的厚度，由此可以增加第一沟槽31的开口宽度，从而有利于后续采用HDP沉积方法填充第一沟槽31以形成第一绝缘层70。

图8是在根据本发明实施例的分裂栅的制造方法中形成第一绝缘层的示意图。参见图8，采用HDP沉积方法在第一栅极21上形成第一绝缘层70。HDP沉积方法具有优良的沟槽填充特性，当采用HDP沉积方法时可以在第一沟槽31中并于第一栅极21上形成致密的第一绝缘层70，从而可以明显改善最终形成的栅极间绝缘层23的品质。例如，第一绝缘层70由氧化硅形成。例如，第一绝缘层70的厚度为约优选地为约 当第一绝缘层70的厚度大于时，对最终形成的栅极间绝缘层23的品质改善会更为明显；而当第一绝缘层70的厚度小于HDP对衬底1的晶格损伤较小。

接下来，对衬底1进行退火，以消除HDP沉积方法对衬底1造成的晶格损伤。例如，在氮气气氛下并在约1000℃左右的高温下对衬底1进行退火。

图9是在根据本发明实施例的分裂栅的制造方法中形成第二绝缘层的示意图。参见图9，采用常压化学气相沉积（Atmospheric Pressure Chemical Vapor Deposition，APCVD）方法在第一绝缘层70上形成第二绝缘层80。相较于HDP沉积方法，APCVD方法不会对衬底1造成晶格损伤且能够形成表面较为平坦的第二绝缘层80。当第二绝缘层80的表面较为平坦时，有利于后续平坦化工艺及蚀刻工艺的进行。例如，第二绝缘层80由氧化硅形成。例如，第二绝缘层80的厚度为约优选地为约如果第二绝缘层80的厚度小于时，难以形成表面较为平坦的第二绝缘层80，在此情况下不利于后续工艺步骤的进行。如果第二绝缘层的厚度大于虽然可以使第二绝缘层80的表面更为平坦，但却会使制造成本明显增加。

图10是在根据本发明实施例的分裂栅的制造方法中对第二绝缘层和第一绝缘层进行平坦化的示意图。参见图10，对第二绝缘层80和第一绝缘层70进行平坦化，以使第二绝缘层80和第一绝缘层70的表面平坦化，以利于后续蚀刻工艺的进行。例如，在该步骤中采用的是化学机械平坦化（Chemical Mechanical Planarization,CMP）方法。例如，平坦化之后，第二绝缘层80和第一绝缘层70的位于衬底1表面上的厚度为约

图11是在根据本发明实施例的分裂栅的制造方法中对第二绝缘层和第一绝缘层进行第一次蚀刻的示意图。参见图11，对第二绝缘层80和第一绝缘层70进行第一次蚀刻，以去除位于衬底1的表面上的第二绝缘层80和第一绝缘层70。在该步骤中，还可以进一步去除位于衬底1的表面上的衬垫氧化物层60，以露出衬底1的表面。例如，在该步骤中采用干法蚀刻，干法蚀刻能对第二绝缘层80和第一绝缘层70二者进行均匀的蚀刻，并且干法蚀刻的进程比较容易控制而不会损伤基板1。

接下来，对衬底1进行退火。尽管第一绝缘层70和第二绝缘层80可以由相同的材料（例如，氧化硅）形成，但是第一绝缘层70和第二绝缘层80的形成方法不同，第一绝缘层70由HDP沉积方法形成，第二绝缘层80由APCVD方法形成，因此第一绝缘层70和第二绝缘层80的蚀刻速率会有所不同。通过对衬底1进行退火，可以使得第一绝缘层70和第二绝缘层80具有相同或相近的蚀刻速率。例如，在氮气气氛下并在约1000℃左右的高温下对衬底1进行退火。需要说明的是，该退火步骤可以在形成第二绝缘层之后并在对第二绝缘层和第一绝缘层进行平坦化之前进行。或者，该退火步骤可以在对第二绝缘层和第一绝缘层进行平坦化之后并且在对第二绝缘层和第一绝缘层进行第一次蚀刻之前进行。

图12是在根据本发明实施例的分裂栅的制造方法中对第二绝缘层和第一绝缘层进行第二次蚀刻的示意图。参见图12，对第二绝缘层80和第一绝缘层70进行第二次蚀刻，以最终形成栅极间绝缘层23。例如，在该步骤中采用湿法蚀刻，这是由于湿法蚀刻在硅与氧化硅之间具有优良的蚀刻选择性。在该步骤中，还可以进一步去除位于第一沟槽31的未被第一栅极21和栅极间绝缘层23覆盖的侧壁上的衬垫氧化物层60。在图12中，最终形成的栅极间绝缘层23仅包括第一绝缘层70。但是需要说明的是，最终形成的栅极间绝缘层23可以包括第一绝缘层70和第二绝缘层80二者。也就是说，在该步骤中，在对第二绝缘层80和第一绝缘层70进行第二次蚀刻时可以将第二绝缘层80完全去除而将第一绝缘层70部分保留，也可以将第二绝缘层80和第一绝缘层70两者均部分保留。然而无论如何，最终形成的栅极间绝缘层23均包括致密的第一绝缘层70，因此其品质能够得到明显改善。

图13是在根据本发明实施例的分裂栅的制造方法中形成第二栅极的示意图。参见图13，在形成栅极间绝缘层23之后，于第一沟槽31中形成第二栅极22。例如，第二栅极22以与第一栅极21相似的方式形成。另外，在形成第二栅极22之前，例如通过热氧化的方法在第一沟槽31的已去除衬垫氧化物层60的侧壁上形成栅极绝缘层24，以使第二栅极22与衬底1绝缘。

至此，完成根据本发明实施例的分裂栅的制造工艺。在现有技术中，参见图15，在形成栅极绝缘层24’的同时通过热氧化方法形成栅极间绝缘层23’，此时栅极间绝缘层23’极易受到位于其下方的第一栅极21’的表面形貌和晶粒尺寸的影响而出现品质不佳的问题，且随着沟槽3’的宽度的减小，形成在沟槽3’中的第一栅极21’会出现缝隙，该缝隙会使栅极间绝缘层23’的品质进一步劣化。在根据本发明实施例的分裂栅的制造方法中，采用了与现有技术完全不同的方法来形成栅极间绝缘层，使得形成栅极间绝缘层的工艺独立于形成栅极绝缘层的工艺，由此形成栅极间绝缘层的工艺不会受限于形成栅极绝缘层的工艺。在根据本发明实施例的分裂栅的制造方法中，在形成第一栅极之后，首先采用HDP沉积方法形成第一绝缘层，接着采用APCVD方法形成第二绝缘层，然后对第二绝缘层和第一绝缘层进行蚀刻以最终形成栅极间绝缘层。HDP沉积方法具有优良的沟槽填充特性，可以于第一栅极上形成致密的第一绝缘层，而不会受到第一栅极的表面形貌、晶粒尺寸和缝隙的影响。另外，即使沟槽的宽度减小，HDP沉积方法也会因其优良的沟槽填充特性而于第一栅极上形成致密的第一绝缘层。然而，HDP沉积方法对衬底会产生晶格损伤，在将HDP沉积方法对衬底产生的晶格损伤控制在合理的可接受的范围的情况下，很难使HDP沉积方法形成的第一绝缘层具有较为平坦的表面，这使得后续的蚀刻工艺难以均匀地进行，严重的时候甚至会导致第一栅极的部分表面上的第一绝缘层被完全蚀刻掉，进而使最终形成的栅极间绝缘层失效。为了解决该问题，在根据本发明实施例的分裂栅的制造方法中，在采用HDP沉积方法形成第一绝缘层之后，接着采用APCVD方法于第一绝缘层上形成第二绝缘层，APCVD方法形成的第二绝缘层具有较为平坦的表面，能够使后续的蚀刻工艺均匀地进行，从而能够防止第一栅极的部分表面上的第一绝缘层被完全蚀刻掉并保证栅极间绝缘层可靠地形成。综合起来，在根据本发明实施例的分裂栅的制造方法中，采用HDP沉积方法形成第一绝缘层并采用APCVD方法于第一绝缘层上形成第二绝缘层，之后对第二绝缘层和第一绝缘层进行蚀刻以形成栅极间绝缘层，由此可以可靠地形成品质得到改善的栅极间绝缘层，而不受第一栅极的表面形貌、晶粒尺寸、缝隙以及沟槽的宽度的影响，因此第一栅极和第二栅极可以可靠地彼此绝缘。

图14是根据本发明实施例的沟槽分裂栅型MOSFET的示意图。在图14中，附图标记90指代形成在衬底1的表面上的钝化层，附图标记11、12和13分别指代源电极、漏电极和栅电极。参见图14，沟槽分裂栅型MOSFET具有由根据本发明实施例的分裂栅的制造方法制得的分裂栅。如上所述，在由根据本发明实施例的分裂栅的制造方法制得的分裂栅中栅极间绝缘层的品质得到了明显改善。因此，形成在沟槽中的第一栅极和第二栅极能够可靠地彼此绝缘，进而沟槽分裂栅型MOSFET的器件性能能够进一步提高。

以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (16)

1.一种分裂栅的制造方法，包括：

在衬底中形成沟槽；以及

在所述沟槽中形成第一栅极、栅极间绝缘层以及第二栅极，所述栅极间绝缘层位于所述第一栅极上，所述第二栅极位于所述栅极间绝缘层上，

其中在所述沟槽中形成所述栅极间绝缘层包括：

采用高密度等离子体沉积方法在所述第一栅极和所述衬底的表面上形成第一绝缘层；

采用常压化学气相沉积方法在所述第一绝缘层上形成第二绝缘层；以及

蚀刻所述第二绝缘层和所述第一绝缘层以在所述沟槽形成所述栅极间绝缘层；

其中，所述第一绝缘层和所述第二绝缘层材料为同种材料。

2.根据权利要求1所述的分裂栅的制造方法，其中蚀刻所述第二绝缘层和所述第一绝缘层包括：

干法蚀刻所述第二绝缘层和所述第一绝缘层，以去除位于所述衬底的表面上的所述第一绝缘层和所述第二绝缘层；以及

湿法蚀刻所述第二绝缘层和所述第一绝缘层，以在所述沟槽中形成所述栅极间绝缘层。

3.根据权利要求2所述的分裂栅的制造方法，其中所述方法包括：在所述干法蚀刻之后且在所述湿法蚀刻之前，对所述衬底进行退火。

4.根据权利要求2或3所述的分裂栅的制造方法，其中在湿法蚀刻所述第一绝缘层和所述第二绝缘层时，所述第一绝缘层被部分保留，所述第二绝缘层被完全去除。

5.根据权利要求2或3所述的分裂栅的制造方法，其中在湿法蚀刻所述第一绝缘层和所述第二绝缘层时，所述第一绝缘层和所述第二绝缘层均被部分保留。

6.根据权利要求1所述的分裂栅的制造方法，其中所述方法还包括：

在形成所述第一绝缘层之后且在形成所述第二绝缘层之前对所述衬底进行退火。

7.根据权利要求1所述的分裂栅的制造方法，其中所述方法还包括：在形成所述第二绝缘层之后且在蚀刻所述第二绝缘层和所述第一绝缘层之前，进行平坦化工艺，以使所述第二绝缘层和第一绝缘层的表面平坦化。

8.根据权利要求1所述的分裂栅的制造方法，其中形成所述第一栅极包括：

形成屏蔽氧化物层，以覆盖所述衬底的表面以及所述沟槽的底表面和侧壁；

在所述屏蔽氧化物层上形成第一栅极层，以填充所述沟槽并覆盖所述衬底的表面；

对所述第一栅极层进行第一次蚀刻，以去除位于所述衬底的表面上的所述第一栅极层；

对所述第一栅极层进行第二次蚀刻，以在所述沟槽中形成所述第一栅极；以及

对所述屏蔽氧化物层进行蚀刻，以去除位于所述衬底的表面上以及位于所述沟槽的未被所述第一栅极覆盖的侧壁上的屏蔽氧化物层。

9.根据权利要求8所述的分裂栅的制造方法，其中所述方法还包括：

在形成所述第一绝缘层之前形成衬垫氧化物层，以覆盖所述衬底的表面、所述第一栅极以及所述沟槽的已去除所述屏蔽氧化物层的侧壁。

10.根据权利要求9所述的分裂栅的制造方法，其中所述衬垫氧化物层的厚度小于所述屏蔽氧化物层的厚度。

11.根据权利要求1所述的分裂栅的制造方法，其中所述第一绝缘层和所述第二绝缘层由相同的材料形成。

12.根据权利要求1所述的分裂栅的制造方法，其中所述第一绝缘层的厚度为

13.根据权利要求12所述的分裂栅的制造方法，其中所述第一绝缘层的厚度为

14.根据权利要求1所述的分裂栅的制造方法，其中所述第二绝缘层的厚度为

15.根据权利要求14所述的分裂栅的制造方法，其中所述第二绝缘层的厚度为

16.根据权利要求1所述的分裂栅的制造方法，其中所述方法还包括：

在形成所述栅极间绝缘层之后且在形成所述第二栅极之前，形成栅极绝缘层。