CN101621031A - 形成用于沟槽栅器件的厚的底部电介质(tbd)的结构和方法 - Google Patents

形成用于沟槽栅器件的厚的底部电介质(tbd)的结构和方法 Download PDF

Info

Publication number
CN101621031A
CN101621031A CN200910150226A CN200910150226A CN101621031A CN 101621031 A CN101621031 A CN 101621031A CN 200910150226 A CN200910150226 A CN 200910150226A CN 200910150226 A CN200910150226 A CN 200910150226A CN 101621031 A CN101621031 A CN 101621031A
Authority
CN
China
Prior art keywords
groove
layer
along
oxidation
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910150226A
Other languages
English (en)
Other versions
CN101621031B (zh
Inventor
潘南西
克里斯托弗·劳伦斯·雷克塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Priority to CN201410005313.6A priority Critical patent/CN103762179B/zh
Publication of CN101621031A publication Critical patent/CN101621031A/zh
Application granted granted Critical
Publication of CN101621031B publication Critical patent/CN101621031B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Abstract

如下形成包括沟槽栅FET的半导体结构。使用掩模在半导体区中形成多个沟槽。掩模包括(i)半导体区的表面上的第一绝缘层，(ii)第一绝缘层上的第一氧化阻挡层，以及(iii)第一氧化阻挡层上的第二绝缘层。沿每个沟槽的底部形成厚的底部电介质(TBD)。第一氧化阻挡层防止在形成TBD的过程中沿半导体区的表面形成电介质层。

Description

形成用于沟槽栅器件的厚的底部电介质(TBD)的结构和方法
技术领域
本发明一般地涉及半导体技术，特别地涉及形成用于沟槽栅器件的厚的底部电介质的结构和方法。
背景技术
在沟槽功率金属氧化物半导体场效应晶体管(MOSFET)中的主要参数是总栅电荷。在传统沟槽功率MOSFET的一些应用中，例如，DC-DC转换器，栅电荷越少，整体设计的效率越高。一种减少栅电荷的技术是通过沿栅沟槽的底部使用厚电介质来减少栅漏电容。
传统的硅的局部氧化(LOCOS)处理通常被用来沿沟槽的底部形成厚电介质。该处理通常包括沿沟槽侧壁形成氮化硅层以在形成厚电介质的过程中保护侧壁。然而，用来沿沟槽底部去除氮化硅的各向异性蚀刻也去除了遍布在毗邻沟槽的台面结构表面上的氮化硅。因此，在沿沟槽底部形成厚电介质的过程中，在毗邻沟槽的台面结构上形成了类似的厚电介质。
台面结构表面上的厚电介质能够引起很多问题。首先，厚电介质通常伸出上沟槽角，这可能导致在栅多晶硅中形成空穴。此外，从台面结构表面上去除厚电介质需要大量蚀刻，这也可能蚀刻到沿上沟槽侧壁的栅氧化物，导致栅极变短从而产生问题。此外，台面结构表面上的电介质的厚度的变化可能导致体注入过程中的变化，导致器件的电参数的变化。
因此，需要沿栅沟槽的底部形成厚电介质的改进技术。
发明内容
根据本发明的实施例，形成包括沟槽栅场效应晶体管(FET)的半导体结构的方法包括下列步骤。使用掩模在半导体区中形成多个沟槽，掩模包括：(i)在半导体区的表面上的第一绝缘层，(ii)在第一绝缘层上的第一氧化阻挡层，以及(iii)在第一氧化阻挡层上的第二绝缘层。沿每个沟槽的底部形成厚的底部电介质(TBD)。在形成TBD的过程中，第一氧化阻挡层防止沿半导体区的表面形成电介质层。
在一个实施例中，形成多个沟槽之后，第二绝缘层的至少一部分保留在第一氧化阻挡层上。
在另一实施例中，半导体区包括硅，以及TBD是通过使用硅的局部氧化(LOCOS)处理使硅氧化来形成的。
在另一实施例中，第二氧化阻挡层形成为沿每个沟槽的相对侧壁延伸，但是沿每个沟槽的底部是间断的。第二氧化阻挡层防止在形成TBD的过程中沿每个沟槽的相对侧壁形成电介质层。
在另一实施例中，在形成第二氧化阻挡层之前，沿每个沟槽的相对侧壁以及底部形成第三绝缘层。
在另一实施例中，半导体区包括硅，以及使用硅蚀刻处理使每个沟槽的底部角变圆。第二绝缘层在硅蚀刻处理过程中保护第一氧化阻挡层。
在另一实施例中，栅电极形成在每个沟槽中，在TBD之上并与其接触。
在再一实施例中，在半导体结构的一个或多个FET区中形成沟槽栅FET，并且该半导体结构还包括一个或多个肖特基区。在FET区中，体区形成在半导体区中，以及源极区形成在毗邻每个沟槽的体区中。
在又一实施例中，互连层形成在一个或多个FET区和一个或多个肖特基区中。互连层接触在一个或多个肖特基区中的相邻沟槽之间的台面结构表面以形成肖特基接触。互连层还接触一个或多个FET区中的源极区。
根据本发明的另一实施例，形成包括屏蔽栅FET的半导体结构的方法包括以下步骤。使用掩模形成在半导体区域中的多个沟槽，掩模包括：(i)在半导体区表面之上的第一绝缘层，(ii)在第一绝缘层之上的第一氧化阻挡层，以及(iii)在第一氧化阻挡层上的第二绝缘层。屏蔽电介质形成为至少沿每个沟槽的下侧壁延伸。沿每个沟槽的底部形成厚的底部电介质(TBD)。第一氧化阻挡层防止在形成TBD的过程中沿半导体区的表面形成电介质层。屏蔽电极被形成为布置在每个沟槽的底部部分中，以及栅电极被形成为位于屏蔽电极之上。
在一个实施例中，半导体区包括遍布衬底上方的漂移区。漂移区具有低于衬底的掺杂浓度。多个沟槽形成为延伸穿过漂移区并在衬底中终止。
在另一实施例中，在形成栅电极之前，极间电介质(IED)层形成在屏蔽电极上。
在另一实施例中，形成IED层包括沉积氧化物层并使氧化物层凹进成每个沟槽。第一氧化阻挡层在氧化物层凹进的过程中保护半导体区的表面。
在另一实施例中，栅电介质形成为衬在每个沟槽的上侧壁上。在一些实施例中，栅电介质薄于屏蔽电介质。
下面的具体实施方式和附图为本发明的特性和优点提供了更好的理解。
根据本发明的实施例，形成包括屏蔽栅FET的半导体结构的方法包括以下步骤：使用掩模在半导体区中形成多个沟槽，掩模包括：(i)在半导体区的表面上的第一绝缘层，(ii)在第一绝缘层上的第一氧化阻挡层，以及(iii)在第一氧化阻挡层上的第二绝缘层；至少沿每个沟槽的下侧壁延伸形成屏蔽电介质层；沿每个沟槽的底部形成厚的底部电介质(TBD)，第一氧化阻挡层防止在形成TBD的过程中沿半导体区的表面形成电介质层；形成位于每个沟槽的底部部分中的屏蔽电极；以及在每个沟槽中的屏蔽电极上形成栅电极。
在一个实施例中，半导体区包括硅，以及厚的底部电介质通过使用硅的局部氧化(LOCOS)处理来使硅氧化而形成。
在另一个实施例中，在形成多个沟槽之后，第二绝缘层的至少一部分保留在第一氧化阻挡层上并保护第一氧化阻挡层。
在另一实施例中，半导体区包括在衬底上延伸的漂移区，该漂移区具有低于衬底的掺杂浓度，其中，多个沟槽被形成为延伸穿过漂移区并终止在衬底中。
在另一实施例中，该方法还包括以下步骤：在形成栅电极之前，在屏蔽电极上形成极间电介质(IED)层。
在另一实施例中，形成IED层的步骤包括：沉积氧化物层；以及将氧化物层凹进成每个沟槽，第一氧化阻挡层在使氧化物层凹进的过程中保护半导体区的表面。
在另一实施例中，仅使用干蚀刻来将氧化物层凹进成每个沟槽。
在另一实施例中，该方法进一步包括：形成衬在每个沟槽的上侧壁上的栅电介质。
在另一实施例中，栅电介质薄于屏蔽电介质层。
在另一实施例中，该方法还包括：形成沿每个沟槽的相对侧壁延伸但是沿每个沟槽的底部间断的第二氧化阻挡层，第二氧化阻挡层防止在形成TBD的过程中沿每个沟槽的相对侧壁形成电介质层。
在另一实施例中，第一和第二绝缘层包括氧化物。
在另一实施例中，第一和第二氧化阻挡层包括氮化物。
在另一实施例中，该方法还包括：在形成多个沟槽之后，使每个沟槽的底部角变圆。
在另一实施例中，半导体区包括硅，以及使用硅蚀刻处理使每个沟槽的底部角变圆，其中第二绝缘层在硅蚀刻处理过程中保护第一氧化阻挡层。
在另一实施例中，屏蔽栅FET形成在半导体结构的一个或多个FET区中，以及该半导体结构还包括一个或多个肖特基区，该方法还包括：在一个或多个FET区中，在半导体区中形成体区；以及在毗邻每个沟槽的体区中形成源极区。
在另一实施例中，该方法还包括：在一个或多个FET区中以及在一个或多个肖特基区中形成互连层，互连层接触在一个或多个肖特基区中的毗邻沟槽之间的台面结构的表面以形成肖特基接触，互连层还接触一个或多个FET区中的源极区。
根据本发明的另一实施例，形成包括屏蔽栅FET的半导体结构的方法包括：使用掩模在半导体区中形成多个沟槽，掩模包括(i)在半导体区上的第一氧化物层，(ii)在第一氧化物层上的第一氮化物层，以及(iii)在第一氮化物层上的第二氧化物层；沿每个沟槽的侧壁和底部延伸形成屏蔽氧化物层；在屏蔽氧化物层上，沿每个沟槽的相对侧壁形成氮化隔离物；使硅氧化以沿每个沟槽的底部形成厚底氧化物(TBO)，第一氮化物层防止在使硅氧化的过程中沿半导体区的表面形成氧化物，以及氮化隔离物防止在使硅氧化的过程中沿每个沟槽的相对侧壁形成氧化物；在TBO上在每个沟槽的底部部分中形成屏蔽电极；在每个沟槽中形成遍布屏蔽电极的极间电介质(IED)层；以及在IED层上在每个沟槽中形成栅电极。
在一个实施例中，在形成多个沟槽之后，第二氧化物层的至少一部分保留在第一氮化物层上并保护第一氮化物层。
在另一实施例中，半导体区包括在衬底上延伸的漂移区，该漂移区具有低于衬底的掺杂浓度，其中，多个沟槽被形成为延伸穿过漂移区并终止在衬底中。
在另一实施例中，形成IED层的步骤包括：沉积第三氧化物层；以及将第三氧化物层凹进成每个沟槽，第一氧化阻挡层在使第三氧化物层凹进的过程中保护半导体区的表面。
在另一实施例中，仅使用干蚀刻来将第三氧化物层凹进成每个沟槽。
在另一实施例中，该方法进一步包括：形成衬在每个沟槽的上侧壁上的栅极氧化物。
在另一实施例中，栅氧化物薄于屏蔽氧化物层。
在另一实施例中，该方法还包括：在形成多个沟槽之后，使每个沟槽的底部角变圆。
在另一实施例中，半导体区包括硅，以及使用硅蚀刻处理来使每个沟槽的底部角变圆，其中第二氧化物层在硅蚀刻处理过程中保护第一氮化物层。
在另一实施例中，屏蔽栅FET形成在半导体结构的一个或多个FET区中，以及该半导体结构还包括一个或多个肖特基区，该方法还包括：在一个或多个FET区中，在半导体区中形成体区，以及在毗邻每个沟槽的体区中形成多个源极区。
在另一实施例中，该方法还包括：在一个或多个FET区中以及在一个或多个肖特基区中形成互连层，互连层接触在一个或多个肖特基区中的毗邻沟槽之间的台面结构的表面以形成肖特基接触，互连层还接触一个或多个FET区中的各源极区。
在另一实施例中，每个沟槽中的屏蔽电极偏移至与源极区相同的电势。
在另一实施例中，一个或多个FET区包括漏极区，体区在其上延伸，漏极区和源极区具有与体区相反的导电类型，以及每个沟槽中的屏蔽电极偏移至与漏极区相同的电势。
在另一实施例中，每个沟槽中的屏蔽电极偏移至与栅电极相同的电势。
根据本发明的另一实施例，包括屏蔽栅极FET的半导体结构包括：在半导体区中的多个沟槽；在每个沟槽的底部部分中的屏蔽电极；在屏蔽电极上的栅电极；衬在每个沟槽的下侧壁上的屏蔽电介质；以及衬在每个沟槽底部上的厚的底部电介质(TBD)，其中TBD的厚度不同于屏蔽电介质的厚度。
在一个实施例中，TBD的厚度大于屏蔽电介质的厚度。
在一个实施例中，半导体结构还包括：极间电介质(IED)，在屏蔽电极和栅电极之间延伸；以及栅电介质，在栅电极的每侧上，衬在每个沟槽的上侧壁上。
在另一实施例中，栅电介质的厚度小于屏蔽电介质的厚度。
在另一实施例中，屏蔽栅FET是在半导体结构的一个或多个FET区中，以及该半导体结构还包括一个或多个肖特基区，该结构还包括：在一个或多个FET区中，在半导体区中的体区，以及在毗邻每个沟槽的体区中的多个源级区。
在另一实施例中，半导体结构还包括：互连层，遍布一个或多个FET区以及一个或多个肖特基区，该互连层接触在一个或多个肖特基区中的毗邻沟槽之间的台面结构的表面以形成肖特基接触，该互连层还接触一个或多个FET区中的各源极区。
附图说明
图1A-1I示出了根据本发明的实施例的在用于形成包括具有厚的底部电介质(TBD)的沟槽栅FET的半导体结构的制造工艺中的各个步骤的简化截面示意图；
图2示出了根据本发明的实施例的沟槽栅FET结构的简化截面示意图；
图3示出了根据本发明的另一实施例的单片集成的沟槽栅FET和肖特基二极管的简化截面示意图；
图4A-4M示出了根据本发明的实施例的形成包括具有TBD的屏蔽栅极沟槽FET的半导体结构的制造工艺中各步骤的简化截面示意图；
图5示出了根据本发明的实施例的屏蔽栅极沟槽FET结构的简化截面示意图；以及
图6示出了根据本发明另一实施例的单片集成的屏蔽栅沟槽FET和肖特基二极管的简化截面示意图。
具体实施方式
根据本发明的实施例，厚电介质层沿沟槽栅FET中的沟槽的底部形成，同时防止类似的厚电介质层形成在毗邻每个沟槽的半导体区的台面结构表面上。氧化阻挡层在形成厚电介质层期间保护台面结构表面。在沟槽形成和沟槽角变圆处理过程中，氧化阻挡层被上覆的绝缘层保护。本发明的这些和其他优点将在下面的示例性实施例的上下文中更全面地描述。
图1A-1I示出了根据本发明的实施例的在用于形成具有厚的底部电介质(TBD)的沟槽栅FET的制造工艺中的各个步骤的截面示意图。下面对于工艺流中的步骤的描述仅是示意性的，应该理解本发明的范围不局限于这些特定示例。例如，在不背离本发明的精神的情况下，诸如温度、压力、层厚等的工艺条件可以改变。
在图1A中，半导体区100设置为形成沟槽栅FET的基底。在一个实施例中，半导体区100包括形成在高掺杂N+型衬底上的N型外延层。硬掩模101包括三层并且形成在半导体区100的表面108之上。在一个实施例中，硬掩模101包括第一绝缘层102、第一氧化阻挡层104、以及第二绝缘层106。
第一绝缘层102形成在半导体区100的表面108之上。在一个实施例中，第一绝缘层102包括衬垫氧化物，厚度在50-
Figure G2009101502269D00101
范围内并且是使用传统技术形成的。
第一氧化阻挡层104形成在第一绝缘层102上。在一个实施例中，层102包括衬垫氧化物，以及层104包括氮化硅。氮化硅可以具有在1800-
Figure G2009101502269D00102
范围内的厚度，并且可以使用传统低压化学汽相沉积(LPCVD)工艺形成。衬垫氧化物提高了氮化硅层的粘着力并且用作半导体区100和较高应力的氮化硅层之间的缓冲器。氮化硅层作为氧化阻挡层来防止在图1H中所示的形成TBD的处理过程中在台面结构表面上形成厚电介质。除了氮化硅之外的其他抗氧化材料也可以被使用，以及第一氧化阻挡层104的精确特性可以随着沉积室中的气体比例、温度、压力和部件间隔的改变而变化。
第二绝缘层106形成在第一氧化阻挡层104上。在一个实施例中，第二绝缘层106包括厚度在1300-的范围内的氧化物，并且可以使用标准汽相沉积(CVD)处理来形成该氧化物。其他呈现类似特性的材料也可以被使用。
在图1B中，使用光刻胶层(未示出)和标准光刻和蚀刻技术来图样化硬掩模101。在图1C中，可以使用传统的通向异性蚀刻处理来形成延伸进入半导体区100的沟槽110。如图1C所示，第二绝缘层106的上层在沟槽蚀刻处理的过程中可以被去除，从而减少第二绝缘层106的厚度。然而，第二绝缘层106可以形成为具有足够的厚度，从而在沟槽蚀刻步骤之后，第二绝缘层106的至少一部分被保留。第二绝缘层106的保留部分保护下面的第一氧化阻挡层104使之免于后续步骤中的一定蚀刻处理。沟槽形成之后，毗邻沟槽110的表面108形成先前所称的台面结构表面。
在图1D中，沟槽110的底部角被变圆以减少缺陷密度。在一个实施例中，半导体区100包括硅，以及使用蚀刻硅的处理来使角变圆。如图1D所示，该处理可以沿沟槽110的侧壁去除部分半导体区100，从而使侧壁凹进。在一个实施例中，第二绝缘层106抗硅蚀刻并进而在硅蚀刻处理过程中保护第一氧化阻挡层104。
在图1E中，覆盖沟槽110的底部和侧壁形成第三绝缘层112。在一个实施例中，第三绝缘层112包括厚度在100-
Figure G2009101502269D00112
范围内的热氧化物，并且可以使用传统热氧化技术形成该热氧化物。第一氧化阻挡层104防止在台面结构表面108上形成第三绝缘层112。
在图1F中，沿沟槽110的侧壁和底部在第三绝缘层112之上以及在硬掩模101之上形成第二氧化阻挡层114。在一个实施例中，层112包括氧化物，以及层114包括氮化硅。氮化硅可以使用传统LPCVD处理形成。该氧化物提高了氮化物层的粘着力，并且用来在图1G所示的下一处理步骤中执行蚀刻的过程中保护沿沟槽110的底部的下面的半导体区100。除了氮化物之外的抗氧化材料也可以被使用，以及第二氧化阻挡层114的精确特性可以随着沉积室中的气体比例、温度、压力和部件间隔的改变而变化。
在图1G中，使用传统的各向异性蚀刻处理沿沟槽110的底部从硬掩模101的表面去除第二氧化阻挡层114。沿沟槽110的相对侧壁保留部分第二氧化阻挡层114，例如，以氮化物隔离物的形式。在一些实施例中，可以使用各种传统蚀刻剂材料和蚀刻环境。诸如气体、气体比例以及RF功率的蚀刻变量可以根据已知技术来调节以实现期望的各向异性蚀刻处理。
在图1H中，沿沟槽110的底部形成TBD 116。在一个实施例中，半导体区100包括硅，以及TBD 116通过使用传统的硅局部氧化(LOCOS)处理来使硅氧化形成。第二氧化阻挡层114阻止沟槽110的侧壁氧化，以及第一氧化阻挡层104阻止台面结构表面108氧化。在一个实施例中，TBD 116具有在2000-
Figure G2009101502269D00121
范围内的厚度。根据第二氧化阻挡层114的性能，该处理可以是湿氧化或干氧化。
在图1I中，执行传统蚀刻处理来从沟槽110的侧壁去除第二氧化阻挡层114和第三绝缘层112，并且去除硬掩模101的保留部分。在示例性实施例中，传统氧化物蚀刻处理可以用来去除第一、第二和第三绝缘层102、106和112，以及传统氮化硅蚀刻处理可以用来去除第一和第二氧化阻挡层104和114。氧化物蚀刻处理也可以从TBD 116顶部去除一薄层。然而，这个量可以通过修改形成TBD 116过程中的电介质生长配方参数来补偿。此外，使用薄的第一绝缘层102保证了在去除第一绝缘层102时仅去除了TBD 116的一薄层。在一个实施例中，在图1I所示的蚀刻处理之后，仅沿沟槽110的底部保留TBD 116。在另一实施例中，第三绝缘材料可以被保留并可以作为场效应晶体管的栅电介质。
随着TBD 116的形成，沟槽栅FET的剩下部分可以使用多种已知技术中的任一种形成。图2示出了根据本发明的实施例的这样的沟槽栅FET结构的截面视图。
在图2中，N型掺杂的外延层234位于高掺杂N+衬底232之上。使用传统离子注入技术在外延层234的上部形成在P型导电的体区222和N型导电的源极区228。由体区222和衬底232限定的部分外延层234通常被称作漂移区。漂移区和衬底232形成FET的漏极区。沟槽210延伸进入外延层234并在漂移区中终止。可替换地，沟槽210可以更深地延伸以在衬底232中终止。在该实施例中，栅电介质层218沿沟槽侧壁形成，而在前面的步骤中，第三绝缘层112被去除。使用已知技术在沟槽210中TBD 216和栅电介质层218之上形成凹进的栅电极220。体区222可以在形成沟槽210之前或在形成栅电极220之后形成，或者在该处理的其他阶段形成。
图2中的截面对应于一个实施例，其中使用了具有带状且彼此平行延伸的源极区228和沟槽210的开口单元(open cell)结构。在该实施例中，使用传统技术沿源极带间断或连续地形成P型导电的重体区(heavy body region)230。使用已知技术在体区222中形成重体区230。在该结构上形成电介质层(例如，BPSG)，然后图样化。在回流处理之后，电介质层形成在沟槽210上延伸的电介质穹224。电接触源极区228和重体区230的上部互连层226(例如包括金属)可以在整个结构之上形成。也可以形成后部的漏极互连层(未示出)来接触衬底232的后部。本发明的方法不局限于开口单元结构。对本领域的技术人员来说，由于本公开，在闭口单元结构中实施本发明是显而易见的。
如图1C-1D所示，第二绝缘层106在沟槽形成和沟槽角变圆处理的过程中覆盖并保护第一氧化阻挡层104。通过保留第一氧化阻挡层104，防止了在形成TBD 116的过程中在表面108上形成厚电介质。基于很多原因，这都是有利的。在表面108上没有厚电介质大大地降低了多晶硅空穴的可能性，从而提高了制造产量。并且，不需要从台面结构表面上去除厚电介质，从而减少了处理步骤的数量并消除了沿上部沟槽侧壁去除部分栅电介质的可能性。此外，在台面结构表面上没有厚电介质减少了体注入处理中的易变性，从而允许更好地控制注入特性并减少晶体管的电参数中的变化。
图1A-1I描述的处理和图2中示出的沟槽栅FET结构也可以与其他器件结构有利地集成。例如，图3示出了根据本发明的另一实施例的单片集的成沟槽栅FET和通常被称作SynchFET的肖特基二极管的截面示意图。
在图3中，N型外延层334位于高掺杂N+型衬底332之上。多个沟槽310延伸至外延层334中的预定深度。薄于TBD 316的栅电介质318衬在沟槽310的侧壁上。栅电极320嵌入在每个沟槽310中。在一个实施例中，栅电极320包括多晶硅。电介质盖324在FET区中的每个栅电极320之上延伸。
P型体区322位于FET区中的毗邻沟槽310之间并沿沟槽侧壁延伸。高掺杂N+型源极区328直接位于体区322之上毗邻沟槽侧壁。源极区328垂直重叠栅电极320。在一个实施例中，体区322和源极区328形成在外延层334的上部。当沟槽栅MOSFET导通时，垂直通道沿沟槽侧壁形成在每个源极区328和外延层334之间的体区322中。
在图3中，在FET和肖特基区之上形成共形阻挡层338。如可以看到的，阻挡层338在肖特基区中基本上是平的，并且在FET区中在电介质盖324之上延伸。导电层326(例如包括铝)形成在阻挡层338上。导电层326和阻挡层338形成源极互连。在FET区中，源极互连电接触重体区330和源极区328，但与栅电极320绝缘。在肖特基区中，源极互连接触毗邻沟槽之间的台面结构表面的地方形成了肖特基接触。因此，互连层326用作肖特基区中的肖特基二极管的阳极电极并且作为FET区中的FET的源极互连。互连层326还接触肖特基区中的栅电极320。因此，肖特基区中的栅电极320在操作期间电偏压至源电势。接触衬底332的后部互连(未示出)用作FET区中的漏极互连并用作肖特基区中的阴极电极。图1A-1I中描述的处理可以用来形成FET和肖特基区中的TBD 116。用于形成肖特基区中基本平坦表面的处理步骤在2007年5月11日提交的普通转让专利申请第11/747,847号标题为“Structure and Method forForming a Planar Schottky Contact”中描述，其全部内容通过引用结合于此。
尽管使用沟槽栅MOSFET实施例对本发明进行了描述，但是由于本公开，在具有厚的底部电介质的其他栅结构中以及其他类型的功率器件中实现本发明对于本领域的技术人员来说是显而易见的。例如，厚的底部电介质可以在仅包括图3的肖特基二极管的结构中实施。作为另一示例，图4A-4M示出了在形成具有根据本发明的实施例形成的TBD的屏蔽栅沟槽FET的制造过程中的各个步骤的截面视图。
图4A和4B描述了硬掩模401的形成和图样化，并且对应于前面描述的图1A和1B，因此在此不再具体描述。在图4C中，传统的各向异性蚀刻可以用来形成延伸进入半导体区400的沟槽410。沟槽410可以比非屏蔽栅实施例中的沟槽更深地延伸进入半导体区400以容纳屏蔽电极。如图4C所示，第二绝缘层406的顶层可以在沟槽蚀刻处理过程中去除，从而减少第二绝缘层406的厚度。在沟槽410比图1C中的沟槽110更深地延伸的情况下，图4A中的第二绝缘层406可以形成为比图1A中的第二绝缘层106更厚以保证在形成沟槽410之后至少一部分第二绝缘层406被保留。
在图4D中，沟槽410的底部角以类似于参考图1D所描述的方式被变圆以减少缺陷密度。在图4E中，使用已知的技术来形成屏蔽电介质440以覆盖沟槽410的侧壁和底部。在形成屏蔽电介质440之后，沿沟槽410的侧壁和硬掩模401的边缘的基本垂直的轮廓可能是所期望的。因此，根据屏蔽电介质440的期望厚度，在图4D所示的角变圆处理的过程中，沟槽410的侧壁可以相应地被凹进。
在图4F中，第二氧化阻挡层414以类似于参考图1F所示的方式沿沟槽410的侧壁和底部形成在屏蔽电介质440之上以及形成在硬掩模401之上。在图4G中，以类似于参考图1G所示的方式，沿沟槽410的底部，从硬掩模401的表面去除部分第二氧化阻挡层414。
在图4H中，以类似于参考图1H所描述的方法，沿去除了第二氧化阻挡层414的沟槽底部形成厚的底部电介质(TBD)442。在图4I中，执行传统蚀刻处理以从沟槽410的侧壁去除第二氧化阻挡层414。在一个实施例中，第二氧化阻挡层414包括氮化硅，并且使用传统氮化硅蚀刻处理被去除。
在图4J中，使用已知技术在TBD 442上在沟槽410的下部中形成屏蔽电极444。在一个实施例中，屏蔽电极444包括掺杂或非掺杂多晶硅。多晶硅可以沉积在沟槽410中，然后使用标准蚀刻处理被蚀刻以使多晶硅凹进在沟槽410的下部中。尽管在传统的屏蔽栅沟槽FET处理中，通常形成厚氧化物以在多晶硅深凹进蚀刻的过程中保护台面结构的表面，由于先前形成的第一氧化阻挡层404在多晶硅深凹进蚀刻的过程中有利地保护了台面结构表面408而消除了在台面结构表面上形成这样的厚氧化物的需求。第二绝缘层406在多晶硅凹进蚀刻处理过程中可以被完全去除。
在图4K中，极间电介质(IED)层446形成在屏蔽电极444之上。在一个实施例中，IED层446包括氧化物并且使用标准CVD和蚀刻技术形成。该氧化物可以沉积在沟槽410中，并且使用标准干蚀刻和/或湿蚀刻来蚀刻该氧化物以在屏蔽电极444上形成IED层446。在一个实施例中，仅有利地使用干蚀刻来使沉积的氧化物凹进。在传统的用于形成IED层的处理中，在使用CVD处理沉积氧化物之后，所沉积的氧化物通常需要被深凹进成沟槽，因此既需要干蚀刻处理也需要湿蚀刻处理。然而，因为存在保护台面结构表面408的第一氧化阻挡层404(例如，包括氮化硅)，所以可以仅使用干蚀刻来执行沉积氧化物的深凹进。因为干蚀刻比湿蚀刻更可控，所以采用干蚀刻是有利的，从而得到更统一的IED层。蚀刻处理也可以沿沟槽410的上侧壁去除屏蔽电极440。
在图4L中，栅电介质层448沿沟槽410的上侧壁形成。在一个实施例中，栅电介质层448包括厚度在100-
Figure G2009101502269D00171
的范围内的氧化物，并且使用传统技术形成。在一些实施例中，栅电介质层448薄于屏蔽电介质440。
在图4M中，栅电极450形成在沟槽410中，在IED层446之和栅电介质层448之上。在一个实施例中，栅电极450包括掺杂或非掺杂多晶硅，并使用传统技术形成。干蚀刻处理可以用来去除在台面结构区上延伸的部分多晶硅。蚀刻处理可以使栅电极450凹进到半导体区400的表面408以下。
如在图4C-4D中所示，第二绝缘层406在沟槽形成和沟槽角变圆处理的过程中覆盖并保护第一氧化阻挡层404。第一氧化阻挡层404进而防止在形成TBD 442期间在表面408上形成厚电介质。第一氧化阻挡层404还在图4J所描述的多晶硅深凹进蚀刻过程中保护台面结构表面408。此外，在图4J和4K所示的形成IED 446中，在深氧化物凹进过程中存在第一氧化阻挡层404使得仅使用干蚀刻处理(与传统技术中的既使用干蚀刻又使用湿蚀刻不同)成为可能，因此实现形成统一的IED。在一个实施例中，在形成IED层446之后，使用传统蚀刻处理去除第一氧化阻挡层404。在其他实施例中，不去除第一氧化阻挡层404，直到形成栅电介质448或形成栅电极450之后。
而且，与沿沟槽底部和沿下沟槽侧壁的电介质层同时形成的传统屏蔽栅结构不同，与沿下沟槽侧壁形成的屏蔽电介质440分开地形成沿沟槽底部的TBD 442。这就使得这些电介质区中的每一个都能够被独立设计以实现期望的器件特性。例如，在屏蔽电极444依赖于源极电势的情况下，屏蔽电介质440可以被制造的更薄用来改善电荷平衡，其进而可以使得对于相同的击穿电压特性而增加漂移区中的掺杂浓度(从而减少导通电阻)。可替换地，在屏蔽电极444依赖于栅极电势的情况下，在FET导通时，可以在漂移区中沿下沟槽侧壁形成聚集区。聚集区进而有助于减少晶体管的导通电阻。通过使用薄屏蔽电介质440，可以加强聚集效应，而厚电介质层可以被用作TBD 442来最小化栅漏电容。在另一屏蔽电极444依赖于漏极的变型中，通常呈现在屏蔽电介质440(屏蔽电极444依赖于源极电势)两端的高电压被消除，因此可以使用更薄的屏蔽电介质440而不用考虑屏蔽电介质击穿。在期望高电压FET并且屏蔽电极444依赖于源极电势的另一实施例中，屏蔽电极440可以被制成与所需要的一样厚来保证屏蔽电介质440承受高电压。将屏蔽电极444依赖于源、漏或栅极电势之一的技术在本领域是已知的。注意，本发明不局限于上述的屏蔽电极偏压、屏蔽电介质厚度以及漂移区掺杂浓度的组合。其他组合也可以取决于设计目的和目标应用。
参考回图4M，随着屏蔽电极444和栅电极450的形成，屏蔽栅沟槽FET的其他部分可以使用多种已知技术中的任一种来形成。图5示出了根据本发明的这样的屏蔽栅沟槽FET结构的截面视图。
在图5中，N型外延层位于高掺杂N+型衬底532上。P型导电的体区522和N型导电的源极区528使用传统离子注入技术形成在外延层534的上部。由体区522和衬底532限定的外延层534的部分形成通常所称的漂移区。沟槽510延伸进入外延层534并终止在漂移区。在可选实施例中，沟槽510可以延伸穿过漂移区并终止在衬底532中。沿沟槽510的底部形成TBD 542，以及沿毗邻屏蔽电极544的沟槽510的下侧壁形成屏蔽电介质540。沿毗邻栅电极550的上沟槽侧壁形成栅电介质层548。IED层546形成在屏蔽电极544和栅电极550之间。
图5中的截面图对应于使用了具有带状并彼此平行延伸的源极区528和沟槽510的开口单元结构。在该实施例中，使用传统技术来沿源极带间断地或连续地形成P型导电的重体区530。电介质穹524在沟槽和部分源极区528上延伸。接触源极区528的顶部源互连层526(例如包括金属)可以形成在该结构之上。接触衬底532的后部的后部漏极互连层(例如包括金属)可以被形成。本发明的结构和方法不局限于开口单元结构。由于本公开，对于本领域的技术人员来说，在闭口单元结构中实施本发明是显而易见的。
图4A-4M中描述的处理和图5中示出的屏蔽栅沟槽FET结构也可以有利地与其他器件结构集成。例如，图6示出了根据本发明的另一实施例的单片集成的屏蔽栅沟槽FET和肖特基二极管的截面示意图。
在图6中，N型外延层634位于高掺杂N+型衬底632上。多个沟槽610在漂移区(由衬底632和体区622限定)中延伸到预定深度，或可选地延伸进入并终止在衬底532中。屏蔽电极644嵌入在每个沟槽610中，并通过TBD 642和屏蔽电介质640与外延层634绝缘。栅电极650形成在每个沟槽610的上部并且通过栅电介质648绝缘。栅电极650和屏蔽电极644通过IED层646隔离。在一个实施例中，肖特基区中的沟槽610可以仅包含单个电极(例如，屏蔽电极644或栅电极650)，而FET区中的沟槽610包含屏蔽电极644和栅电极650。这可以通过在形成栅电极和屏蔽电极的步骤过程中使用传统掩模技术来实现。
P型体区622在FET区中的毗邻沟槽610之间横向延伸，并且沿沟槽侧壁垂直延伸。高掺杂N+型源极区628毗邻沟槽侧壁直接位于体区622之上。源极区628垂直覆盖栅电极650。当沟槽栅MOSFET导通时，在每个源极区628和外延层634之间沿沟槽侧壁在体区622中形成垂直沟道。
在图6中，在FET和肖特基区上形成共形的阻挡层638。如可以看出的，阻挡层638在肖特基区中基本上为平的，并在FET区中在电介质盖624上延伸。导电层626形成在阻挡层638之上。导电层626和阻挡层638形成了上部互连，其电接触重体区630和源极区628，但是与FET区中的栅电极650绝缘。在肖特基区中，肖特基接触形成为上部互连接触毗邻沟槽之间的台面结构表面。因此，上部互连作为肖特基区中的肖特基二极管的阳极电极，并且作为FET区中的FET的源极互连。后部互连(未示出)接触衬底632，因此作为肖特基区中的阴极电极并作为FET区中的源极互连。
注意，尽管通过图2、3、5和6描述的实施例示出了n沟道FET，但是通过倒转各个半导体区的极性也可以获得p沟道FET。此外，在区200、300、500、600都是在衬底上延伸的外延层的实施例中，得到衬底和外延层都具有相同导电类型的MOSFET，以及得到衬底具有与外延层相反导电类型的IGBT。
尽管上面示出并描述了多种特定实施例，但是本发明的实施例不局限于此。例如，应该理解在不背离本发明的前提下，示出并描述的结构的掺杂极性可以被倒转和/或各种元件的掺杂浓度可以被改变。同样，上述的各种实施例可以以硅、金刚砂、砷化镓、氮化镓、钻石或其他半导体材料实现。此外，在不背离本发明的范围的条件下，本发明的一个或多个实施例的特性可以与本发明的其他实施例的一个或多个特性相结合。
因此，本发明的范围不应该参照上述说明来确定而应该参照所附权利要求连同其全部等同物来确定。

Claims (20)

1.一种形成包括沟槽栅FET的半导体结构的方法，所述方法包括：
使用掩模在半导体区中形成多个沟槽，所述掩模包括：
(i)所述半导体区的表面上的第一绝缘层，(ii)所述第一绝缘层上的第一氧化阻挡层，以及(iii)所述第一氧化阻挡层上的第二绝缘层；以及
沿每个所述沟槽的底部形成厚的底部电介质(TBD)，所述第一氧化阻挡层防止在形成所述TBD的过程中沿所述半导体区的所述表面形成电介质层。
2.根据权利要求1所述的方法，其中，在形成所述多个沟槽之后，所述第二绝缘层的至少一部分被保留在所述第一氧化阻挡层上并保护所述第一氧化阻挡层。
3.根据权利要求1所述的方法，其中，所述第二绝缘层厚于所述第一绝缘层。
4.根据权利要求1所述的方法，其中，所述半导体区包括硅，以及所述TBD是通过使用硅的局部氧化(LOCOS)处理氧化所述硅来形成的。
5.根据权利要求1所述的方法，还包括：
形成沿每个沟槽的相对侧壁延伸但沿每个沟槽的底部不连续的第二氧化阻挡层，所述第二氧化阻挡层防止在形成所述TBD的过程中沿每个沟槽的所述相对侧壁形成电介质层。
6.根据权利要求5所述的方法，还包括：
在形成所述第二氧化阻挡层之前，沿所述相对侧壁以及沿每个沟槽的所述底部形成第三绝缘层。
7.根据权利要求5所述的方法，其中，所述第一绝缘层和所述第二绝缘层包括氧化物。
8.根据权利要求7所述的方法，其中，所述第一氧化阻挡层和所述第二氧化阻挡层包括氮化物。
9.根据权利要求1所述的方法，还包括：
在形成所述多个沟槽之后，使每个沟槽的底部角变圆。
10.根据权利要求9所述的方法，其中，所述半导体区包括硅，以及使用硅蚀刻处理使每个沟槽的所述底部角变圆，其中，所述第二绝缘层在所述硅蚀刻处理过程中保护所述第一氧化阻挡层。
11.根据权利要求1所述的方法，还包括：
在每个沟槽中在所述TBD上并与所述TBD接触地形成栅电极。
12.根据权利要求11所述的方法，其中所述沟槽栅FET形成在所述半导体结构的一个或多个FET区中，以及所述半导体结构还包括一个或多个肖特基区，所述方法还包括：
在所述一个或多个FET区中：
在所述半导体区中形成体区；以及
在所述体区中毗邻每个沟槽形成多个源极区。
13.根据权利要求12所述的方法，还包括：
在所述一个或多个FET区中以及在所述一个或多个肖特基区中形成互连层，所述互连层接触在所述一个或多个肖特基区中的毗邻沟槽之间的台面结构表面以形成肖特基接触，所述互连层还接触在所述一个或多个FET区中的各所述源极区。
14.一种形成包括沟槽栅FET的半导体结构的方法，所述方法包括：
使用掩模在半导体区中形成多个沟槽，所述掩模包括：
(i)所述半导体区的表面上的第一氧化物层，(ii)所述第一氧化物层之上的第一氮化物层，以及(iii)所述第一氮化物层之上的第二氧化物层；
沿所述多个沟槽中的每一个的相对侧壁和底部形成第三氧化物层；
沿每个沟槽的所述相对侧壁在所述第三氧化物层上形成氮化物隔离物；以及
使硅氧化以沿每个沟槽的所述底部形成厚的底部氧化物(TBO)，所述第一氮化物层在所述使硅氧化的过程中防止沿所述半导体区的所述表面形成氧化物，以及所述氮化物隔离物在所述使硅氧化的过程中防止沿每个沟槽的所述相对侧壁形成氧化物。
15.根据权利要求14所述的方法，其中，在形成所述多个沟槽之后，所述第二氧化物层的至少一部分被保留在所述第一氮化物层上并保护所述第一氮化物层。
16.根据权利要求14所述的方法，还包括：
在形成所述多个沟槽之后，使每个沟槽的底部角变圆。
17.根据权利要求16所述的方法，其中，所述半导体区包括硅，以及使用硅蚀刻处理使每个沟槽的所述底部角变圆，其中所述第二氧化物层在所述硅蚀刻处理过程中保护所述第一氮化物层。
18.根据权利要求14所述的方法，还包括：
沿每个沟槽的所述相对侧壁去除所述氮化物隔离物以及所述第三氧化物层；
沿每个沟槽的所述相对侧壁形成栅氧化物层；以及
在每个沟槽中在所述TBO上形成栅电极并且所述栅电极与所述TBO接触。
19.根据权利要求18所述的方法，其中所述沟槽栅FET形成在所述半导体结构的一个或多个FET区中，以及所述半导体结构还包括一个或多个肖特基区，所述方法还包括：
在所述一个或多个FET区中：
在所述半导体区中形成体区；以及
在所述体区中毗邻每个沟槽形成多个源极区。
20.根据权利要求19所述的方法，还包括：
在所述一个或多个FET区中以及在所述一个或多个肖特基区中形成互连层，所述互连层接触在所述一个或多个肖特基区中的毗邻沟槽之间的台面结构表面以形成肖特基接触，所述互连层还接触在所述一个或多个FET区中的各所述源极区。
CN200910150226.9A 2008-06-20 2009-06-22 形成用于沟槽栅器件的厚的底部电介质(tbd)的结构和方法 Expired - Fee Related CN101621031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410005313.6A CN103762179B (zh) 2008-06-20 2009-06-22 半导体结构和包括场效应晶体管区和肖特基区的装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/143,510 US7807576B2 (en) 2008-06-20 2008-06-20 Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US12/143,510 2008-06-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410005313.6A Division CN103762179B (zh) 2008-06-20 2009-06-22 半导体结构和包括场效应晶体管区和肖特基区的装置

Publications (2)

Publication Number Publication Date
CN101621031A true CN101621031A (zh) 2010-01-06
CN101621031B CN101621031B (zh) 2014-02-05

Family

ID=41412990

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410005313.6A Expired - Fee Related CN103762179B (zh) 2008-06-20 2009-06-22 半导体结构和包括场效应晶体管区和肖特基区的装置
CN200910150226.9A Expired - Fee Related CN101621031B (zh) 2008-06-20 2009-06-22 形成用于沟槽栅器件的厚的底部电介质(tbd)的结构和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410005313.6A Expired - Fee Related CN103762179B (zh) 2008-06-20 2009-06-22 半导体结构和包括场效应晶体管区和肖特基区的装置

Country Status (5)

Country Link
US (2) US7807576B2 (zh)
KR (3) KR101752438B1 (zh)
CN (2) CN103762179B (zh)
DE (1) DE102009025601A1 (zh)
TW (1) TW201005876A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620996B (zh) * 2008-07-03 2012-10-10 和舰科技(苏州)有限公司 一种栅氧化层的制造方法
CN102856182A (zh) * 2011-06-27 2013-01-02 半导体元件工业有限责任公司 制造绝缘栅极半导体装置的方法及结构
CN103632939A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 优化功率器件沟槽顶部圆角的方法
CN103887174A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法
CN104347412A (zh) * 2013-08-01 2015-02-11 北大方正集团有限公司 Vvmos管的制作方法及vvmos管
CN104701148A (zh) * 2013-12-04 2015-06-10 和舰科技(苏州)有限公司 分裂栅的制造方法
CN104810410A (zh) * 2015-05-08 2015-07-29 西安西奈电子科技有限公司 一种肖特基二极管器件及制造方法
CN114256077A (zh) * 2022-02-28 2022-03-29 深圳市美浦森半导体有限公司 低压分离栅沟槽mos器件的制作方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
JP5422252B2 (ja) 2009-04-23 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20170125531A9 (en) * 2009-08-31 2017-05-04 Yeeheng Lee Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet)
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US8461646B2 (en) * 2011-02-04 2013-06-11 Vishay General Semiconductor Llc Trench MOS barrier schottky (TMBS) having multiple floating gates
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US8482078B2 (en) * 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
US9054133B2 (en) 2011-09-21 2015-06-09 Globalfoundries Singapore Pte. Ltd. High voltage trench transistor
US8492226B2 (en) 2011-09-21 2013-07-23 Globalfoundries Singapore Pte. Ltd. Trench transistor
US9070585B2 (en) * 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
TWI470790B (zh) 2012-07-13 2015-01-21 Ubiq Semiconductor Corp 溝渠式閘極金氧半場效電晶體
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6056292B2 (ja) * 2012-09-12 2017-01-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8951867B2 (en) 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
DE102013204701A1 (de) * 2013-03-18 2014-10-02 Robert Bosch Gmbh Pseudo-Schottky-Diode
KR101934893B1 (ko) 2013-03-27 2019-01-03 삼성전자 주식회사 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법
KR101828495B1 (ko) 2013-03-27 2018-02-12 삼성전자주식회사 평탄한 소스 전극을 가진 반도체 소자
KR20140146849A (ko) * 2013-06-18 2014-12-29 서울반도체 주식회사 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
CN105470128B (zh) * 2014-09-12 2018-07-20 上海华虹宏力半导体制造有限公司 沟槽型功率器件中沟槽底部的厚氧化层的制备方法
CN105702570A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 沟槽型mos器件中沟槽底部形成屏蔽膜层的方法
JP6649183B2 (ja) * 2016-05-30 2020-02-19 株式会社東芝 半導体装置
CN105957884A (zh) * 2016-06-24 2016-09-21 上海格瑞宝电子有限公司 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
JP6996082B2 (ja) * 2016-12-22 2022-01-17 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108666361B (zh) * 2017-03-31 2022-04-12 深圳尚阳通科技有限公司 一种通孔免对位的功率器件及其制造方法
CN108172622A (zh) * 2018-01-30 2018-06-15 电子科技大学 功率半导体器件
CN110277437A (zh) * 2018-03-16 2019-09-24 张峻玮 一种外包覆式高效能低漏电流的肖基二极管结构及其制造方法
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
CN111341852A (zh) * 2020-03-10 2020-06-26 安徽安芯电子科技股份有限公司 一种具有屏蔽氧化物的沟槽型肖特基整流器及其加工工艺
CN111415868B (zh) * 2020-03-30 2022-11-04 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
TWI762943B (zh) * 2020-06-04 2022-05-01 新唐科技股份有限公司 半導體結構以及半導體結構的製造方法
TWI739653B (zh) * 2020-11-06 2021-09-11 國立陽明交通大學 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
CN115831759B (zh) * 2023-02-22 2023-05-02 南京华瑞微集成电路有限公司 一种集成sbd结构的sgt mosfet及其制作方法
CN116031294B (zh) * 2023-03-27 2023-06-27 合肥新晶集成电路有限公司 半导体器件及其制备方法

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US662453A (en) * 1900-08-16 1900-11-27 William Mathews Saw-set.
US4455565A (en) * 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2570742B2 (ja) 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US5179032A (en) * 1990-02-01 1993-01-12 Quigg Fred L Mosfet structure having reduced capacitance and method of forming same
KR950006483B1 (ko) * 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US20020036326A1 (en) * 1994-08-11 2002-03-28 Harris Corporation Analog-to-digital converter and method of fabrication
TW305063B (zh) * 1995-02-02 1997-05-11 Handotai Energy Kenkyusho Kk
US5705409A (en) * 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
KR0159075B1 (ko) * 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
WO1998002925A1 (de) * 1996-07-16 1998-01-22 Siemens Aktiengesellschaft Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur
US5898198A (en) * 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
JP4192281B2 (ja) * 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
DE19843959B4 (de) * 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
JP3851776B2 (ja) 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
WO2001001484A2 (de) * 1999-06-25 2001-01-04 Infineon Technologies Ag Trench-mos-transistor
US6274905B1 (en) * 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
TW411553B (en) * 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
GB9929613D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
GB0003185D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
WO2001071817A2 (en) * 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same
US7229872B2 (en) * 2000-04-04 2007-06-12 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
KR100794811B1 (ko) 2000-05-13 2008-01-15 엔엑스피 비 브이 트렌치 게이트 반도체 장치 및 그 제조 방법
EP1170803A3 (en) 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP4073176B2 (ja) * 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
DE10127885B4 (de) * 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
US6600182B2 (en) * 2001-09-26 2003-07-29 Vladimir Rumennik High current field-effect transistor
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US7091573B2 (en) * 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
DE10214151B4 (de) * 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
US7232726B2 (en) * 2002-05-31 2007-06-19 Nxp, B.V. Trench-gate semiconductor device and method of manufacturing
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN100514672C (zh) * 2002-08-23 2009-07-15 快捷半导体有限公司 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6919598B2 (en) * 2003-03-10 2005-07-19 Zia Hossain LDMOS transistor with enhanced termination region for high breakdown voltage with low on-resistance
US6970366B2 (en) * 2003-04-03 2005-11-29 Power-One As Phase-shifted resonant converter having reduced output ripple
US7015104B1 (en) * 2003-05-29 2006-03-21 Third Dimension Semiconductor, Inc. Technique for forming the deep doped columns in superjunction
DE10334780B3 (de) * 2003-07-30 2005-04-21 Infineon Technologies Ag Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
DE10342559B3 (de) * 2003-09-15 2005-04-14 Infineon Technologies Ag Randstruktur eines Leistungshalbleiterbauelementes und ihr Herstellungsverfahren
DE10355588B4 (de) * 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
KR20080100265A (ko) * 2003-12-19 2008-11-14 써드 디멘존 세미컨덕터, 인코포레이티드 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법
JP4417962B2 (ja) * 2003-12-19 2010-02-17 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
JP4699692B2 (ja) * 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7112855B2 (en) * 2004-05-07 2006-09-26 Broadcom Corporation Low ohmic layout technique for MOS transistors
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP5259920B2 (ja) 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
TWI401749B (zh) * 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
JP2008530776A (ja) * 2005-02-07 2008-08-07 エヌエックスピー ビー ヴィ 横型半導体デバイスおよびその製造方法
WO2006108011A2 (en) * 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US7382019B2 (en) * 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
AT504289A2 (de) 2005-05-26 2008-04-15 Fairchild Semiconductor Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben
US20060273379A1 (en) * 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US7648877B2 (en) * 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
KR100667908B1 (ko) * 2005-09-26 2007-01-11 매그나칩 반도체 유한회사 트렌치형 ｍｏｓ 게이트의 제조방법
WO2007052196A1 (en) * 2005-11-02 2007-05-10 Nxp B.V. Method of manufacturing a semiconductor device
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7670908B2 (en) * 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
US20090085107A1 (en) * 2007-09-28 2009-04-02 Force-Mos Technology Corp. Trench MOSFET with thick bottom oxide tub
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8829624B2 (en) * 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber
KR101167204B1 (ko) * 2009-11-19 2012-07-24 매그나칩 반도체 유한회사 반도체 장치 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620996B (zh) * 2008-07-03 2012-10-10 和舰科技(苏州)有限公司 一种栅氧化层的制造方法
CN102856182A (zh) * 2011-06-27 2013-01-02 半导体元件工业有限责任公司 制造绝缘栅极半导体装置的方法及结构
CN103632939A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 优化功率器件沟槽顶部圆角的方法
CN103887174A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法
CN103887174B (zh) * 2012-12-21 2016-09-14 万国半导体股份有限公司 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法
CN104347412A (zh) * 2013-08-01 2015-02-11 北大方正集团有限公司 Vvmos管的制作方法及vvmos管
CN104701148A (zh) * 2013-12-04 2015-06-10 和舰科技(苏州)有限公司 分裂栅的制造方法
CN104701148B (zh) * 2013-12-04 2017-11-24 和舰科技(苏州)有限公司 分裂栅的制造方法
CN104810410A (zh) * 2015-05-08 2015-07-29 西安西奈电子科技有限公司 一种肖特基二极管器件及制造方法
CN114256077A (zh) * 2022-02-28 2022-03-29 深圳市美浦森半导体有限公司 低压分离栅沟槽mos器件的制作方法

Also Published As

Publication number Publication date
CN103762179A (zh) 2014-04-30
DE102009025601A1 (de) 2010-01-14
KR101752438B1 (ko) 2017-07-03
KR101945335B1 (ko) 2019-02-07
TW201005876A (en) 2010-02-01
CN101621031B (zh) 2014-02-05
US20090315083A1 (en) 2009-12-24
KR20170137017A (ko) 2017-12-12
CN103762179B (zh) 2019-07-09
US8669623B2 (en) 2014-03-11
KR20090132533A (ko) 2009-12-30
KR20170007711A (ko) 2017-01-19
US7807576B2 (en) 2010-10-05
KR101945336B1 (ko) 2019-02-07
US20100320534A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
CN101621031B (zh) 形成用于沟槽栅器件的厚的底部电介质(tbd)的结构和方法
US7598144B2 (en) Method for forming inter-poly dielectric in shielded gate field effect transistor
KR101254835B1 (ko) 트랜치-게이트 전계 효과 트랜지스터 및 그 형성 방법
US7855115B2 (en) Method for forming laterally extending dielectric layer in a trench-gate FET
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
CN105702732B (zh) 带有保护屏蔽氧化物的分裂栅沟槽功率mosfet
US8552535B2 (en) Trench shielding structure for semiconductor device and method
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
US7629646B2 (en) Trench MOSFET with terraced gate and manufacturing method thereof
US7671441B2 (en) Trench MOSFET with sidewall spacer gates
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
JP2005072356A (ja) 絶縁ゲート型電界効果半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140205

Termination date: 20210622

CF01 Termination of patent right due to non-payment of annual fee