TWI762943B - 半導體結構以及半導體結構的製造方法 - Google Patents
半導體結構以及半導體結構的製造方法 Download PDFInfo
- Publication number
- TWI762943B TWI762943B TW109118739A TW109118739A TWI762943B TW I762943 B TWI762943 B TW I762943B TW 109118739 A TW109118739 A TW 109118739A TW 109118739 A TW109118739 A TW 109118739A TW I762943 B TWI762943 B TW I762943B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- polysilicon element
- layer
- semiconductor structure
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 115
- 229920005591 polysilicon Polymers 0.000 claims abstract description 115
- 150000004767 nitrides Chemical class 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 description 180
- 239000000463 material Substances 0.000 description 34
- 238000005530 etching Methods 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000002378 acidificating effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 3
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRVQHRXZCZWHMD-UHFFFAOYSA-N [Si](=O)=O.[Hf] Chemical compound [Si](=O)=O.[Hf] NRVQHRXZCZWHMD-UHFFFAOYSA-N 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001029 Hf alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- QQDBFAKOVGNARI-UHFFFAOYSA-N [O-2].[O-2].[Hf+4].[O-2].[Al+3] Chemical compound [O-2].[O-2].[Hf+4].[O-2].[Al+3] QQDBFAKOVGNARI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- MJGARAGQACZIPN-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O--].[O--].[Al+3].[Hf+4] MJGARAGQACZIPN-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PDKGWPFVRLGFBG-UHFFFAOYSA-N hafnium(4+) oxygen(2-) silicon(4+) Chemical compound [O-2].[Hf+4].[Si+4].[O-2].[O-2].[O-2] PDKGWPFVRLGFBG-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本揭露提供一種半導體結構的製造方法，包含以下步驟：提供基底；形成溝槽於基底中；形成第一氧化層以及第一多晶矽元件於溝槽中，其中第一多晶矽元件與基底之間具有開口；形成第二氧化層覆蓋基底以及第一多晶矽元件；形成氮化層於第一氧化層以及該第二氧化層上；移除位於開口底部的氮化層的一部分，以暴露出第一氧化層的頂表面的一部分；移除位於開口下方的第一氧化層的一部分，以形成凹陷部，其中該凹陷部暴露出第一多晶矽元件的一部分；實行熱氧化製程，使第二氧化層延伸覆蓋經暴露的第一多晶矽元件的一部分，並使該凹陷部具有一圓角；移除氮化層；以及形成第二多晶矽元件於開口以及凹陷部中。
Description
本揭露係有關於一種半導體結構的製造方法以及由此方法製作而成的半導體結構。
半導體積體電路(IC)工業已歷經快速發展的階段。積體電路材料及設計在技術上的進步已生產出許多代的積體電路。每一代的積體電路比前代的積體電路具有更小且更複雜的電路。
分離式閘極溝槽金氧半場效電晶體(split-gate trench metal-oxide-semiconductor field-effect transistor，MOSFET)元件中，可藉由應用遮罩閘極溝槽(shield gate trench，SGT)的結構提升閘極-源極(gate to source)之間的耐壓能力。
然而，在形成閘極氧化物的製程中，由於閘極氧化物在源極多晶矽結構的側壁與底部的氧化速度(形成速度)不同，導致閘極氧化物的底部產生尖銳的凹陷，進而使得後續填充的閘極多晶矽結構具有尖角(sharp corner)，容易產生尖端放電的情形，對閘極-源極之間的耐壓能力造成影響。
雖然現有技術所製造的分離式閘極溝槽金氧半場效電晶體可大致滿足它們原先預定的用途，但其仍未在各個方面皆徹底地符合需求。發展出可進一步改善分離式閘極溝槽金氧半場效電晶體的效能及可靠度的製造方法仍為目前業界致力研究的課題之一。
根據本揭露一些實施例，提供一種半導體結構的製造方法，包含以下步驟：提供基底；形成溝槽於基底中；形成第一氧化層以及第一多晶矽元件於溝槽中，其中第一多晶矽元件與基底之間具有開口；形成第二氧化層覆蓋基底以及第一多晶矽元件；形成氮化層於第一氧化層以及第二氧化層上；移除位於開口底部的氮化層的一部分，以暴露出第一氧化層的頂表面的一部分；移除位於開口底部的第一氧化層的一部分，以形成凹陷部，其中凹陷部暴露出第一多晶矽元件的一部分；實行熱氧化製程，使第二氧化層延伸覆蓋經暴露的第一多晶矽元件的一部分，並使凹陷部具有圓角(rounded corner)；移除氮化層；以及形成第二多晶矽元件於開口以及凹陷部中。
根據本揭露一些實施例，提供一種半導體結構，包含基底、第一氧化層、第一多晶矽元件、第二氧化層以及第二多晶矽元件。基底具有溝，第一氧化層設置於溝槽的底部，其中第一氧化層具有凹陷部，凹陷部具有圓角，第一多晶矽元件設置於溝槽中且部分地設置於第一氧化層中，第二氧化層覆蓋第一多晶矽元件且與第一氧化層接觸，第二多晶矽元件設置於基底與第一多晶矽元件之間，且填充於第一氧化層的凹陷部中。
為讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下，其他注意事項，請參照技術領域。
以下針對本揭露實施例的半導體結構的製造方法以及由此方法製作而成的半導體結構作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露一些實施例之不同態樣。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用類似及/或對應的標號標示類似及/或對應的元件，以清楚描述本揭露。然而，這些類似及/或對應的標號的使用僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。
本揭露實施例可配合圖式一併理解，本揭露之圖式亦被視為揭露說明之一部分。應理解的是，本揭露之圖式並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸以便清楚表現出本揭露的特徵。應理解的是，圖式之元件或裝置可以發明所屬技術領域具有通常知識者所熟知的各種形式存在。此外實施例中可能使用相對性用語，例如「較低」或「底部」或「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。可理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。
再者，當述及一第一材料層位於一第二材料層上或之上時，可能包括第一材料層與第二材料層直接接觸之情形或第一材料層與第二材料層之間可能不直接接觸，亦即第一材料層與第二材料層之間可能間隔有一或更多其它材料層之情形。但若第一材料層直接位於第二材料層上時，即表示第一材料層與第二材料層直接接觸之情形。
此外，應理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組件或部分，這些元件、組件或部分不應被這些用語限定。這些用語僅是用來區別不同的元件、組件或部分。因此，以下討論的一第一元件、組件或部分可在不偏離本揭露之教示的情況下被稱為一第二元件、組件或部分。
除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域的技術人員通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。
根據本揭露一些實施例，提供之半導體結構的製造方法使用氮化層作為蓋層(cap layer)以於鄰近於源極多晶矽結構的氧化層中形成凹陷部，並且使用熱氧化製程使凹陷部具有圓角(rounded corner)，藉此可避免後續填充的閘極多晶矽結構產生尖角，進而可降低閘極多晶矽結構產生尖端放電的風險，並且可提升閘極-源極(gate to source)之間的崩潰電壓(breakdown voltage)，改善半導體結構的品質與性能。
第1A至1K圖顯示根據本揭露一些實施例中，半導體結構10於製程中各個階段之剖面結構示意圖。應理解的是，可於第1A至1K圖所述的階段之前、期間、及/或之後提供額外的操作。根據不同的實施例，可更動、刪除或置換前述的一些操作。根據不同的實施例，可添加額外特徵於半導體結構10，在一些實施例中，以下所述的半導體結構10的部分特徵可以被取代或刪除。
請參照第1A圖，首先，提供基底102。在一些實施例中，基底102可為塊狀半導體基板，例如，半導體晶圓。基底102的材料可包含矽(Si)或其他元素半導體材料，例如鍺(Ge)。
基底102的材料可為矽基底、鍺化矽基底、或碳化矽基底，但不限於此。再者，基底102亦可為矽覆絕緣體基底(silicon on insulator，SOI)、多層基底、梯度基底、混成定向基底等。
接著，形成溝槽200於基底102中。在一些實施例中，可藉由一個或多個光微影(photolithography)製程及蝕刻製程形成溝槽200。根據一些實施例，光微影製程可包含光阻塗佈(例如，旋轉塗佈)、軟烘烤(soft baking)、硬烘烤(hard baking)、遮罩對齊(mask aligning)、曝光(developing)、曝光後烘烤、光阻顯影、清洗及乾燥等，但不限於此。根據一些實施例，蝕刻製程可包含乾蝕刻製程或濕蝕刻製程，但不限於此。
應理解的是，雖然圖中僅例示性地繪示一個溝槽200，但根據一些實施例，基底102可具有複數個溝槽200，溝槽200的數量可根據實際需求進行調整。
接著，形成第一氧化層104以及第一多晶矽元件106於溝槽200中。在一些實施例中，可先於溝槽200中形成第一氧化層104，接著形成第一多晶矽元件106，但本揭露不以此為限。在一些實施例中，第一氧化層104與溝槽200的底表面200b以及部分的側表面200s接觸，換言之，第一氧化層104部分地填充於溝槽200中。
在一些實施例中，第一多晶矽元件106的下部(未標示)設置於第一氧化層104中，換言之，第一多晶矽元件106部分地設置於第一氧化層104中。如第1A圖所示，第一多晶矽元件106與基底102之間可具有開口OP。在一些實施例中，開口OP可環繞第一多晶矽元件106。
在一些實施例中，第一氧化層104的材料可包含氧化矽(silicon oxide)、氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)、氧化鋁(aluminum oxide)、二氧化鋁鉿合金(aluminum oxide hafnium alloy)、二氧化矽鉿(silicon hafnium oxide)、氧化鉭鉿(tantalum hafnium oxide)、氧化鈦鉿(hafnium titanium oxide)、氧化鋯鉿(hafnium zirconium oxide)、其它合適的材料或前述之組合。
在一些實施例中，可藉由化學氣相沉積(chemical vapor deposition，CVD)製程、旋轉塗佈(spin coating)製程、或其它合適的製程將第一氧化層104形成於溝槽200中，並且藉由一個或多個光微影製程及蝕刻製程將第一氧化層104圖案化。前述化學氣相沉積製程可包含低壓化學氣相沉積(low-pressure chemical vapor deposition，LPCVD)製程、低溫化學氣相沉積(low-temperature chemical vapor deposition，LTCVD)製程、快速熱化學氣相沉積(rapid thermal chemical vapor deposition，RTCVD)製程、等離子增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)製程、或原子層沉積(atomic layer deposition，ALD)製程、但不限於此。
在一些實施例中，第一多晶矽元件106可為源極多晶矽結構。在一些實施例中，第一多晶矽元件106的材料可包含多晶矽、其它合適的半導體材料或金屬材料、或前述之組合。
在一些實施例中，可藉由例如化學氣相沉積(CVD)製程、其它合適的製程、或前述之組合形成第一多晶矽元件106，並且可藉由一個或多個光微影製程及蝕刻製程將第一多晶矽元件106圖案化，形成開口OP。
接著，請參照第1B圖，形成第二氧化層204覆蓋基底102以及第一多晶矽元件106。詳細而言，在一些實施例中，第二氧化層204可形成於基底102的頂表面102t上，並且延伸於溝槽200的側表面200s上，與第一氧化層104接觸，此外，第二氧化層204亦形成於第一多晶矽元件106的頂表面106t以及側表面106s上。在一些實施例中，第二氧化層204的厚度範圍可介於約100μm至約500μm之間。
在一些實施例中，第二氧化層204的材料可包含氧化矽、氧化鉿、氧化鋯、氧化鋁、二氧化鋁鉿合金、二氧化矽鉿、氮氧化矽鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯鉿、其它合適的材料、或前述之組合。
在一些實施例中，可藉由熱氧化(thermal oxidation)製程形成第二氧化層204。在一些實施例中，熱氧化製程的溫度範圍可藉於約800℃至約1000℃之間，例如，約900℃。
接著，請參照第1C圖，形成氮化層108於第一氧化層104以及第二氧化層204上。具體而言，氮化層108可順應地(conformally)形成於第一氧化層104以及第二氧化層204上，與第一氧化層104以及第二氧化層204接觸。在一些實施例中，氮化層108延伸於開口OP的側表面以及底表面上並且覆蓋第一多晶矽元件106。在一些實施例中，氮化層108的厚度範圍可介於約200μm至約1500μm之間。
在一些實施例中，氮化層108的材料可包含氮化物，例如氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、其它合適的氮化物、或前述之組合。
在一些實施例中，可藉由化學氣相沉積(CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、旋轉塗佈(spin coating)製程、其它合適的製程、或前述之組合形成氮化層108。
接著，請參照第1D圖，根據一些實施例，形成遮罩層110於氮化層108的一部分上，遮罩層110延伸於溝槽200中且部分地填充開口OP，遮罩層110可定義出後續將被移除的氮化層108的位置。。如第1D圖所示，在一些實施例中，遮罩層110可覆蓋位於基底102的頂表面102t上的氮化層108以及位於溝槽200的側表面200s上的氮化層108。此外，在一些實施例中，氮化層108僅部分地覆蓋位於開口OP底部的氮化層108。
詳細而言，在一些實施例中，遮罩層110形成於溝槽200的側表面200s上但未形成於第一多晶矽元件106的側表面106s上。再者，開口OP具有第一寬度W1
，遮罩層110於開口OP中具有第二寬度W2
。在一些實施例中，第二寬度W2
與第一寬度W1
的比值介於約0.3至約0.7之間。
值得注意的是，若第二寬度W2
與第一寬度W1
的比值過大或過小，則可能無法有效進行後續特定地移除部分的氮化層108的光微影製程，進而無法於第一氧化層104的特定位置形成凹陷部104r(如第1G圖所示)。
應理解的是，根據一些實施例，開口OP的第一寬度W1
指的是遮罩層110形成之間的開口OP的寬度，亦即，位於溝槽200的側表面200s上的氮化層108與位於第一多晶矽元件106的側表面106s上的氮化層108之間的距離。根據一些實施例，遮罩層110的第二寬度W2
指的是位於溝槽200的側表面200s上的遮罩層110的厚度。
在一些實施例中，遮罩層110可包含光阻材料，例如，正型光阻(positive photoresist)或負型光阻(negative photoresist)。在一些實施例中，遮罩層110可包含硬遮罩，且硬遮罩的材料可包含氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、碳化矽(silicon carbide)、氮碳化矽(silicon carbon nitride)、其它合適的材料、或前述之組合。再者，遮罩層110可為單層或多層結構。
在一些實施例中，可藉由化學氣相沉積(CVD)製程、光微影製程、旋轉塗佈製程、其它合適的製程、或前述之組合形成遮罩層110。
接著，請參照第1E圖，移除位於開口OP底部的氮化層108的一部分，以暴露出第一氧化層104的頂表面104t的一部分。在一些實施例中，可使用前述遮罩層110作為蝕刻遮罩進行蝕刻製程，移除未被遮罩層110覆蓋的部分的氮化層108。如第1E圖所示，在一些實施例中，移除位於開口OP底部的氮化層108的一部分的步驟亦移除位於第一多晶矽元件106的頂表面106t上的氮化層108的一部分。在一些實施例中，由於位於第一多晶矽元件106的頂表面106t上的氮化層108的一部分亦被移除，因此暴露出第二氧化層204的頂表面204t，然而位於第一多晶矽元件106的側表面106s上的氮化層108並未被移除。
在一些實施例中，用於移除位於開口OP底部的氮化層108的蝕刻製程可為乾式蝕刻製程。舉例而言，乾式蝕刻製程可包含反應性離子蝕刻(reactive ion etch，RIE)、感應耦合式電漿(inductively-coupled plasma，ICP)蝕刻、中子束蝕刻(neutral beam etch，NBE)、電子迴旋共振式(electron cyclotron resonance，ERC)蝕刻、其他合適的蝕刻製程、或前述之組合。
接著，請參照第1F圖，根據一些實施例，於使用蝕刻製程移除位於開口OP底部的氮化層108之後，移除遮罩層110。如第1F圖所示，在一些實施例中，被氮化層108暴露出的第一氧化層104的頂表面104t位於開口OP底部，其具有第三寬度W3
。在一些實施例中，頂表面104t的第三寬度W3
的範圍可為第一寬度W1
與第二寬度W2
的差值。
值得注意的是，若第三寬度W3
過大，亦即第一寬度W1
過大或第二寬度W2
過小，則側表面200s可能會氧化，影響元件特性，若第三寬度W3
過小，亦即第一寬度W1
過小或第二寬度W2
過大，則將會無法改善閘極多晶矽結構的尖角問題。
此外，在一些實施例中，可藉由濕式剝除製程、電漿灰化製程、或前述之組合移除遮罩層110。
接著，請參照第1G圖，移除位於開口OP下方的第一氧化層104的一部分，以於第一氧化層104中形成凹陷部104r，凹陷部104r暴露出第一多晶矽元件106的一部分。具體而言，在一些實施例中，可使用對第一氧化層104以及氮化層108具有蝕刻選擇性的蝕刻製程，移除位於氮化層108下方的第一氧化層104，以形成凹陷部104r。
再者，如第1G圖所示，凹陷部104r可暴露出第一多晶矽元件106的側表面106s的一部分。在一些實施例中，凹陷部104r亦暴露出形成於第一多晶矽元件106的側表面106s上的第二氧化層204以及氮化層108的底表面(未標示)。此外，在一些實施例中，凹陷部104r的寬度(未標示)可大於氮化層108之間的距離(未標示)。在一些實施例中，氮化層108突出於凹陷部104r，且懸垂(overhang)於凹陷部104r上。
在一些實施例中，移除位於開口OP下方的第一氧化層104的一部分的蝕刻製程可為濕式蝕刻製程。舉例而言，濕式蝕刻製程可使用酸性的蝕刻劑、或其它合適的蝕刻劑。
接著，請參照第1H圖，實行熱氧化製程，使第二氧化層204延伸覆蓋經暴露的第一多晶矽元件106的一部分，並使凹陷部104r’具有圓角(rounded corner)，不具有尖角。應理解的是，為了清楚區別凹陷部104r以及第二氧化層204(形成於第一多晶矽元件106上的第二氧化層204)在熱氧化製程實行之後的型態變化，於此步驟後以凹陷部104r’以及第二氧化層204’進行相關敘述。
如第1H圖所示，在進行熱氧化製程之後，第二氧化層204’進一步延伸形成於先前被凹陷部104r暴露出的第一多晶矽元件106的側表面106s上，並且再次與第一氧化層104連接，凹陷部104r’稍微縮小且邊界變得圓滑。在一些實施例中，形成於第一多晶矽元件106上的第二氧化層204’亦膨脹使得位於第二氧化層204’上的氮化層108彎曲。在一些實施例中，在進行熱氧化製程之後，第二氧化層204’的頂表面204t’高於氮化層108的頂表面108t。
在一些實施例中，前述熱氧化製程的溫度範圍可藉於約900℃至約1000℃之間。
值得注意的是，若熱氧化製程的溫度過高，則第二多晶矽將完全氧化無法作為閘極使用，若熱氧化製程的溫度過低，則製程上所需氧化時間過長，降低生產效率。
接著，請參照第1I圖，移除氮化層108。如第1I圖所示，在移除氮化層108之後，暴露出位於開口OP底部的第一氧化層104以及位於基底102的頂表面102t上的第二氧化層204。
在一些實施例中，可藉由一個或多個光微影製程以及蝕刻製程移除氮化層108。在一些實施例中，移除氮化層108的蝕刻製程可為濕式蝕刻製程。舉例而言，濕式蝕刻製程可使用酸性的蝕刻劑、或其它合適的蝕刻劑。
接著，請參照第1J圖，根據一些實施例，移除覆蓋基底102的第二氧化層204的一部分，但保留覆蓋第一多晶矽元件106的第二氧化層204’的一部分。詳細而言，可移除位於基底102的頂表面102t以及側表面200s上的第二氧化層204。
在一些實施例中，可藉由一個或多個光微影製程以及蝕刻製程移除第二氧化層204。在一些實施例中，移除第二氧化層204的蝕刻製程可為濕式蝕刻製程。舉例而言，濕式蝕刻製程可使用酸性的蝕刻劑、或其它合適的蝕刻劑。
接著，請參照第1K圖，形成第二多晶矽元件116於開口OP以及凹陷部104r’中。如第1K圖所示，填充於凹陷部104r’中的第二多晶矽元件116亦具有圓角結構，第二多晶矽元件116的底表面116b為平滑的曲面，不具有尖角。藉由此種半導體結構的配置，可降低第二多晶矽元件116產生尖端放電的風險，並且可提升閘極-源極之間的崩潰電壓(breakdown voltage)，改善半導體結構的品質與性能。
在一些實施例中，第二多晶矽元件116可為閘極多晶矽結構。在一些實施例中，第二多晶矽元件116的材料可包含多晶矽、其它合適的半導體材料或金屬材料、或前述之組合。
在一些實施例中，可藉由例如化學氣相沉積(CVD)製程、其它合適的製程、或前述之組合形成第二多晶矽元件116。
此外，根據一些實施例，於形成第二多晶矽元件116於開口OP以及凹陷部104r’中的步驟之前，可先形成第三氧化層304於基底102上，且第三氧化層304延伸於溝槽200之中。詳細而言，在一些實施例中，第三氧化層304可形成於基底102的頂表面102t上並且進一步延伸於溝槽200的側表面200s上，與第一氧化層104接觸。
在一些實施例中，第三氧化層304的材料可包含氧化矽、氧化鉿、氧化鋯、氧化鋁、二氧化鋁鉿合金、二氧化矽鉿、氮氧化矽鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯鉿、其它合適的材料、或前述之組合。
此外，在一些實施例中，第一氧化層104、第二氧化層204’以及第三氧化層304可由相同的材料形成。換言之，雖然圖式中繪示線條以及使用不同的圖案區分出第一氧化層104、第二氧化層204’以及第三氧化層304，但實際上，第一氧化層104、第二氧化層204’以及第三氧化層304之間可能不具有明顯的邊界，實質上可為一連續性結構。
在一些實施例中，可藉由熱氧化(thermal oxidation)製程形成第三氧化層304。在一些實施例中，熱氧化製程的溫度範圍可藉於約700℃至約900℃之間，例如，約750℃。
此外，如第1K圖所示，在一些實施例中，第二多晶矽元件116的底表面116b在靠近第一多晶矽元件106處具有第一高度H1，而第二多晶矽元件116的底表面116b在靠近第三氧化
層304處具有第二高度H2，並且第一高度H1大於該第二高度H2。在一些實施例中，第二氧化層204’的頂表面204t’高於第三氧化層304的頂表面304t。
再者，如第1K圖所示，在一些實施例中，第二多晶矽元件116的底表面116b至少可具有三種相異的曲率，例如，從第三氧化層304至第二氧化層204’的方向上，第二多晶矽元件116的底表面116b的曲率變化可先增加、減少、接著再增加。
承前述，根據本揭露一些實施例，提供之半導體結構的製造方法可形成半導體結構10，半導體結構10可包含基底102，基底102具有溝槽200，第一氧化層104設置於溝槽200的底部，且第一氧化層104具有凹陷部104’，凹陷部104’具有圓角。再者，第一多晶矽元件106設置於溝槽200中且部分地設置於第一氧化層104中，第二氧化層204’覆蓋第一多晶矽元件106且與第一氧化層104接觸，第二多晶矽元件116設置於基底102與第一多晶矽元件106之間，且填充於第一氧化層104的凹陷部104r’中。
此外，在一些實施例中，凹陷部104r’不具有尖角。在一些實施例中，第一氧化層104與第一多晶矽元件106的下部(未標示)接觸，且第二氧化層204’與第一多晶矽元件106的上部(未標示)接觸。在一些實施例中，第三氧化層304設置於基底102上且延伸於溝槽200之中。在一些實施例中，第一多晶矽元件106為源極多晶矽結構，第二多晶矽元件116為閘極多晶矽結構。在一些實施例中，凹陷部104r’中的第二多晶矽元件116的底表面116b為平滑的曲面，且底表面116b至少具有三種相異的曲率。
接著，請參照第2圖，第2圖顯示根據本揭露另一
些實施例中，半導體結構20的剖面結構示意圖。應理解的是，後文中與前文相同或相似的組件或元件將以相同或相似之標號表示，其材料與功能皆與前文所述相同或相似，故此部分於後文中將不再贅述。
如第2圖所示，根據一些實施例，填充於凹陷部104r’中的第二多晶矽元件116可橫向地朝第一多晶矽元件106突出。詳細而言，於此實施例中，凹陷部104r’可部份地突出於第二氧化層204’中，換言之，相較於形成於第一多晶矽元件106的上部上的第二氧化層204’的側表面(未標示)，凹陷部104r’更靠近第一多晶矽元件106。在一些實施例中，第二多晶矽元件116填充於凹陷部104r’的部分最靠近第一多晶矽元件106。
綜上所述，本揭露實施例提供之半導體結構的製造方法使用氮化層作為蓋層(cap layer)以於鄰近於源極多晶矽結構的氧化層中形成凹陷部，並且使用熱氧化製程使凹陷部具有圓角(rounded corner)，藉此可避免後續填充的閘極多晶矽結構產生尖角，進而可降低閘極多晶矽結構產生尖端放電的風險，並且可提升閘極-源極之間的崩潰電壓(breakdown voltage)，改善半導體結構的品質與性能。
雖然本揭露的實施例已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、
物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
10:半導體結構
20:半導體結構
102:基底
102t:頂表面
104:第一氧化層
104r:凹陷部
104r’:凹陷部
104t:頂表面
106:第一多晶矽元件
106s:側表面
106t:頂表面
108:氮化層
108t:頂表面
110:遮罩層
116:第二多晶矽元件
116b:底表面
200:溝槽
200b:底表面
200s:側表面
204:第二氧化層
204’:第二氧化層
204t:頂表面
204t’:頂表面
304:第三氧化層
304t:頂表面
H1:第一高度
H2:第二高度
OP:開口
W1:第一寬度
W2:第二寬度
W3:第三寬度
第1A至1K圖顯示根據本揭露一些實施例中，半導體結構於製程中各個階段之剖面結構示意圖。
第2圖顯示根據本揭露一些實施例中，半導體結構的剖面結構示意圖。
10:半導體結構
102:基底
102t:頂表面
104:第一氧化層
104r’:凹陷部
106:第一多晶矽元件
106s:側表面
106t:頂表面
116:第二多晶矽元件
116b:底表面
200:溝槽
200b:底表面
200s:側表面
204’:第二氧化層
204t’:頂表面
304:第三氧化層
304t:頂表面
H1
:第一高度
H2
:第二高度
Claims (14)
- 一種半導體結構的製造方法，包括： 提供一基底； 形成一溝槽於該基底中； 形成一第一氧化層以及一第一多晶矽元件於該溝槽中，其中該第一多晶矽元件與該基底之間具有一開口； 形成一第二氧化層覆蓋該基底以及該第一多晶矽元件； 形成一氮化層於該第一氧化層以及該第二氧化層上； 移除位於該開口底部的該氮化層的一部分，以暴露出該第一氧化層的一頂表面的一部分； 移除位於該開口下方的該第一氧化層的一部分，以形成一凹陷部，其中該凹陷部暴露出該第一多晶矽元件的一部分； 實行一熱氧化製程，使該第二氧化層延伸覆蓋經暴露的該第一多晶矽元件的一部分，並使該凹陷部具有一圓角(rounded corner)； 移除該氮化層；以及 形成一第二多晶矽元件於該開口以及該凹陷部中。
- 如請求項1之半導體結構的製造方法，於移除位於該開口底部的該氮化層的一部分的步驟之前，更包括： 形成一遮罩層於該氮化層的一部分上，其中該遮罩層延伸於該溝槽中且部分地填充該開口。
- 如請求項2之半導體結構的製造方法，其中該遮罩層形成於該溝槽的一側表面上但未形成於該第一多晶矽元件的一側表面上。
- 如請求項2之半導體結構的製造方法，其中該開口具有一第一寬度，該遮罩層於該開口中具有一第二寬度，其中該第二寬度與該第一寬度的比值介於0.3至0.7之間。
- 如請求項1之半導體結構的製造方法，於移除該氮化層的步驟之後且於形成該第二多晶矽元件於該開口以及該凹陷部中的步驟之前，更包括： 移除覆蓋該基底的該第二氧化層的一部分，但保留覆蓋該第一多晶矽元件的該第二氧化層的一部分；以及 形成一第三氧化層於該基底上，且該第三氧化層延伸於該溝槽之中。
- 如請求項1之半導體結構的製造方法，其中移除位於該開口底部的該氮化層的一部分的步驟亦移除位於該第一多晶矽元件的一頂表面上的該氮化層的一部分。
- 如請求項1之半導體結構的製造方法，於移除位於該開口下方的該第一氧化層的一部分的步驟之後，該氮化層突出於該凹陷部且懸垂(overhang)於該凹陷部上。
- 一種半導體結構，包括： 一基底，該基底具有一溝槽； 一第一氧化層，設置於該溝槽的底部，其中該第一氧化層具有一凹陷部，該凹陷部具有一圓角(rounded corner)； 一第一多晶矽元件，設置於該溝槽中且部分地設置於該第一氧化層中； 一第二氧化層，覆蓋該第一多晶矽元件且與該第一氧化層接觸；以及 一第二多晶矽元件，設置於該基底與該第一多晶矽元件之間，且填充於該第一氧化層的該凹陷部中。
- 如請求項8之半導體結構，其中該第一氧化層與該第一多晶矽元件的一下部接觸，且該第二氧化層與該第一多晶矽元件的一上部接觸。
- 如請求項8之半導體結構，更包括一第三氧化層，設置於該基底上且延伸於該溝槽之中。
- 如請求項10之半導體結構，其中該第二多晶矽元件的一底表面在靠近該第一多晶矽元件處具有第一高度，該第二多晶矽元件的該底表面在靠近該第三氧化層處具有第二高度，其中該第一高度大於該第二高度。
- 如請求項10之半導體結構，其中該第二氧化層的一頂表面高於該第三氧化層的一頂表面。
- 如請求項8之半導體結構，其中填充於該凹陷部中的該第二多晶矽元件橫向地朝該第一多晶矽元件突出。
- 如請求項8之半導體結構，其中填充於該凹陷部中的該第二多晶矽元件的一底表面為平滑的曲面，且該底表面至少具有三種相異的曲率。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109118739A TWI762943B (zh) | 2020-06-04 | 2020-06-04 | 半導體結構以及半導體結構的製造方法 |
| CN202110409620.0A CN113764524B (zh) | 2020-06-04 | 2021-04-16 | 半导体结构以及半导体结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109118739A TWI762943B (zh) | 2020-06-04 | 2020-06-04 | 半導體結構以及半導體結構的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202147408A TW202147408A (zh) | 2021-12-16 |
| TWI762943B true TWI762943B (zh) | 2022-05-01 |
Family
ID=78786988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109118739A TWI762943B (zh) | 2020-06-04 | 2020-06-04 | 半導體結構以及半導體結構的製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113764524B (zh) |
| TW (1) | TWI762943B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200847436A (en) * | 2007-05-29 | 2008-12-01 | Alpha & Omega Semiconductor | Double gate manufactured with LOCOS techniques |
| TW200939359A (en) * | 2008-02-15 | 2009-09-16 | Unisantis Electronics Jp Ltd | Semiconductor device and method of producing the same |
| US8013391B2 (en) * | 2003-05-20 | 2011-09-06 | Fairchild Semiconductor Corporation | Power semiconductor devices with trenched shielded split gate transistor and methods of manufacture |
| US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| TWI491044B (zh) * | 2012-02-28 | 2015-07-01 | Alpha & Omega Semiconductor | 在溝槽ｄｍｏｓ中製備帶有階梯厚度的閘極氧化物的方法 |
| KR101752438B1 (ko) * | 2008-06-20 | 2017-07-03 | 페어차일드 세미컨덕터 코포레이션 | 트렌치형 게이트 소자를 위한 두꺼운 저부 유전체의 구조 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW591761B (en) * | 2003-07-11 | 2004-06-11 | Macronix Int Co Ltd | NAND type binary nitride read only memory and the manufacturing method |
| CN100372069C (zh) * | 2004-05-19 | 2008-02-27 | 上海宏力半导体制造有限公司 | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 |
| US20170125531A9 (en) * | 2009-08-31 | 2017-05-04 | Yeeheng Lee | Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet) |
| TWI673880B (zh) * | 2018-11-21 | 2019-10-01 | 新唐科技股份有限公司 | 橫向擴散金氧半導體裝置 |
-
2020
- 2020-06-04 TW TW109118739A patent/TWI762943B/zh active
-
2021
- 2021-04-16 CN CN202110409620.0A patent/CN113764524B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8013391B2 (en) * | 2003-05-20 | 2011-09-06 | Fairchild Semiconductor Corporation | Power semiconductor devices with trenched shielded split gate transistor and methods of manufacture |
| TW200847436A (en) * | 2007-05-29 | 2008-12-01 | Alpha & Omega Semiconductor | Double gate manufactured with LOCOS techniques |
| TW200939359A (en) * | 2008-02-15 | 2009-09-16 | Unisantis Electronics Jp Ltd | Semiconductor device and method of producing the same |
| KR101752438B1 (ko) * | 2008-06-20 | 2017-07-03 | 페어차일드 세미컨덕터 코포레이션 | 트렌치형 게이트 소자를 위한 두꺼운 저부 유전체의 구조 및 그 제조 방법 |
| US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| TWI491044B (zh) * | 2012-02-28 | 2015-07-01 | Alpha & Omega Semiconductor | 在溝槽ｄｍｏｓ中製備帶有階梯厚度的閘極氧化物的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113764524A (zh) | 2021-12-07 |
| TW202147408A (zh) | 2021-12-16 |
| CN113764524B (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI575746B (zh) | 用於形成絕緣體上矽鰭式場效電晶體的方法與結構 | |
| US8951864B2 (en) | Split-gate device and method of fabricating the same | |
| CN104009070B (zh) | 用于鳍状场效应晶体管的金属栅极和栅极接触件结构 | |
| US8349680B2 (en) | High-k metal gate CMOS patterning method | |
| US20150137265A1 (en) | Fin field effect transistor and method of forming the same | |
| TWI711076B (zh) | 鰭片型場效應電晶體及用於製造其的方法 | |
| CN105895695A (zh) | 具有延伸的栅极结构的半导体结构及其形成方法 | |
| US10672866B2 (en) | Seamless gap fill | |
| CN111599809B (zh) | 半导体结构及其制造方法 | |
| TWI624032B (zh) | 半導體元件及其製造方法 | |
| TW201633390A (zh) | 半導體裝置的製造方法 | |
| CN106960875B (zh) | 半导体装置及其制造方法 | |
| CN108122851B (zh) | 多阈值电压晶体管及其形成方法 | |
| WO2014086052A1 (zh) | 一种后栅工艺假栅的制造方法和后栅工艺假栅 | |
| CN107045981A (zh) | 半导体结构的形成方法 | |
| TWI626712B (zh) | 半導體裝置及半導體裝置之隔離結構的製造方法 | |
| TWI762943B (zh) | 半導體結構以及半導體結構的製造方法 | |
| TW201826499A (zh) | 具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法 | |
| CN107978514A (zh) | 晶体管及其形成方法 | |
| TWI739087B (zh) | 分離閘結構之製造方法及分離閘結構 | |
| TWI528424B (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| TWI677967B (zh) | 非揮發性記憶體及其製造方法 | |
| TW201036111A (en) | Method for fabricating nonvolatile memory device | |
| CN107591369B (zh) | 半导体结构的形成方法 | |
| TWI797941B (zh) | 半導體裝置的製造方法 |