TWI673880B - 橫向擴散金氧半導體裝置 - Google Patents

橫向擴散金氧半導體裝置 Download PDF

Info

Publication number
TWI673880B
TWI673880B TW107141378A TW107141378A TWI673880B TW I673880 B TWI673880 B TW I673880B TW 107141378 A TW107141378 A TW 107141378A TW 107141378 A TW107141378 A TW 107141378A TW I673880 B TWI673880 B TW I673880B
Authority
TW
Taiwan
Prior art keywords
region
gate structure
semiconductor device
disposed
substrate
Prior art date
Application number
TW107141378A
Other languages
English (en)
Other versions
TW202021132A (zh
Inventor
蘇柏拉曼亞 加亞謝拉拉歐
陳柏安
維克 韋
陳曠舉
楊炯仕
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107141378A priority Critical patent/TWI673880B/zh
Priority to CN201910782041.3A priority patent/CN111211171B/zh
Application granted granted Critical
Publication of TWI673880B publication Critical patent/TWI673880B/zh
Publication of TW202021132A publication Critical patent/TW202021132A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明係關於一種橫向擴散金氧半導體裝置，包括基板、第一閘極結構、及主動區，其中主動區包含汲極區、源極區、主體區、及第二閘極結構。第一閘極結構係形成在基板上並超出主動區，並沿第一方向延伸。汲極區係設置在第一閘極結構的第一側之基板中。源極區及主體區係設置在第一閘極結構的第二側之基板中，第一側與第二側相對。第二閘極結構係設置在源極區及主體區間。

Description

橫向擴散金氧半導體裝置
本揭露係關於一種橫向擴散金氧半導體(Laterally Diffused Metal Oxide Semiconductor，LDMOS)裝置。
橫向擴散金氧半導體(laterally diffused metal oxide semiconductor，LDMOS)裝置是一種在閘極與汲極區之間具有漂移區的電晶體，以避免汲極接面處(基板與汲極區之間的p-n接面處)的高電場。橫向擴散金氧半導體裝置通常係適用於各種高電壓(例如5到200V)的高電壓用途中。
為了增加橫向擴散金氧半導體裝置所適用的範圍，需要增加其電性能(例如增加擊穿電壓、降低導通電阻(on-resistance，R on)以及增加電流驅動能力)。在一些應用中，需要將橫向擴散金氧半導體裝置的源極(source)及主體(bulk)電性隔絕，傳統的方法通常是在源極及主體間設置場氧化物(field oxide)以將其電性隔絕，然而這種方法會增加導通電阻，以及增加裝置的尺寸。
本發明一些實施例提供一種橫向擴散金氧半導體裝置，包括基板、第一閘極結構、及主動區，其中主動區包含汲極區、源極區、主體區、及第二閘極結構。第一閘極結構係形成在基板上，並沿第一方向延伸並超出主動區。汲極區係設置在第一閘極結構的第一側之基板中。源極區係設置在第一閘極結構的第二側之基板中，第一側與第二側相對。主體區係設置在第一閘極結構的第二側之基板中。第二閘極結構係設置在源極區及主體區間。
在本發明一些實施例的橫向擴散金氧半導體裝置中，更包括體摻雜區，設置在第一閘極結構的第二側之基板中，而源極區及主體區係設置在體摻雜區中，體摻雜區之電性與主體區之電性相同，且與源極區之電性相反。此外，上述橫向擴散金氧半導體裝置更包括井區，設置在第一閘極結構的第一側之基板中，汲極區係設置在井區中，且上述汲極區及井區之電性相同。第二閘極結構之一側與源極區之邊緣實質上切齊，且第二閘極結構之另一側與主體區之邊緣實質上切齊。在主體區及源極區間未設置隔離結構。
在本發明一些實施例的橫向擴散金氧半導體裝置中，第一閘極結構圍繞源極區及主體區且超出主動區。上述橫向擴散金氧半導體裝置更包括另一個源極區，設置在第一閘極結構的第二側之基板中，主體區係設置在源極區之間。上述橫向擴散金氧半導體裝置更包括另一個第二閘極結構，第二閘極結構分別設置在主體區的兩側，且分別設置在源極區及主體區之間。上述第二閘極結構及主體區係沿第一方向排列。此外，第二閘極結構係藉由主體區而互相對稱。
以下公開許多不同的實施方法或是例子來實行所提供之標的之不同特徵。當然這些實施例僅用以例示，且不該以此限定本發明的範圍。舉例來說，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如 “上”、“下”、“左”、“右＂、“上方” 、“下方”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
本文所用的術語「約」表示可以基於與目標半導體裝置相關的特定技術節點而變化的特定值。基於特定技術節點，術語「約」可以表示在給定的量(如上述數值的10-30％(如±10％、±20％或±30％))內變化的數值。
請參考第1圖，其係本發明一些實施例之半導體裝置1的俯視圖。半導體裝置1包括井區10、以及圍繞井區10的井區20，其中井區10與井區20的電性相反。井區10中設置有體摻雜區100，且體摻雜區100中還設置有兩個源極區110及主體區120。此外，井區10中還設置有主動區101，其中主動區101包含汲極區130，並與體摻雜區100隔開一距離。在源極區110、主體區120、汲極區130上分別設置有電極112、122、132，用以連接半導體裝置1外部的電路。應注意的是，在第1圖中以虛線所表示的區域指的是井區10的上表面10A下方的區域(於第2A圖中所繪示)。
在井區10上還設置有第一閘極結構140以及第二閘極結構150。第一閘極結構140圍繞源極區110、主體區120、及第二閘極結構150，其中一部分的第一閘極結構140沿第1圖中的Y方向(第一方向)延伸。對此部分的第一閘極結構140而言，汲極區130係位在沿Y方向延伸的部分第一閘極結構140的一側(第一側)，而源極區110及主體區120係位在沿Y方向延伸的部分第一閘極結構140的另一側(第二側)，且第一閘極結構140沿Y方向延伸的部分橫跨主體區120及兩個源極區110並超出主動區101。第二閘極結構150係位在源極區110及主體區120間，覆蓋部分的源極區110及主體區120(如第1圖所示)，且第一閘極結構140與第二閘極結構150彼此間隔開一距離。應注意的是，上述兩個第二閘極結構150與主體區120係沿Y方向(第一方向)排列，主體區120位在兩個第二閘極結構150之間，且上述兩個第二閘極結構150係實質上對稱於主體區120。
半導體裝置1例如可為橫向擴散金氧半導體(laterally diffused metal oxide semiconductor，LDMOS)裝置。具體來說，在汲極區130與第一閘極結構140會隔開一距離，以形成飄移區，可使電流(未繪示)橫向地流經第一閘極結構140下方的通道(未顯示)並朝向源極區110流動(如第2A圖所示)。
井區10與井區20例如可為磊晶層，並且具有相反的的電性。舉例來說，井區10例如為N型摻雜的井區，而井區20例如為P型摻雜的井區。依照摻質濃度，P型摻雜的材料可進一步分類為P++、P+、P、P-、P--型材料。若一材料被稱為P型摻雜的材料，則其係以P型摻質所摻雜，並且其可為P++、P+、P、P-、P--型材料之任一者。同樣地，N型摻雜的材料可進一步分類為N++、N+、N、N-、N--型摻雜的材料。若一材料被稱為N型摻雜的材料，則其係以N型摻質所摻雜，並且其可為N++、N+、N、N-、N--型材料之任一者。
在一些實施例中，體摻雜區100與源極區110、汲極區130的電性相反，且與主體區120的電性相同。舉例來說，當體摻雜區為P型摻雜的區域時，源極區110及汲極區130例如可為N+型摻雜的區域，而主體區120例如可為P+型摻雜的區域。舉例來說，P型摻雜的區域的摻質濃度可介於1×10 17至5×10 18cm -3間，且P+型摻雜的區域的摻質濃度可介於5×10 19至1×10 21cm -3間；N型摻雜的區域的摻質濃度可介於1×10 16至5×10 18cm -3間，且N+型摻雜的區域的摻質濃度可介於5×10 19至1×10 21cm -3間。然而，應注意的是，本發明並不以此為限，可根據設計需求，選擇合適的摻雜類型及摻雜濃度。
可使用合適的摻質(例如硼或BF 2等的P型摻質或例如磷或砷等的N型摻質)對半導體裝置1進行佈植製程，以形成井區10、井區20、體摻雜區100、源極區110、主體區120、及汲極區130等區域。上述佈植製程可以包括形成罩幕(如光阻)和對罩幕進行圖案化，以覆蓋並保護特定區域免於佈植製程。舉例來說，當在對源極區110及汲極區130進行N+型摻質的佈植製程時，可在主體區120上設置罩幕，以保護主體區120。接著，在對主體區120進行P+型摻質的佈植製程時，可在源極區110及汲極區130上設置罩幕，以保護源極區110及汲極區130。藉此，可得到不同摻雜種類的區域。此外，形成源極區110、主體區120、及汲極區130的佈植製程係在形成體摻雜區100之後所進行。
此外，第一閘極結構140及第二閘極結構150可由相同的製程所形成，例如藉由氧化製程、沉積製程所形成。上述沉積製程的範例例如為分子束沉積(molecular-beam deposition，MBD)、原子層沉積(atomic layer deposition，ALD)、電漿輔助化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)等。此外，第一閘極結構140及第二閘極結構150可包括相同之無機導電材料(例如多晶矽)，且第一閘極結構140及第二閘極結構150可同時形成。
接著，請參考第2A圖及第2B圖，其分別係根據一實施例，沿第1圖的剖面線A-A’及B-B’繪示的半導體裝置1的剖面圖。應注意的是，為了簡潔，第1圖中省略了第2A圖及第2B圖的一些元件。
在第2A圖中，井區10及井區20係設置在基板30上，體摻雜區100係設置在井區10中，源極區110及主體區120係設置在體摻雜區100中，且第一閘極結構140及第二閘極結構150係設置在井區10的上表面10A上。此外，半導體裝置1還包括場氧化物160，設置在井區10及井區20間，並且一部分的場氧化物160從井區10的上表面10A露出。在井區20中還設置有摻雜區22，以設置電性連接到基板30的電極(未繪示)。
基板30可以是半導體基板，例如塊體(bulk)半導體、絕緣體上半導體(semiconductor-on-insulator，SOI)基板等，其可為摻雜的(如使用P型或N型摻質)。基板30亦可以是晶圓(如矽晶圓)。一般來說，絕緣體上半導體基板包括形成在絕緣層上的一層半導體材料。絕緣層可為如埋藏氧化(buried oxide，BOX)層、氧化矽層等，並且係設置在基板(通常為矽或玻璃基板)上。也可使用其它基板如多層基板(multi-layered substrates)、梯度基板(gradient substrates)、混合晶向基板(hybrid orientation substrates)和/或類似基板。在一些實施例中，基板30的半導體材料可以包括矽、鍺等元素半導體；包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦之化合物半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP之合金半導體；或上述之組合。
在一些實施例中，基板30的電性與井區10相反，並且與井區20相同。舉例來說，若基板30為P型摻雜，則井區10可為N型摻雜，並且井區20可為P型摻雜，然而本發明並不以此為限。井區10、井區20的摻雜深度例如介於1至5μm之間，體摻雜區100的摻雜深度例如介於0.3至1μm之間，且源極區110、主體區120、及汲極區130的摻雜深度分別例如介於0.2至0.5μm之間。此外，源極區110、主體區120、汲極區130的摻雜深度與體摻雜區100的摻雜深度的比例係分別介於約0.3至0.8、0.3至0.8、0.3至0.8之間。
第一閘極結構140包括閘極介電層142及導電結構144，且第二閘極結構150包括閘極介電層152及導電結構154，閘極介電層142係設置在導電結構144及井區10的上表面10A間，而閘極介電層152係設置在導電結構154及井區10的上表面10A間。閘極介電層142及閘極介電層152的材料例如為氧化矽、氮化矽或高介電常數材料，例如Ta 2O 5、HfO 2、HSiO x、Al 2O 3、InO 2、La 2O 3、ZrO 2或TaO 2等合適的介電材料。導電結構144及導電結構154的材料可包括多晶矽、非晶矽或金屬矽化物，例如WSix、TiSix、CoSix、NiSix等合適的導電材料。
可使用相同的光罩，以合適的製程(例如氧化製程、沉積製程等)，在井區10的上表面10A上設置閘極介電層142及導電結構144、閘極介電層152及導電結構154，因而可節省成本，並降低製程複雜度。
藉由在井區10的上表面10A上(源極區110及主體區120間)，所有的體摻雜區100透過第一閘極結構140和第二閘極結構150之間的空間連接在一起，而源極區110及主體區120之間被第二閘極結構150和閘極間隔物(未繪示)電性隔離，而不需要在源極區110及主體區120間(井區10中)設置額外的隔離結構，進而可縮短源極區110及主體區120的距離，以降低半導體裝置1的尺寸，並降低導通電阻(on-resistance，R on)、以及增加電流驅動能力。
可使用自對準製程形成第一閘極結構140及第二閘極結構150。具體來說，在佈植摻質以形成源極區110及主體區120後，由於在井區10上設置有第一閘極結構140及第二閘極結構150，因此所佈植的摻質會被第一閘極結構140及第二閘極結構150所阻擋，造成第二閘極結構150的一側會與主體區120的邊緣實質上切齊，且第二閘極結構150之另一側會與源極區110之邊緣實質上切齊。此外，第一閘極結構140的一側亦會與源極區110之邊緣實質上切齊。藉此，可簡化製程，並且降低成本。然而，應注意的是，若在後續製程中對半導體裝置1進行熱處理(例如退火製程)，則所佈植的摻質會擴散到第一閘極結構140及第二閘極結構150的下方。
由於第二閘極結構150並未設置在剖面線B-B’所經過的部分，因此在第2B圖中僅繪示第一閘極結構140，而未繪示第二閘極結構150。由於在剖面線B-B’所經過的部分未設置第二閘極結構150，因此在對井區10進行佈植製程以形成體摻雜區100後，所佈植的摻質不會被第二閘極結構150阻擋，因此在剖面線B-B’所經過的部分，體摻雜區100會形成為連續的結構。
請參考第2C圖，其係根據本發明一些實施例，沿第1圖的剖面線C-C’所繪示的剖面圖。剖面線C-C’通過源極區110及汲極區130，其中汲極區130係設置在與體摻雜區100不同的淡摻雜區102中，而淡摻雜區102係設置在井區10中，且體摻雜區100與淡摻雜區102間隔開一距離。因此，可允許在前述閘極結構與汲極區130間形成飄移區。體摻雜區100與淡摻雜區102可具有相反的電性，且汲極區130與淡摻雜區102可具有相同的電性。舉例來說，若體摻雜區100摻雜了P型摻質，則淡摻雜區102可摻雜N型摻質，且汲極區130可摻雜N+型摻質。在第2C圖中，體摻雜區100的摻雜深度比淡摻雜區102的摻雜深度大，舉例來說，體摻雜區100的摻雜深度係介於0.3至1μm間，而淡摻雜區102的摻雜深度係介於0.2至0.8μm間，且體摻雜區100的摻雜深度與淡摻雜區102的摻雜深度間的比例可介於0.2至5間，但本發明並不以此為限，可根據設計需求，選擇不同的摻雜深度。
請參考第3A圖及第3B圖，其係本發明另一些實施例之半導體裝置的剖面圖。應注意的是，在第3A圖及第3B圖中，第一閘極結構340的結構與前述實施例不同。在第3A圖中，第一閘極結構340為一階梯形閘極結構，還包括閘極間隔物346，設置在導電結構344及閘極介電層342的兩側，以提供電性絕緣。在一些實施例中，閘極介電層342包含薄閘極介電層342a及厚閘極介電層342b，其中薄閘極介電層342a下方具有源極輕摻雜區111以及體摻雜區100。在第3B圖中，可在第一閘極結構340及井區10間設置場氧化物160，且場氧化物160係設置在部分的第一閘極結構340的下方，從而可增加製程的彈性，並且確保電性絕緣。
綜上所述，本發明實施例提供了一種橫向擴散金氧半導體裝置。藉由在主體區以及源極區之間設置第二閘極結構，可不需要在主體區以及源極區之間設置額外的隔離結構，因此可縮短主體區以及源極區間的距離，進而達成縮小半導體裝置的尺寸，並且降低導通電阻、以及增加電流驅動能力的功效。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明之各面向。任何所屬技術領域中具有通常知識者，可無困難地以本發明為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明之精神及範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明的精神及範圍。
1‧‧‧半導體裝置
10、20‧‧‧井區
10A‧‧‧上表面
22‧‧‧摻雜區
30‧‧‧基板
100‧‧‧體摻雜區
101‧‧‧主動區
102‧‧‧淡摻雜區
110‧‧‧源極區
111‧‧‧源極輕摻雜區
112、122、132‧‧‧電極
120‧‧‧主體區
130‧‧‧汲極區
140、340‧‧‧第一閘極結構
142、152、342‧‧‧閘極介電層
144、154、344‧‧‧導電結構
346‧‧‧閘極間隔物
150‧‧‧第二閘極結構
160‧‧‧場氧化物
342a‧‧‧薄閘極介電層
342b‧‧‧厚閘極介電層
A-A’、B-B’、C-C’‧‧‧剖面線
以下將配合所附圖式詳述本發明之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪示且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明的特徵。 第1圖係本發明一些實施例之半導體裝置的俯視圖。 第2A圖係根據本發明一些實施例沿第1圖的剖面線A-A’繪示的剖面圖。 第2B圖係根據本發明一些實施例沿第1圖的剖面線B-B’繪示的剖面圖。 第2C圖係根據本發明一些實施例沿第1圖的剖面線C-C’繪示的剖面圖。 第3A圖係根據本發明一些實施例之半導體裝置的剖面圖。 第3B圖係根據本發明一些實施例之半導體裝置的剖面圖。

Claims (10)

  1. 一種橫向擴散金氧半導體裝置，包括： 一基板； 一第一閘極結構，形成在該基板上，沿一第一方向延伸； 一汲極區，設置在該第一閘極結構的一第一側之該基板中； 一源極區，設置在該第一閘極結構的一第二側之該基板中，其中該第一側與該第二側相對； 一主體區，設置在該第一閘極結構的該第二側之該基板中；以及 一第二閘極結構，設置在該源極區及該主體區間，其中該第二閘極結構之一側與該源極區之一邊緣實質上切齊，且該第二閘極結構之另一側與該主體區之一邊緣實質上切齊。
  2. 如申請專利範圍第1項所述之橫向擴散金氧半導體裝置，更包括一主動區，其中該主動區包含該汲極區、該源極區、該主體區及該第二閘極結構，且其中該第一閘極結構沿該第一方向延伸並超出該主動區。
  3. 如申請專利範圍第1項所述之橫向擴散金氧半導體裝置，更包括一體摻雜區，設置在該第一閘極結構的該第二側之該基板中，其中該源極區及該主體區係設置在該體摻雜區中，該體摻雜區之電性與該主體區之電性相同，且與該源極區之電性相反。
  4. 如申請專利範圍第1項所述之橫向擴散金氧半導體裝置，更包括一井區，設置在該第一閘極結構的該第一側之該基板中，其中該汲極區係設置在該井區中，且該汲極區及該井區之電性相同。
  5. 如申請專利範圍第1項所述之橫向擴散金氧半導體裝置，其中該主體區及該源極區間未設置隔離結構。
  6. 如申請專利範圍第1項所述之橫向擴散金氧半導體裝置，其中該第一閘極結構圍繞該源極區及該主體區。
  7. 如申請專利範圍第1項所述之橫向擴散金氧半導體裝置，更包括另一個源極區，設置在該第一閘極結構的該第二側之該基板中，其中該主體區係設置在該等源極區之間。
  8. 如申請專利範圍第7項所述之橫向擴散金氧半導體裝置，更包括另一個第二閘極結構，該等第二閘極結構分別設置在該主體區的兩側，且分別設置在該等源極區及該主體區之間。
  9. 如申請專利範圍第8項所述之橫向擴散金氧半導體裝置，其中該等第二閘極結構及該主體區係沿該第一方向排列。
  10. 如申請專利範圍第8項所述之橫向擴散金氧半導體裝置，其中該等第二閘極結構藉由該主體區而互相對稱。
TW107141378A 2018-11-21 2018-11-21 橫向擴散金氧半導體裝置 TWI673880B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107141378A TWI673880B (zh) 2018-11-21 2018-11-21 橫向擴散金氧半導體裝置
CN201910782041.3A CN111211171B (zh) 2018-11-21 2019-08-23 横向扩散金属氧化物半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141378A TWI673880B (zh) 2018-11-21 2018-11-21 橫向擴散金氧半導體裝置

Publications (2)

Publication Number Publication Date
TWI673880B true TWI673880B (zh) 2019-10-01
TW202021132A TW202021132A (zh) 2020-06-01

Family

ID=69023631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141378A TWI673880B (zh) 2018-11-21 2018-11-21 橫向擴散金氧半導體裝置

Country Status (2)

Country Link
CN (1) CN111211171B (zh)
TW (1) TWI673880B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762943B (zh) * 2020-06-04 2022-05-01 新唐科技股份有限公司 半導體結構以及半導體結構的製造方法
TWI817285B (zh) * 2021-12-13 2023-10-01 新唐科技股份有限公司 半導體裝置及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612556A (en) * 2004-06-23 2006-04-16 Freescale Semiconductor Inc LDMOS transistor
TW201003917A (en) * 2008-07-09 2010-01-16 Dongbu Hitek Co Ltd Lateral double diffused metal oxide semiconductor (LDMOS) device and manufacturing method of LDMOS device
EP2680312A2 (en) * 2012-06-29 2014-01-01 Freescale Semiconductor, Inc. High breakdown voltage LDMOS device
TW201528512A (zh) * 2014-01-02 2015-07-16 United Microelectronics Corp 橫向雙擴散金氧半導體電晶體元件及其佈局圖案
US20170179260A1 (en) * 2015-12-18 2017-06-22 Texas Instruments Incorporated Ldmos device with graded body doping

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781834B2 (en) * 2007-07-03 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Robust ESD LDMOS device
US20090020813A1 (en) * 2007-07-16 2009-01-22 Steven Howard Voldman Formation of lateral trench fets (field effect transistors) using steps of ldmos (lateral double-diffused metal oxide semiconductor) technology
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
CN105720098B (zh) * 2014-12-02 2019-01-29 中芯国际集成电路制造(上海)有限公司 Nldmos及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612556A (en) * 2004-06-23 2006-04-16 Freescale Semiconductor Inc LDMOS transistor
TW201003917A (en) * 2008-07-09 2010-01-16 Dongbu Hitek Co Ltd Lateral double diffused metal oxide semiconductor (LDMOS) device and manufacturing method of LDMOS device
EP2680312A2 (en) * 2012-06-29 2014-01-01 Freescale Semiconductor, Inc. High breakdown voltage LDMOS device
TW201528512A (zh) * 2014-01-02 2015-07-16 United Microelectronics Corp 橫向雙擴散金氧半導體電晶體元件及其佈局圖案
US20170179260A1 (en) * 2015-12-18 2017-06-22 Texas Instruments Incorporated Ldmos device with graded body doping

Also Published As

Publication number Publication date
CN111211171A (zh) 2020-05-29
CN111211171B (zh) 2023-06-30
TW202021132A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US7602037B2 (en) High voltage semiconductor devices and methods for fabricating the same
US7741659B2 (en) Semiconductor device
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
JP5547361B2 (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
US9269806B2 (en) Semiconductor device and method of fabricating same
US9224862B2 (en) High voltage semiconductor device and method for fabricating the same
US20170062608A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008514007A (ja) スタック状ヘテロドーピング周縁部及び徐々に変化するドリフト領域を備えた促進された表面電界低減化高耐圧ｐ型ｍｏｓデバイス
JP4145364B2 (ja) Ｄｍｏｓ構造及びその製造方法
US9748377B2 (en) Semiconductor device and method of manufacturing the same
US11081580B2 (en) High-voltage semiconductor devices and methods for manufacturing the same
US9768054B2 (en) High voltage device with low Rdson
TW201724524A (zh) 功率金屬氧化物半導體場效電晶體及用於製造其之方法
TWI455318B (zh) 高壓半導體裝置及其製造方法
TWI673880B (zh) 橫向擴散金氧半導體裝置
TW202004858A (zh) 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
US20110215403A1 (en) High Voltage Metal Oxide Semiconductor Device and Method for Making Same
US20200251590A1 (en) Semiconductor structure and fabrication method thereof
CN112331649A (zh) 半导体器件及其制造方法
CN108695386B (zh) 高压半导体装置及其制造方法
US9525028B1 (en) Dual-well metal oxide semiconductor (MOS) device and manufacturing method thereof
TWI798825B (zh) 半導體元件的製造方法
US9070766B1 (en) Semiconductor device and method of forming the same
US20230420560A1 (en) Semiconductor device and method for forming the same