TW201826499A - 具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法 - Google Patents

具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法 Download PDF

Info

Publication number
TW201826499A
TW201826499A TW106113262A TW106113262A TW201826499A TW 201826499 A TW201826499 A TW 201826499A TW 106113262 A TW106113262 A TW 106113262A TW 106113262 A TW106113262 A TW 106113262A TW 201826499 A TW201826499 A TW 201826499A
Authority
TW
Taiwan
Prior art keywords
gate
sacrificial
layer
pillar
etching
Prior art date
Application number
TW106113262A
Other languages
English (en)
Other versions
TWI646660B (zh
Inventor
輝 臧
民華 齊
Original Assignee
美商格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格羅方德半導體公司 filed Critical 美商格羅方德半導體公司
Publication of TW201826499A publication Critical patent/TW201826499A/zh
Application granted granted Critical
Publication of TWI646660B publication Critical patent/TWI646660B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種半導體裝置及製造在用於接觸至閘極短路的鰭片之間形成導電路徑的半導體裝置的方法。一方法包括，例如：獲得具有一基板、至少一鰭片、至少一硬遮罩、以及一氧化層的晶圓；蝕刻該氧化層以露出該硬遮罩的至少一部分；形成犧牲柱於該基板的上方；形成犧牲閘極，其中至少一犧牲閘極接觸至少一犧牲柱；於該至少一犧牲閘極與該至少一犧牲柱之間生長一磊晶層；於該犧牲閘極上開始一RMG製程；蝕刻以移除該犧牲柱並形成柱體開口；以及完成該RMG製程以用一金屬填充該柱體開口以及該閘極開口。

Description

具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法
本發明關於半導體裝置，製造半導體裝置的方法，尤其關於電路結構，如靜態隨機存取記憶體(SRAM)單元，以及在用於接觸至閘極短路(contact-to-gate shorting)的鰭片之間形成導電路徑的方法及裝置。
由於半導體裝置的尺寸在基於消費者需求的基礎上持續減小，半導體行業持續追求更小的單元(cell)佈局的裝置的形成。隨著小的單元佈局，組件也需要減小尺寸並更緊密的放置在一起。由於單元佈局的縮小，當前所使用的製程可能不再具有理想的產量。因此，需要用於更小的SRAM單元佈局的半導體裝置的新的裝置及方法以維持所需的理想產量。
為克服現有技術的缺點，並通過條款提供額外的優點，於一方面，一種方法包括，例如：獲得晶圓， 其具有一基板、至少一鰭片、該鰭片上方的至少一鰭硬遮罩、以及該基板上方的一氧化層；蝕刻該氧化層以露出該鰭硬遮罩的至少一部分；形成犧牲柱於該基板上方；形成犧牲閘極，其中，至少一犧牲閘極接觸該至少一犧牲柱；於該犧牲閘極上執行一替代金屬閘極製程的一第一部分；蝕刻以移除該犧牲柱並形成柱體開口；以及執行該替代金屬閘極製程的一第二部分以用一金屬填充該柱體開口與該閘極開口。
於另一方面，所提供的一中間半導體裝置包括，例如：一基板；形成於該基板上的至少二鰭片；位於該鰭片之間的至少一柱體；以及具有一閘極金屬的至少一閘極，其中，該閘極金屬直接接觸該至少一柱體。
通過本發明的技術實現附加特徵以及優點。本文還詳細描述了本發明的其他實施例和其他方面，且被認為是本發明所請求保護的一部分。
3-3、7-7、10-10、14-14、16-16、27-27、28-28‧‧‧線
29-29、35-35、36-36、41-41、42-42、43-43‧‧‧線
100至158‧‧‧製程
200‧‧‧晶圓、半導體晶圓或裝置
202‧‧‧基板
204‧‧‧鰭片
206‧‧‧硬遮罩或鰭硬遮罩
208‧‧‧氧化層
210‧‧‧凹陷
212‧‧‧間隔件或側壁間隔件
214‧‧‧光刻遮罩開口
216‧‧‧遮罩或光刻遮罩
218‧‧‧導電路徑開口或開口
220‧‧‧犧牲柱
224‧‧‧鰭露出開口
226‧‧‧犧牲閘極
228‧‧‧犧牲閘極材料
230‧‧‧閘極硬遮罩
232‧‧‧閘極間隔件或間隔件
234‧‧‧磊晶層或源極/汲極區域
236‧‧‧閘極開口
238‧‧‧高K層
240‧‧‧功函數金屬層
242‧‧‧光散射層(ODL)
244‧‧‧導電路徑開口
246‧‧‧閘極開口
248‧‧‧閘極金屬區域或閘極金屬
250‧‧‧導電路徑金屬區域或導電路徑金屬
252‧‧‧硬遮罩或自對準接觸蓋
254‧‧‧矽化物層
256‧‧‧接觸金屬
258‧‧‧閘極
300‧‧‧中間半導體裝置或裝置
302‧‧‧共形間隔材料層或水平間隔材料
304‧‧‧間隔件或側壁間隔件
306‧‧‧犧牲柱
308‧‧‧光刻遮罩
310‧‧‧導電路徑、導電路徑金屬區域或導電路徑金屬
在說明書的結尾處，在申請專利範圍中作為示例特別指出並明確地要求了本發明的一個或多個方面。從以下結合附圖的詳細描述中，本發明的前述和其它目的，特徵和優點是顯而易見的，其中：第1圖位根據本發明的一個或多個方面所示的在用於接觸至閘極短路的鰭片之間形成導電路徑的一方法的一實施例；第2圖位根據本發明的一個或多個方面所 示的具有一鰭片、硬遮罩以及氧化物形成於其上以形成一中間半導體裝置的一晶圓的一實施例的一頂視圖；第3圖為根據本發明的一個或多個方面所示的第2圖的該中間半導體裝置沿線3-3的一橫截面正視圖；第4圖為根據本發明的一個或多個方面所示的第3圖的該中間半導體裝置於蝕刻該中間半導體裝置的該氧化層之後的該橫截面正視圖；第5圖為根據本發明的一個或多個方面所示的第4圖的該中間半導體裝置於形成鄰接該硬遮罩的間隔件之後的橫截面正視圖；第6圖為根據本發明的一個或多個方面所示的第5圖的該中間半導體裝置於沉積並拋光另一氧化層之後的頂視圖；第7圖為根據本發明的一個或多個方面所示的第6圖的該中間半導體裝置沿著線7-7於沉積並圖案化一光阻層之後的橫截面正視圖；第8圖為根據本發明的一個或多個方面所示的第7圖的該中間半導體裝置於蝕刻並移除該光阻層之後的橫截面正視圖；第9圖為根據本發明的一個或多個方面所示的第8圖的該中間半導體裝置於沉積一犧牲支柱材料後的一頂視圖；第10圖為根據本發明的一個或多個方面所 示的第9圖的該中間半導體裝置沿著線10-10的橫截面正視圖；第11圖為根據本發明的一個或多個方面所示的第10圖的該中間半導體裝置於移除該間隔件之後的橫截面正視圖；第12圖為根據本發明的一個或多個方面所示的第11圖的該中間半導體裝置於執行一鰭片硬遮罩以及氧化物蝕刻之後的橫截面正視圖；第13圖為根據本發明的一個或多個方面所示的第12圖的該中間半導體裝置於形成犧牲閘極於該裝置上之後的一頂視圖；第14圖為根據本發明的一個或多個方面所示的該第13圖的該中間半導體裝置沿線14-14的橫截面正視圖；第15圖為根據本發明的一個或多個方面所示的第14圖的該中間半導體裝置於生長一磊晶(epitaxial)層、沉積並拋光一氧化層、以及執行一聚拉(poly pull)以移除該硬遮罩與犧牲閘極材料之後的橫截面正視圖；第16圖為根據本發明的一個或多個方面所示的第15圖的該中間半導體裝置沿線16-16的橫截面正視圖；第17圖為根據本發明的一個或多個方面所示的第15圖的該中間半導體裝置於執行該替代金屬閘極(RMG)製程的一第一部分之後的橫截面正視圖； 第18圖為根據本發明的一個或多個方面所示的第16圖的該中間半導體裝置於執行該RMB製程的該第一部分之後的橫截面正視圖；第19圖為根據本發明的一個或多個方面所示的第17圖的該中間半導體裝置於沉積一光散射層(ODL)之後的橫截面正視圖；第20圖為根據本發明的一個或多個方面所示的第19圖的該中間半導體裝置於選擇性蝕刻以降低該功函數金屬以及該高K層並移除該ODL層之後的橫截面正視圖；第21圖為根據本發明的一個或多個方面所示的第18圖的該中間半導體裝置於選擇性蝕刻以降低該功函數金屬以及該高K層並移除該ODL層之後的橫截面正視圖；第22圖為根據本發明的一個或多個方面所示的第20圖的該中間半導體裝置於移除該犧牲區域之後的橫截面正視圖；第23圖為根據本發明的一個或多個方面所示的第21圖的該中間半導體裝置於移除該犧牲區域之後的橫截面正視圖；第24圖為根據本發明的一個或多個方面所示的第22圖的該中間半導體裝置於執行一金屬填充之後的橫截面正視圖；第25圖為根據本發明的一個或多個方面所 示的第23圖的該中間半導體裝置於執行一金屬填充之後的橫截面正視圖；第26圖為根據本發明的一個或多個方面所示的第24圖及第25圖於沉積一自對準接觸(SAC)、拋光該裝置、沉積另一氧化層、拋光該裝置、以及形成該源極/汲極接觸件之後的一頂視圖；第27圖為根據本發明的一個或多個方面所示的第26圖的該中間半導體裝置沿線27-27的橫截面正視圖；第28圖為根據本發明的一個或多個方面所示的第26圖的該中間半導體裝置沿線28-28的橫截面正視圖；第29圖為根據本發明的一個或多個方面所示的第26圖沿線29-29的橫截面正視圖；第30圖為根據本發明的一個或多個方面所示的第3圖的該中間半導體裝置於蝕刻該中間半導體裝置的該氧化層之後的橫截面正視圖；第31圖為根據本發明的一個或多個方面所示的第30圖的該中間半導體裝置於共形沉積一間隔材料之後的橫截面正視圖；第32圖為根據本發明的一個或多個方面所示的第31圖的該中間半導體裝置於執行一垂直蝕刻以移除該間隔材料的該水平部分之後的橫截面正視圖；第33圖為根據本發明的一個或多個方面所 示的第32圖的該中間半導體裝置於執行光刻以及蝕刻以移除該未覆蓋的間隔件之後的橫截面正視圖；第34圖為根據本發明的一個或多個方面所示的第33圖的該中間半導體裝置的一頂視圖；第35圖為根據本發明的一個或多個方面所示的第34圖的該中間半導體裝置的一部分於移除該硬遮罩以及形成犧牲閘極之後的一頂視圖；第36圖為根據本發明的一個或多個方面所示的第35圖的該中間半導體裝置沿線35-35於生長一磊晶層、沉積另一氧化層、拋光該裝置、以及執行一聚拉以移除該硬遮罩及犧牲閘極材料之後的橫截面正視圖；第37圖為根據本發明的一個或多個方面所示的第36圖的該中間半導體結構於執行該RMB製程的一第一部分之後的橫截面正視圖；第38圖為根據本發明的一個或多個方面所示的第37圖的該中間半導體結構於選擇性蝕刻以降低該功函數以及高K層並移除該ODL層之後的橫截面正視圖；第39圖為根據本發明的一個或多個方面所示的第38圖的該中間半導體結構於移除該犧牲區域之後的橫截面正視圖；第40圖為根據本發明的一個或多個方面所示的第39圖的該中間半導體結構於執行一金屬填充及拋光、沉積一自對陣接觸件(SAC)、拋光該裝置、沉積另一氧化層、拋光該裝置、以及形成該源極/汲極接觸件之後的橫 截面正視圖；第41圖為根據本發明的一個或多個方面所示的第40圖的該中間半導體裝置沿線41-41的橫截面正視圖；第42圖為根據本發明的一個或多個方面所示的第40圖的該中間半導體裝置沿線42-42的橫截面正視圖；以及第43圖為根據本發明的一個或多個方面所示的第40圖的該中間半導體裝置沿線43-43的橫截面正視圖。
以下參照附圖中所示的非限制性實施例更充分地說明本發明的各方面及其特徵，優點和細節。省略了眾所周知的材料，製造工具，加工技術等的描述，以免不必要地使本發明更為模糊。然而，應當理解的是，詳細說明和具體實施例在指示本發明的各方面時僅以說明的方式給出，而非為限制。在本發明構思的精神和/或範圍內的各種替換，修改，添加和/或佈置對於本領域技術人員來說將是顯而易見的。還應注意以下參考附圖，為了便於理解，這些附圖未按比例繪製，其中在不同附圖中使用的相同附圖標記表示相同或相似的部件。
一般而言，本文披露了某些半導體裝置，例如，場效電晶體(field-effect transistor；FET)，其提供的優勢超過了上面所提到的現有的半導體裝置以及製造程 序。有利地是，本發明所公開的該半導體裝置製造程序提供了通過消除CA/CB短路結構而具有一較小的SRAM單元佈局以及通過較少的接觸件來提高產量的裝置。
在一個方面，如第1圖所示，其顯示了一種在半導體製程中所使用的在用於接觸至閘極短路的鰭片之間形成導電路徑的方法。根據本發明的一個或多個方面，該形成製程可包括，例如：獲取具有至少一鰭片、至少一硬遮罩(hard mask)以及一氧化層的一晶圓100；蝕刻該氧化層以露出該硬遮罩的一部分以及該鰭片的其中至少一者110；形成犧牲柱118；形成犧牲閘極140；生長一磊晶層142；沉積氧化物並拋光144；執行一聚拉146；執行該RMG製程的一第一部分148；沉積光散射層(optical dispersive layer；ODL)150；選擇性蝕刻以降低該高K層及功函數金屬層以及移除ODL層152；蝕刻以移除該犧牲柱154；完成RMG製程156；以及形成源極/汲極接觸件158。
在一個方面，如第1圖所示一實施例中，該形成犧牲柱118可以包括，例如：形成鄰接該硬遮罩的間隔件120；沉積氧化物並拋光122；執行光刻以及蝕刻該氧化物以形成接觸開口124；沉積一接觸硬遮罩並拋光126；移除該間隔件128；以及蝕刻以移除該鰭片硬遮罩以及該氧化物的一部分130。
於另一個方面，如第1圖所示一實施例中，該形成犧牲柱118可以包括，例如：共形沉積接觸硬遮罩並拋光132；蝕刻以移除該硬遮罩的該水平部分134；以及 執行光刻以及蝕刻該氧化物及未覆蓋的接觸硬遮罩136。
第2圖至第29圖僅通過示例的方式，根據本發明的的一個或多個方面所顯示的該第1圖的一半導體裝置形成製程的一部分的一具體實施例以及一晶圓200。請注意，為了便於理解本發明，這些圖示未按照比例進行繪製，且在不同圖示中所用的相同的參考數字為代表相同或相似的元件。
第1圖僅通過第2圖至第29圖的示例的方式描繪了該半導體裝置形成製程的一部分的一具體實施例。第2圖及第3圖顯示了該製造程序期間獲得的一半導體晶圓200的一部分。該晶圓200可例如包括一基板202。於一些實施例中，該基板202具有或者為一基本結晶基板材料(即，塊體矽)，而在其他實施例中，該基板202可在絕緣體上矽(silicon-on-insulator；SOI)架構或任何已知基板的基礎上形成，如玻璃、氮化鎵(GaN)、砷化鎵(AsGa)、碳化矽(SiC)等。
根據所製造的晶圓200的設計，可以通過最初的製程步驟處理該晶圓200。例如，該裝置200可以包括形成於該基板202上的至少一鰭片204。該晶圓200也可以包括位於該至少一鰭片204上方的一硬遮罩206。該硬遮罩206可例如為氮化矽(SiN)、氮氧化矽(SiON)、二氧化鈦(TiO2)、氮化鋁(AlN)、氮化鈦(TiN)、非晶矽(Si)層等。一氧化層208可以沉積於該晶圓200的上方。該氧化層208可例如為二氧化矽(SiO2)層。
接著，如第4圖所示，可以對該氧化層208執行一蝕刻以露出該硬遮罩206的一部分並在該硬遮罩206之間的該氧化層208中形成凹陷210。於形成該凹陷210之後，可鄰接該硬遮罩206形成間隔件212，如第5圖所示。該間隔件212可例如通過沉積間隔材料的一共形層而形成，然後執行一垂直蝕刻以移除形成該側壁間隔件212的該水平間隔材料。間隔件212的該間隔材料可例如為一氮化矽(SiN)。該蝕刻可例如為一反應離子蝕刻(reactive ion etch；RIE)，例如，一控制RIE。該RIE蝕刻可例如為當該間隔材料是SiN時，相對於氧化物是有選擇性的一氮化物蝕刻。然後，另一氧化層208可沉積於該晶圓200的上方，如第6圖及第7圖所示。
在拋光該氧化層208之後，可以使用一遮罩216進行光刻以將該導電路徑開口圖案化至該裝置200中，如第7圖所示。該光刻遮罩216可包括至少一光刻遮罩開口214以圖案化該導電路徑開口，如第6圖及第7圖所示。接著，可執行一蝕刻以移除該至少一光刻遮罩開口214下方的該氧化層208的一部分以形成至少一導電路徑開口218，如第8圖所示。該蝕刻可例如為對氮化物具有選擇性的一氧化物反應離子蝕刻。一旦該蝕刻完成，一犧牲柱材料即沉積到該開口218中。然後可執行一平坦化，例如一化學機械平坦化(chemical mechanical planarization；CMP)，以形成接觸硬遮罩或犧牲柱或區域220，如第9圖及第10圖所示。該犧牲柱220可例如為氮化矽(SiN)、一 無定形碳或類似物。在形成該犧牲柱220之後，該間隔件212可被移除，如第11圖所示。
現請參考第12圖，可以執行鰭硬遮罩與氧化物蝕刻以形成鰭露出開口224。接著，可以形成犧牲閘極226，如第13圖及第14圖所示。該犧牲閘極226可包括一犧牲閘極材料228，其具有位於該犧牲閘極材料228上方的一閘極硬遮罩230以及鄰接該犧牲閘極材料228與該閘極硬遮罩230的該閘極間隔件232。
如第15圖及第16圖所示，於形成該犧牲閘極226之後，一磊晶層234可形成於該晶圓200上。該磊晶層234可例如形成一源極/汲極區域。然後，另一氧化層208可沉積於該晶圓200的上方以及執行另一CMP。然後，可執行一聚拉以移除該閘極硬遮罩230以及該犧牲閘極材料228以形成閘極開口236。然後可執行該替代金屬閘極(replacement metal gate；RMG)製程的一第一部分。該RMG製程可包括沉積一高K層238，然後一功函數金屬層240於該閘極開口236中，如第17圖及第18圖所示。然後，一光散射層(ODL)242可沉積於該晶圓200的上方並沉積至該功函數金屬層240內的該閘極開口236的至少一部分中，如第19圖所示。然後可執行一選擇性蝕刻以降低該功函數金屬層240以及該高K層238，如第20圖及第21圖所示。然後可從該晶圓200移除該ODL層242，如第20圖所示。
接著，可用一蝕刻移除該犧牲柱220以形成 至少一導電路徑開口244以及閘極開口246，如第22圖及第23圖所示。該蝕刻可通過例如一熱磷酸(H3PO4 acid)、氧(O2)灰化等執行。然後，可通過執行一金屬填充製程以完成該RMG製程。該金屬可例如為鋁(Al)、鎢(W)等，並可通過例如原子層沉積(atomic layer deposition；ALD)或化學氣相沉積(chemical vapor deposition；CVD)予以沉積。例如，一金屬可被沉積至該導電路徑開口244以及閘極開口246中以形成一閘極金屬區域248以及一導電路徑金屬區域250，如第24圖及第25圖所示。該導電路徑金屬區域250連接該閘極金屬248與該源極/汲極區域。在沉積該金屬248,250之後，一硬遮罩或自對準接觸(self-aligned contact；SAC)蓋252可形成於該閘極間隔件232內部的該閘極金屬248的上方，如第26圖及第28圖所示。然後可於該晶圓200上執行一CMP以完成該閘極258的形成，如第28圖所示。接著，可沉積另一氧化層208以及執行一CMP，如第28圖所示。
最後，如第26圖至第29圖所示，可形成該源極/汲極接觸件。首先，可執行光刻以於該氧化層208中形成至少一接觸開口(未予圖示)。接著，執行該金屬填充製程可通過沉積一矽化物層254於該至少一接觸開口中。然後可沉積該接觸金屬256以形成該源極/汲極接觸件，如第26圖至第28圖所示。該源極/汲極接觸件可位於該源極/汲極區域234的至少一部分的上方並與該導電路徑金屬250的至少一部分重疊，如第28圖所示。
現請轉至第2圖、第3圖、第14圖、第15圖、第17圖、第19圖、第20圖、第22圖、第24圖、第26圖以及第30圖至第43圖，其僅以示例的方式描述了第1圖的該半導體裝置形成製程的一部分的另一具體實施例。第2圖及第3圖顯示了在該製造製程期間獲得的一半導體晶圓200的一部分。如前述更詳細的描述，該晶圓200可例如包括一基板202、形成於該基板202上的至少一鰭片204、以及位於該至少一鰭片204上方的一硬遮罩206。最後，一氧化層208可沉積於該晶圓200的上方。
如第30圖所示，接著可對該氧化層208執行一蝕刻以露出形成中間半導體裝置300的該硬遮罩206以及該鰭片204的一部分。該蝕刻在該硬遮罩206與該鰭片204的至少一部分之間的該氧化層208中形成凹陷。於執行蝕刻之後，可鄰接該一個硬遮罩206以及該鰭片204的該暴露部分形成間隔件304，如第31圖及第32圖所示。該間隔件304可例如通過沉積一共形間隔材料層302於該裝置300的上方而形成。然後，可執行一垂直蝕刻以移除該水平間隔材料302並形成該側壁間隔件304。該蝕刻可例如為一反應離子蝕刻(RIE)，如一控制RIE。該RIE蝕刻可例如是一相對於氧化物具有選擇性的一氮化物蝕刻。然後，另一氧化層208可被沉積至該晶圓300的上方，如第6圖所示。
在拋光該氧化層208之後，可以使用一遮罩308執行光刻以將該導電路徑開口覆蓋到該裝置300中， 如第34圖所示。該光刻遮罩308可以被設計成覆蓋將形成該導電路徑開口的該間隔件304，如第34圖所示。接著，可執行一蝕刻以移除圍繞該光刻遮罩308以及該未覆蓋的間隔件304的該氧化層208的一部分，如第33圖及第34圖所示。然後，可移除該鰭硬遮罩206，如第35圖所示。然後可形成具有間隔件232的該犧牲閘極226，該犧牲閘極226包括一犧牲閘極材料228，其具有位於該犧牲閘極材料228上方的一閘極硬遮罩230以及鄰接該犧牲閘極材料228與該閘極硬遮罩230的閘極間隔件232，如第14圖所示。
如第15圖所示，並參考第36圖，於形成該犧牲閘極226之後，可於該裝置300上生長一磊晶層234。例如，該磊晶層234可被生長而將該鰭片204連接到該導電路徑310以及該替代閘極248。然後，另一氧化層208可被沉積至該裝置300的上方並執行一CMP。接著，可執行一聚拉以移除該閘極硬遮罩230以及該犧牲閘極材料228以形成閘極開口236，如第15圖所示。然後可執行該替代金屬閘極(RMG)的一第一部分。該RMG製程的該第一部分可包括沉積一高K層238以及一功函數金屬層240於該閘極開口236中，如第17圖及第37圖所示。然後，一光散射層(ODL)242可被沉積至該晶圓200的上方以及沉積至該功函數金屬層240內的該閘極開口236的一部分中，如第19圖所示。然後可執行一選擇性蝕刻以降低該功函數金屬層240以及該高K層238，如第20圖至第38圖所示。 然後可從該裝置300移除該ODL層242，如第20圖所示。
接著，該犧牲柱306可通過一蝕刻被移除以形成至少一導電路徑開口244與閘極開口246，如第22圖及第39圖所示。該蝕刻可通過例如一熱磷酸、氧(O2)灰化等予以執行。然後通過執行一金屬填充製程以完成該RMG製程。該金屬可例如為鋁(Al)、鎢(W)等，並可通過例如原子層沉積(ALD)或化學氣相沉積(CVD)被沉積。例如，一金屬可被沉積至該導電路徑開口244與閘極開口246中以形成一閘極金屬區域248以及一導電路徑金屬區域310，如第24圖及第43圖所示。該導電路徑金屬區域250連接該閘極金屬248以及該源極/汲極區域。沉積該金屬248、250之後，一硬遮罩或自對準接觸(SAC)蓋252可形成於該閘極間隔件232內的該閘極金屬248的上方，如第26圖及第28圖所示。然後可在該裝置300上執行一CMP以完成該閘極258的形成，如第40圖及第42圖所示。接著，可沉積另一氧化層208並執行一CMP，如第42圖所示。
最後，如第40圖至第43圖所示，可形成該源極/汲極接觸件。首先，可執行光刻以於該氧化層208中形成至少一接觸開口(未予圖示)。接著，可通過沉積一矽化物層254於該至少一接觸開口中以執行該金屬填充製程。然後，可沉積該接觸金屬256以形成該源極/汲極接觸件，如第40圖至第43圖所示。該源極/汲極接觸件可位於該源極/汲極區域234的至少一部分的上方並與該導電路徑金屬310的至少一部分重疊，如第43圖所示。
本文所使用的術語僅用於描述特定實施例的目的，而非用於限制本發明。如本文所使用的，該單數形成的“一”、“一個”、“該”也旨在包括複數形式，除非上下文另有明確指示。應進一步理解的是，該術語“包括”(以及任何形式的包括，如“包含”、“包含有”)，“具有”(及任何形式的具有，如“有”、“含有”)，“包括”(以及包含的任何形式，如“包含有”)，“含有”(及任何形式的含有，如“包含有”)均為開放形式的連結動詞。因此，“包含”、“具有”、“包括”或“含有”一個或多個步驟或元件的方法或裝置具有那些一個或多個步驟組或元件組，但不限於僅具有那些一個或多個步驟組或元件組。類似的，“包含”、“具有”、“包括”或“含有”一個或多個特徵組的一個方法的一個步驟或一個裝置的一個元件具有這些一個或多個特徵組，但不限於僅具有那些或更多特徵組。此外，以某種方式配置的一個裝置或結構至少以這種方式配置，但也可以以未列出的方式進行配置。
所附申請專利範圍書中的所有方式或步驟附加功能元件的相應結構、材料、作用、以及等同物(如果有的話)旨在包括與特別要求保護的其他要求保護的元件結合執行功能的任何結構、材料、或動作。已為了說明和描述的目的而呈現了本發明的描述，但並不旨在以所公開的形式窮舉或限於本發明。在不脫離本發明的範圍和精神的情況下，許多修改和變化對於本領域技術人員而言是顯 而易見的。所選擇和描述的實施例是為了更好地解釋本發明的一個或多個方面的原理和實際應用，並且使得本領域的普通技術人員能夠瞭解本發明的各個實施例的一個或多個方面，其具有各種各樣的實施例修改適合於預期的特定用途。

Claims (20)

  1. 一種方法，包括：獲得晶圓，其具有一基板、至少一鰭片、位於該鰭片上方的至少一鰭硬遮罩、以及位於該基板上方的一氧化層；蝕刻該氧化層以露出該鰭硬遮罩的至少一部分；形成犧牲柱於該基板的上方；形成犧牲閘極，其中，至少一犧牲閘極接觸至少一犧牲柱；於該犧牲閘極上執行一替代金屬閘極製程的一第一部分；蝕刻以移除該犧牲柱並形成柱體開口；以及執行該替代金屬閘極製程的一第二部分以用一金屬填充該柱體開口以及該閘極開口。
  2. 如申請專利範圍第1項所述的方法，其中，蝕刻該氧化層以露出該硬遮罩的至少一部分包括：蝕刻該氧化層以露出整個該硬遮罩。
  3. 如申請專利範圍第2項所述的方法，其中，蝕刻該氧化層以露出該硬遮罩的至少一部分還包括：蝕刻該氧化層以露出該鰭片的一部分。
  4. 如申請專利範圍第1項所述的方法，其中，形成該犧牲柱包括：形成鄰接該至少一硬遮罩的間隔件；執行光刻以及蝕刻該氧化層以形成接觸開口； 沉積一接觸硬遮罩材料於該接觸開口中；移除該間隔件；以及蝕刻以移除該鰭硬遮罩以及該氧化物的一部分以形成該犧牲柱。
  5. 如申請專利範圍第1項所述的方法，其中，形成該犧牲柱包括：執行一接觸硬遮罩材料的一共形沉積；蝕刻以移除該接觸硬遮罩的一水平部分並形成該犧牲柱；以及執行光刻並蝕刻該氧化層以及未由一光刻遮罩覆蓋的任何犧牲柱。
  6. 如申請專利範圍第1項所述的方法，還包括：於執行該替代金屬閘極製程的該第一部分之前，於該至少一犧牲閘極以及該至少一犧牲柱之間生長一磊晶層。
  7. 如申請專利範圍第1項所述的方法，還包括：在於該犧牲閘極上執行一替代金屬閘極製程的該第一部分之前，執行一聚拉以自至少一閘極開口移除至少一犧牲閘極。
  8. 如申請專利範圍第7項所述的方法，其中，執行該替代金屬閘極製程的該第一部分包括：沉積一高K層至該至少一閘極開口中；以及沉積一功函數層於該高K層上方。
  9. 如申請專利範圍第8項所述的方法，還包括： 沉積一光散射層。
  10. 如申請專利範圍第9項所述的方法，還包括：選擇性蝕刻以移除該高K層的一部分、該功函數層的一部分、以及該光散射層。
  11. 如申請專利範圍第1項所述的方法，還包括：在一源極/汲極區域上形成至少一源極/汲極接觸件並接觸該柱體開口的該側面。
  12. 一種中間半導體裝置，包括：一基板；至少二鰭片，形成於該基板上；至少一柱體，位於該鰭片之間；以及至少一閘極，具有一閘極金屬；其中，該閘極金屬直接接觸該至少一柱體。
  13. 如申請專利範圍第12項所述的裝置，還包括：磊晶生長，鄰接該至少一柱體。
  14. 如申請專利範圍第13項所述的裝置，還包括：至少一源極/汲極接觸件，接觸該磊晶生長並接觸該至少一柱體的一側。
  15. 如申請專利範圍第12項所述的裝置，其中，該至少一柱體中的各柱體與該鰭片隔開。
  16. 如申請專利範圍第12項所述的裝置，其中，該至少一柱體中的各柱體直接設置該至少二鰭片中的一個鰭片的旁邊。
  17. 如申請專利範圍第12項所述的裝置，其中，與該至少 一柱體接觸的該至少一閘極的該閘極包括位於該閘極的一側上的一高K層及一功函數金屬層。
  18. 如申請專利範圍第17項所述的裝置，其中，該閘極的該高K層及功函數金屬層位於與該至少一柱體相對的位置。
  19. 如申請專利範圍第14項所述的裝置，其中，該至少一源極/汲極接觸件與該至少一閘極平行，該至少一柱體垂直於該至少一閘極以及該至少一源極/汲極接觸件中的每一者。
  20. 如申請專利範圍第19項所述的裝置，其中，該至少一柱體與該至少二鰭片平行。
TW106113262A 2016-08-26 2017-04-20 具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法 TWI646660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/248,889 US10014303B2 (en) 2016-08-26 2016-08-26 Devices with contact-to-gate shorting through conductive paths between fins and fabrication methods
US15/248,889 2016-08-26

Publications (2)

Publication Number Publication Date
TW201826499A true TW201826499A (zh) 2018-07-16
TWI646660B TWI646660B (zh) 2019-01-01

Family

ID=61243457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113262A TWI646660B (zh) 2016-08-26 2017-04-20 具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法

Country Status (3)

Country Link
US (2) US10014303B2 (zh)
CN (1) CN107785320B (zh)
TW (1) TWI646660B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117794A1 (de) * 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Zurückätzen und selektive abscheidung eines metall-gates
US11437273B2 (en) * 2019-03-01 2022-09-06 Micromaterials Llc Self-aligned contact and contact over active gate structures
EP3813124A1 (en) 2019-10-22 2021-04-28 Imec VZW Split replacement metal gate integration

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006079964A2 (en) * 2005-01-28 2006-08-03 Nxp B.V. Method of fabricating a dual-gate fet
US20080277739A1 (en) * 2005-10-25 2008-11-13 Nxp B.V. Finfet Transistors
KR100675290B1 (ko) * 2005-11-24 2007-01-29 삼성전자주식회사 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자
US7521775B2 (en) * 2006-06-13 2009-04-21 Intel Corporation Protection of three dimensional transistor structures during gate stack etch
US20090166743A1 (en) * 2007-12-26 2009-07-02 Ravi Pillarisetty Independent gate electrodes to increase read stability in multi-gate transistors
US8575013B2 (en) * 2011-10-25 2013-11-05 GlobalFoundries, Inc. Replacement gate fabrication methods
US8586455B1 (en) * 2012-05-15 2013-11-19 International Business Machines Corporation Preventing shorting of adjacent devices
US8940626B2 (en) * 2012-07-05 2015-01-27 Globalfoundries Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
US20140134836A1 (en) * 2012-11-09 2014-05-15 GlobalFoundries, Inc. Dielectric cap layer for replacement gate with self-aligned contact
US9786783B2 (en) * 2013-03-29 2017-10-10 Intel Corporation Transistor architecture having extended recessed spacer and source/drain regions and method of making same
US9093496B2 (en) * 2013-07-18 2015-07-28 Globalfoundries Inc. Process for faciltiating fin isolation schemes
US9812336B2 (en) * 2013-10-29 2017-11-07 Globalfoundries Inc. FinFET semiconductor structures and methods of fabricating same
US9773869B2 (en) * 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9112032B1 (en) * 2014-06-16 2015-08-18 Globalfoundries Inc. Methods of forming replacement gate structures on semiconductor devices
CN105470200B (zh) * 2014-09-09 2020-04-21 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
US9570613B2 (en) * 2015-02-13 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of FinFET device

Also Published As

Publication number Publication date
TWI646660B (zh) 2019-01-01
US10438955B2 (en) 2019-10-08
US20180286873A1 (en) 2018-10-04
US20180061842A1 (en) 2018-03-01
CN107785320A (zh) 2018-03-09
CN107785320B (zh) 2021-11-30
US10014303B2 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
US11349035B2 (en) Semiconductor device including non-volatile memory cells
TWI619178B (zh) 半導體裝置及其製造方法
US9627270B2 (en) Dual work function integration for stacked FinFET
US10083972B2 (en) Hybrid logic and SRAM contacts
TWI384614B (zh) 形成鰭狀場效電晶體裝置中之結構的方法
KR100889607B1 (ko) 더미 드레인층을 이용한 수직 실린더형 트랜지스터의제조방법 및 이에 의해 제조된 수직 실린더형 트랜지스터
TW201717398A (zh) 半導體裝置及其製造方法
US20190385912A1 (en) Method to recess cobalt for gate metal application
TW201818453A (zh) 形成垂直電晶體裝置之方法
CN106683999A (zh) 形成金属栅极以缓解天线缺陷的方法
KR20090005066A (ko) 핀을 갖는 반도체 디바이스를 형성하기 위한 방법 및 그 구조
CN110571333B (zh) 一种无掺杂晶体管器件制作方法
US10665602B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
WO2011147062A1 (zh) 半导体结构及其制造方法
TWI646660B (zh) 具有通過鰭片間的導電路徑的接觸至閘極短路的裝置及製法
US20190206867A1 (en) Semiconductor device
US10297454B2 (en) Semiconductor device and fabrication method thereof
WO2014086052A1 (zh) 一种后栅工艺假栅的制造方法和后栅工艺假栅
CN104821332A (zh) 半导体器件结构和制造方法
WO2006006424A1 (ja) 電界効果型トランジスタ及びその製造方法
TWI726338B (zh) 半導體元件的製造方法
US20230386930A1 (en) Method for manufacturing semiconductor device
TW202230526A (zh) 半導體元件及其形成方法
TW202335059A (zh) 形成半導體裝置結構的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees