CN105702570A - 沟槽型mos器件中沟槽底部形成屏蔽膜层的方法 - Google Patents
沟槽型mos器件中沟槽底部形成屏蔽膜层的方法 Download PDFInfo
- Publication number
- CN105702570A CN105702570A CN201610064113.7A CN201610064113A CN105702570A CN 105702570 A CN105702570 A CN 105702570A CN 201610064113 A CN201610064113 A CN 201610064113A CN 105702570 A CN105702570 A CN 105702570A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- polysilicon
- groove
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000006396 nitration reaction Methods 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000011010 flushing procedure Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，沟槽刻蚀形成之后，先通过热氧化形成氧化层(即后续的栅氧化层)并在氧化层上淀积氮化层，然后淀积多晶硅并对多晶硅进行回刻直至沟槽底部剩余足够的多晶硅，最后将沟槽底部的多晶硅完全氧化并刻蚀去除外露的氮化层，最终沟槽底部的热氧化层、氮化层以及多晶硅氧化形成的氧化层组成ONO的屏蔽膜层结构。本发明的方法可以在沟槽底部得到所需厚度的屏蔽膜层，不但保证了器件的栅极和漏极之间的寄生电容有效降低以及器件的开关特性良好，同时避免了采用HDP/CMP工艺造成器件面内均一性较差的问题，而且工艺过程简明，有效地降低了生产成本。
Description
技术领域
本发明涉及半导体集成电路制造工艺领域，特别涉及一种沟槽型MOS器件中沟槽底部的屏蔽膜层的形成方法。
背景技术
图1所示为沟槽型MOS器件的结构示意图，其外延层1中刻蚀形成有沟槽，多晶硅栅2和沟槽的侧壁表面隔离有栅氧化层3，多晶硅栅2和沟槽底部直接隔离有氧化层3。在该结构中，沟槽底部的氧化层3的厚度大于沟槽侧壁的栅氧化层4的厚度，因此可以有效地降低栅极和漏极之间的寄生电容即Cgd，从而可以提高开关速度，降低开关损耗。
目前，在沟槽底部形成厚氧化层的一种方法包括如下步骤：
1)在外延层1的硅表面以及沟槽内通过HDP(高密度等离子体)淀积氧化层11，该氧化层11完全填充沟槽；
2)对硅表面的氧化层11进行CMP(化学机械研磨)，如图2A所示；
3)进行湿法刻蚀(wetetch)，去除硅表面的氧化层并将沟槽中的氧化层刻蚀至所需厚度，形成沟槽底部的厚氧化层11，如图2B所示。
通常来说，沟槽的深度在1微米以上，因此在上述方法中，为了满足CMP工艺的需求，通过HDP淀积的氧化层的厚度需要在15000埃以上(即图2A中硅表面的氧化层顶面到沟槽内氧化层最底部的高度)，然而HDP工艺成本很高，而且沟槽底部的氧化层的厚度容易受到HDP/CMP工艺面内均一性叠加的影响，存在面内均一性较差的缺陷。
此外，在沟槽底部形成厚氧化层的另一种方法包括如下步骤：
1)外延层1刻蚀形成沟槽，进行热氧化工艺在外延层1的硅表面以及沟槽内侧都形成第一氧化层21；
2)在第一氧化层21上淀积氮化层22，如图3A所示；
3)去除硅表面的氮化层22和第一氧化层21，同时将沟槽底部的氮化层和第一氧化层去除，如图3B所示，仅保留沟槽侧壁的氮化层22和第一氧化层21；
4)进行氧化工艺，在沟槽底部形成氧化层23，如图3C所示。
在上述方法中，步骤4的氧化工艺需要消耗沟槽底部的硅来形成氧化层23，因此沟槽底部的氧化层的厚度无法生成很厚，所以栅极和漏极之间的寄生电容较大，这在器件单元密度高的情况下问题更加严重。
发明内容
本发明要解决的技术问题是提供一种沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，不但可以保证沟槽底部氧化层的厚度和均一性，而且可以降低生产成本。
为解决上述技术问题，本发明提供的沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，包括如下步骤：
第1步，外延层上刻蚀形成有沟槽，采用热氧化生长工艺在所述沟槽的底部表面和侧壁表面形成第一氧化层；
第2步，在所述第一氧化层的表面形成氮化层；
第3步，采用多晶硅淀积工艺在所述氮化层的表面形成多晶硅层，所述多晶硅层将形成有第一氧化层、氮化层的沟槽完全填充；
第4步，对所述多晶硅层进行第一次回刻至所述多晶硅层的表面与所述外延层的硅表面齐平；
第5步，对沟槽内的多晶硅进行第二次回刻；
第6步，将沟槽内残留的多晶硅全部氧化形成第二氧化层；
第7步，刻蚀去除沟槽侧壁露出的氮化层以及硅表面的氮化层，沟槽侧壁露出的第一氧化层形成栅氧化层，沟槽底部的第一氧化层、氮化层和第二氧化层共同形成屏蔽膜层。
进一步的改进是，所述第一氧化层的厚度与栅氧化层的厚度相同。
进一步的改进是，所述氮化层的厚度为200埃～1000埃。
进一步的改进是，在第5步中，第二次回刻后沟槽内的多晶硅的剩余厚度为500埃～1500埃。
进一步的改进是，在第7步中，采用湿法刻蚀去除氮化层。
本发明在沟槽底部形成屏蔽膜层(即厚氧化层)的方法，刻蚀形成沟槽之后，先通过热氧化形成氧化层(即后续的栅氧化层)并淀积氮化层，然后淀积多晶硅并进行回刻直至沟槽底部剩余足够的多晶硅，最后将沟槽底部的多晶硅完全氧化并刻蚀去除外露的氮化层，最终沟槽底部的热氧化层、氮化层以及多晶硅氧化形成的氧化层组成ONO的屏蔽膜层结构，采用该方法可以在沟槽底部得到所需厚度的屏蔽膜层，不但保证了器件的栅极和漏极之间的寄生电容有效降低以及器件的开关特性良好，同时避免了采用HDP/CMP工艺造成器件面内均一性较差的问题，而且工艺过程简明，有效地降低了生产成本。
附图说明
图1为现有的沟槽型MOS器件的结构示意图；
图2A至图2B为形成图1所示沟槽底部的厚氧化层的各步骤的器件结构示意图；
图3A至图3C为形成图1所述沟槽底部的厚氧化层的各步骤的器件结构示意图；
图4A至图4F为本发明形成沟槽底部屏蔽膜层的各步骤的器件结构示意图；
图5为采用本发明的方法形成的器件结构示意图；
图6为本发明的流程示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。
本发明提供的本发明提供的沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，如图6所示，包括如下步骤：
第1步，外延层101上刻蚀形成有沟槽，采用热氧化生长工艺在所述沟槽的底部表面和侧壁表面形成第一氧化层102，该第一氧化层102即为后续的栅氧化层，故第一氧化层102的厚度与所需要的栅氧化层的厚度相同；
第2步，在所述第一氧化层102的表面形成氮化层103，优选的，该氮化层103的厚度为200埃～1000埃，如图4A所示；
第3步，采用多晶硅淀积工艺在所述氮化层103的表面形成多晶硅层104，所述多晶硅层104将形成有第一氧化层102、氮化层103的沟槽完全填充，并且还形成在硅片表面上，如图4B所示；
第4步，对所述多晶硅层104进行第一次回刻至所述多晶硅层104的表面与所述外延层101的硅表面齐平，如图4C所示；
第5步，对沟槽内的多晶硅进行第二次回刻，沟槽内剩余多晶硅的厚度为500埃～1500埃，如图4D所示；
第6步，将沟槽内残留的多晶硅全部氧化形成第二氧化层105，如图4E所示，所述第二氧化层105的氧化厚度取决于步骤5中残留的多晶硅厚度，根据器件所需的屏蔽膜层厚度要求，在步骤5中控制第二次回刻的深度以保留足够厚度的多晶硅；
第7步，湿法刻蚀去除沟槽侧壁露出的氮化层103以及硅表面的氮化层103，沟槽侧壁露出的第一氧化层102形成栅氧化层，沟槽底部的第一氧化层102、氮化层103和第二氧化层105共同形成ONO结构的屏蔽膜层，如图4F所示。
在此之后进行常规的沟槽填充形成多晶硅栅极106，最终形成如图5所示的器件结构。
本发明在沟槽底部形成屏蔽膜层(即厚氧化层)的方法，刻蚀形成沟槽之后，先通过热氧化形成氧化层(即后续的栅氧化层)并淀积氮化层，然后淀积多晶硅并进行回刻直至沟槽底部剩余足够的多晶硅，最后将沟槽底部的多晶硅完全氧化并刻蚀去除外露的氮化层，最终沟槽底部的热氧化层、氮化层以及多晶硅氧化形成的氧化层组成ONO的屏蔽膜层结构，采用该方法可以在沟槽底部得到所需厚度的屏蔽膜层，不但保证了器件的栅极和漏极之间的寄生电容有效降低以及器件的开关特性良好，同时避免了采用HDP/CMP工艺造成器件面内均一性较差的问题，而且工艺过程简明，有效地降低了生产成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (5)
1.一种沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，其特征在于，包括如下步骤：
第1步，外延层上刻蚀形成有沟槽，采用热氧化生长工艺在所述沟槽的底部表面和侧壁表面形成第一氧化层；
第2步，在所述第一氧化层的表面形成氮化层；
第3步，采用多晶硅淀积工艺在所述氮化层的表面形成多晶硅层，所述多晶硅层将形成有第一氧化层、氮化层的沟槽完全填充；
第4步，对所述多晶硅层进行第一次回刻至所述多晶硅层的表面与所述外延层的硅表面齐平；
第5步，对沟槽内的多晶硅进行第二次回刻；
第6步，将沟槽内残留的多晶硅全部氧化形成第二氧化层；
第7步，刻蚀去除沟槽侧壁露出的氮化层以及硅表面的氮化层，沟槽侧壁露出的第一氧化层形成栅氧化层，沟槽底部的第一氧化层、氮化层和第二氧化层共同形成屏蔽膜层。
2.根据权利要求1所述的沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，其特征在于，所述第一氧化层的厚度与栅氧化层的厚度相同。
3.根据权利要求1所述的沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，其特征在于，所述氮化层的厚度为200埃～1000埃。
4.根据权利要求1所述的沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，其特征在于，在第5步中，第二次回刻后沟槽内的多晶硅的剩余厚度为500埃～1500埃。
5.根据权利要求1所述的沟槽型MOS器件中沟槽底部形成屏蔽膜层的方法，其特征在于，在第7步中，采用湿法刻蚀去除氮化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610064113.7A CN105702570A (zh) | 2016-01-29 | 2016-01-29 | 沟槽型mos器件中沟槽底部形成屏蔽膜层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610064113.7A CN105702570A (zh) | 2016-01-29 | 2016-01-29 | 沟槽型mos器件中沟槽底部形成屏蔽膜层的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105702570A true CN105702570A (zh) | 2016-06-22 |
Family
ID=56229862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610064113.7A Pending CN105702570A (zh) | 2016-01-29 | 2016-01-29 | 沟槽型mos器件中沟槽底部形成屏蔽膜层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105702570A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050215027A1 (en) * | 1999-05-25 | 2005-09-29 | Advanced Analogic Technologies, Inc. | Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| US20090050959A1 (en) * | 2007-08-21 | 2009-02-26 | Madson Gordon K | Method and Structure for Shielded Gate Trench FET |
| US20090315083A1 (en) * | 2008-06-20 | 2009-12-24 | James Pan | Structure and Method for Forming a Thick Bottom Dielectric (TBD) for Trench-Gate Devices |
| CN102290343A (zh) * | 2010-11-04 | 2011-12-21 | 天津环鑫科技发展有限公司 | 一种用于功率器件的沟槽栅制造方法 |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
-
2016
- 2016-01-29 CN CN201610064113.7A patent/CN105702570A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050215027A1 (en) * | 1999-05-25 | 2005-09-29 | Advanced Analogic Technologies, Inc. | Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| US20090050959A1 (en) * | 2007-08-21 | 2009-02-26 | Madson Gordon K | Method and Structure for Shielded Gate Trench FET |
| US20090315083A1 (en) * | 2008-06-20 | 2009-12-24 | James Pan | Structure and Method for Forming a Thick Bottom Dielectric (TBD) for Trench-Gate Devices |
| CN102290343A (zh) * | 2010-11-04 | 2011-12-21 | 天津环鑫科技发展有限公司 | 一种用于功率器件的沟槽栅制造方法 |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| TWI412121B (zh) | 具埋入式字元線之裝置及其製造方法 | |
| CN105914234A (zh) | 分离栅功率mos管结构及制作方法 | |
| CN105702736A (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN104576370A (zh) | 形成晶体管的方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| US7303963B2 (en) | Method for manufacturing cell transistor | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN104103576A (zh) | 沟槽型双层栅功率mos器件的接触孔工艺方法 | |
| US9269618B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN109326595B (zh) | 半导体元件及其制作方法 | |
| CN115274821A (zh) | Sgt器件及工艺方法 | |
| CN101599454A (zh) | 半导体元件隔离结构及其形成方法 | |
| CN104576510A (zh) | 自对准接触孔刻蚀方法 | |
| CN105702570A (zh) | 沟槽型mos器件中沟槽底部形成屏蔽膜层的方法 | |
| US10833161B2 (en) | Semiconductor device and method | |
| CN114188223A (zh) | 鳍式场效应晶体管的制造方法 | |
| CN102479746B (zh) | 减少金属栅电极和接触孔之间寄生电容的方法 | |
| CN101740386B (zh) | 闪存存储器的制作方法 | |
| CN102956495B (zh) | 浅沟槽隔离结构制造方法 | |
| TW201444026A (zh) | 具有埋入式位元線之基板及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160622 |
|
| WD01 | Invention patent application deemed withdrawn after publication |