CN104576370A - 形成晶体管的方法 - Google Patents

形成晶体管的方法 Download PDF

Info

Publication number
CN104576370A
CN104576370A CN201410551194.4A CN201410551194A CN104576370A CN 104576370 A CN104576370 A CN 104576370A CN 201410551194 A CN201410551194 A CN 201410551194A CN 104576370 A CN104576370 A CN 104576370A
Authority
CN
China
Prior art keywords
dielectric layer
dummy
conformal
pit
grids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410551194.4A
Other languages
English (en)
Other versions
CN104576370B (zh
Inventor
W·J·考泰
L·艾克诺米克斯
S·波诺斯
T·E·斯坦达尔特
C·V·苏里塞蒂
谢瑞龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
International Business Machines Corp
Original Assignee
GlobalFoundries Inc
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc, International Business Machines Corp filed Critical GlobalFoundries Inc
Publication of CN104576370A publication Critical patent/CN104576370A/zh
Application granted granted Critical
Publication of CN104576370B publication Critical patent/CN104576370B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了形成晶体管的方法。该方法包括形成多个晶体管结构以便在衬底上具有多个伪栅极。每个伪栅极由小于伪栅极并且对于不同晶体管结构不同的高度的侧壁间隔件围绕，结果得到侧壁间隔件之上的不同深度的凹坑。该方法然后在伪栅极之上以及在多个晶体管结构的凹坑内沉积保形的电介质层，其中该保形的电介质层的厚度为凹坑的宽度的至少一半，仅仅去除保形的电介质层的在伪栅极之上的部分来暴露伪栅极；以及用多个高k金属栅替换伪栅极。

Description

形成晶体管的方法
技术领域
本发明一般涉及半导体器件的制造并且特别地涉及替换金属栅处理中的晶体管的制造。
背景技术
在半导体器件制造的领域中，通过通常被称为前端制程(frontend of line，FEOL)技术或处理的处理来制造诸如晶体管之类的有源半导体器件。晶体管可以是例如场效应晶体管(FET)并且更具体地可以是互补的金属－氧化物－半导体FET(CMOS-FET)。FET还可以是p型掺杂剂掺杂的FET(pFET)或n型掺杂剂掺杂的FET(nFET)。
近来，已经开始广泛地采用利用高k金属栅(HKMG)制作的半导体晶体管，这是因为它们的性能优于常规的或传统的基于多晶硅的晶体管。另外，为了改善可制造性并且易于与其它先进的器件特征集成，新处理(诸如替换金属栅(RMG)处理)已经被开发用于制造HKMG晶体管。
然而，与RMG处理相关联地，存在与在晶体管的伪栅极之上并且特别地在以越过衬底或晶片(wafer)的相对大距离分隔的晶体管的伪栅极之上形成氮化物硬掩模的一个或多个步骤有关的处理变化。更具体地，处理变化导致氮化物硬掩模的厚度的变化，其可能最终导致栅极高度变化并且引起所关心的晶体管之间的引人注意的性能变化，其全部依赖于在使用当前常规的制造的RMG处理时在衬底或晶片上何处制造晶体管。
发明内容
本发明的实施例提供利用替换金属栅形成半导体晶体管的方法。该方法包括：在同一衬底上形成第一和第二栅极结构，所述第一和第二栅极结构分别具有第一和第二伪栅极，所述第一和第二伪栅极具有基本上相同的高度并且被不同厚度的第一和第二硬掩模覆盖；从所述第一和第二伪栅极去除所述第一和第二硬掩模，所述去除步骤刻蚀了分别邻近所述第一和第二伪栅极并且被嵌入一个或更多个电介质层内的第一组和第二组侧壁间隔件的顶部，由此得到由所述一个或更多个电介质层围绕的所述第一组和第二组侧壁间隔件之上的不同深度的凹坑(divot)；在所述第一和第二伪栅极之上以及在所述凹坑内沉积保形的(conformal)电介质层，所述保形的电介质层足够厚来填满所述凹坑；去除所述保形的电介质层的部分来暴露所述部分下面的所述第一和第二伪栅极；以及用第一和第二高k金属栅替换所述第一和第二伪栅极。
根据一个实施例，去除所述保形的电介质层的部分包括：各向同性地刻蚀所述保形的电介质层的在所述第一和第二伪栅极之上的第一部分而不影响所述保形的电介质层的沉积在所述凹坑内的第二部分。
根据另一个实施例，该方法还包括使用所述第一和第二伪栅极作为刻蚀停止件来平坦化围绕所述第一和第二栅极结构的所述一个或更多个电介质层。
根据一个实施例，替换所述第一和第二伪栅极包括：选择性地去除所述第一和第二伪栅极以便暴露所述第一和第二伪栅极下面的所述衬底以及所述第一组和第二组侧壁间隔件，由此产生栅极开口；以及用功函数金属和导电材料来填充栅极开口以便形成所述第一和第二高k金属栅。
根据另一个实施例，该方法还包括在所述第一和第二高k金属栅中产生凹进部并且用氮化物盖层填充所述凹进部。
根据一个实施例，在所述凹坑内沉积所述保形的电介质层包括：在它们各自的第一组和第二组侧壁间隔件之上的在所述第一和第二伪栅极的所述角落周围的所述凹坑内沉积铪氧化物材料。
根据另一个实施例，该方法还包括：通过选择性刻蚀处理在所述一个或更多个电介质层内产生至少一个接触开口，所述选择性刻蚀处理对于所述保形的电介质层的在所述凹坑内的所述其余部分是选择性的，所述接触开口对于所述第一组和第二组侧壁间隔件是自对准的；以及用导电材料填充所述接触开口来形成源极/漏极接触件。
附图说明
根据以下的结合附图进行的本发明的详细描述，将更完全地理解和明白本发明，在附图中：
图1a-1d是如本领域中已知的形成具有替换金属栅的晶体管的方法的说明性图示；
图2是根据本发明的一个实施例的形成具有替换金属栅的晶体管的方法的说明性图示；
图3是根据本发明的一个实施例的继图2中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示；
图4是根据本发明的一个实施例的继图3中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示；
图5是根据本发明的一个实施例的继图4中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示；
图6是根据本发明的一个实施例的继图5中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示；
图7是根据本发明的一个实施例的继图6中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示；
图8是根据本发明的一个实施例的继图7中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示；
图9是根据本发明的一个实施例的继图8中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示；以及
图10是根据本发明的一个实施例的继图9中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示。
本领域技术人员将明白，出于简单化原因以及出于图示的清楚性，附图中示出的要素不一定按比例绘制。例如，出于清楚的目的，一些要素的尺寸可以相对于其它要素被放大。
具体实施方式
在下面的详细描述中，阐述了许多的具体细节，以便提供对本发明的实施例的彻底的理解。然而，本领域技术人员将理解本发明的实施例可以在没有这些具体细节的情况下被实践。在其它例子中，没有详细描述公知的方法和过程，以免模糊本发明的实施例的本质的描述。
在下面的描述中，各种图、图表、流程图、模型和描述被呈现作为用于有效地传达实质(convey substances)并且图示在本申请中提出的本发明的不同实施例的不同手段。本领域技术人员应该理解它们仅仅被提供作为示例性的样本，而不应该被解释为限制本发明。
在下面的详细描述中，可以通过一系列的制造中的半导体器件的截面图来图示地示出该方法的一些步骤。为了不模糊本发明的实施例的本质的描述，可以故意省略一些公知的步骤和/或处理。
图1a-1d是如本领域中已知的形成具有替换金属栅的晶体管的方法的说明性图示。更具体地，图1a说明性地图示在单个衬底101上形成多个晶体管(诸如晶体管110和120)的常规方法的典型的步骤。晶体管110和120被假设为以越过单个衬底101的相对大的距离被分隔。这里，“相对大的距离”指的是其中两个或更多个晶体管(诸如晶体管110和120)以使得在伪栅极113和123之上形成的氮化物盖(cap)层或氮化物硬掩模111和121表现出引人注意的且有时甚至显著的厚度差异的方式被分隔的情形，如本领域中已知的且在当前的替换金属栅(RMG)处理的步骤中频繁地观察到的。为了表示这个“相对大的距离”，在图1a-1d中晶体管110和120被象征性地图示为由符号90分离。氮化物硬掩模111和121的厚度变化可能是由一个或更多个原因所引起，诸如由在使用反应离子刻蚀(RIE)的硅氮化物(SiN)间隔件形成处理期间的负载效应所引起，和/或由在采用CMP处理来抛光栅极之上的氧化物层间电介质(ILD)层以便暴露下面的氮化物盖或硬掩模时的化学机械抛光(CMP)处理的不均匀性所引起。
如图1a中说明性地图示的，晶体管110和120可以在其制造的常规处理期间被形成为分别具有多晶硅(多晶Si)或非晶硅(a-Si)伪栅极113和123，该伪栅极113和123之上覆盖有氮化物硬掩模或盖层111和121。伪栅极113和123与其之上的氮化物盖层111和121一起可以由一个或更多个侧壁间隔件112和122围绕。伪栅极113和123、氮化物盖层111和121以及侧壁间隔件112和122全部又可以被嵌入一个或更多个电介质层102和103内，该一个或更多个电介质层102和103可以是易流动的(flow-able)氧化物或氧化物的层间电介质(ILD)层。如图1a中说明性地图示的，可以在制造处理期间使得一个或更多个电介质层102和103的顶表面(诸如电介质层103的顶表面)与氮化物盖层111和121的顶表面共面。
侧壁间隔件112和122各自的高度可以等于侧壁间隔件112和122分别邻近的伪栅极113和其之上的氮化物盖层111或伪栅极123和其之上的氮化物盖层121的结合总高度。然而，因为不同的晶体管110和120的氮化物盖层111和121可能具有不同的厚度，诸如氮化物盖层111的厚度h1和氮化物盖层121的厚度h2，它们各自的侧壁间隔件也可能具有不同的高度。
如图1b中示出的，根据当前的常规的RMG处理，选择性的各向同性(或各向异性)刻蚀处理可以被应用以去除氮化物盖层111和121，以便暴露下面的伪栅极113和123，为制作替换金属栅作准备。各向同性刻蚀处理可以对于下面的伪栅极113和123是选择性的，但对于具有与氮化物盖层类似的刻蚀特性的侧壁间隔件是非选择性的。因此氮化物盖层111和121的去除可能部分地刻蚀到侧壁间隔件112和122中。为了完全去除所有晶体管的氮化物盖层，刻蚀处理可以被执行得足够长，使得具有最厚的厚度的氮化物盖层(例如所有其它晶体管之中的晶体管110的氮化物盖层111)可以被去除。伪栅极113之上的氮化物盖层111的去除可以执行得稍微长于必需的时间，以便确保完全暴露伪栅极113的顶表面。因此过刻蚀可能导致围绕伪金属栅113的侧壁间隔件具有小坑(dip)c1。
同时，在去除伪栅极113之上的氮化物盖层111时，其它晶体管之上的氮化物盖层和围绕这些晶体管的伪栅极的侧壁间隔件也可以被去除。例如，如图1b中说明性地图示的，可以与侧壁间隔件122的一部分一起去除氮化物盖层121。去除的侧壁间隔件122的总量(在高度上)可以类似于侧壁间隔件112，其可以相同或稍微大于氮化物盖层111的厚度。换句话说，通过侧壁间隔件122的高度的降低可以暴露伪栅极123的侧壁的更大部分，在伪栅极123与周围电介质层102和/或103之间产生凹坑(divot)。例如，与晶体管120关联的凹坑可以具有深度c2，其引人注意地或有时显著地深于与晶体管110关联的凹坑c1。与不同的晶体管关联的凹坑的深度可以根据在氮化物盖层去除处理开始时它们各自的侧壁间隔件的高度而不同。
接下来，如图1c中说明性地图示的，常规的替换金属栅处理通过例如应用湿法刻蚀处理(诸如在湿法刻蚀处理中使用热氨水)继续选择性地去除伪栅极113和123。去除处理在先前的伪栅极区域中产生开口。
在去除伪栅极113和123之后，高k金属栅叠层114和124可以被沉积在替换金属栅结构的所产生的开口内，如图1d中说明性地图示的。高k金属栅材料的沉积可以继之以CMP平坦化处理。此时，通常难以实现高k金属栅114和124的均匀的栅极高度，这是因为ILD层102和103的厚度以及围绕高k金属栅114和124的间隔件112和122的高度在晶体管110和120之间都不均匀。因此，如图1d中示出的，CMP平坦化处理可能必须使不同晶体管的高k金属栅为它们各自的侧壁间隔件的高度，该侧壁间隔件的高度可能由于先前的氮化物盖去除处理而不同。换句话说，变得不可避免的是，同一个衬底101上的各个晶体管可能具有不同的栅极高度，诸如如图1d中示出的差异d1，产生由栅极高度的变化引起的所有晶体管之间的性能变化。
在认识到上述后，本发明的实施例提供帮助减少或消除同一衬底上制造的晶体管器件之间的栅极高度变化的方法。
图2是根据本发明的一个实施例的形成具有替换金属栅的晶体管的方法的说明性图示。更具体地，图2示出同一衬底上形成多个替换金属栅晶体管的步骤，但是晶体管以相对大的距离被分隔，并且结果由于越过晶片或衬底的处理变化，它们可能被形成为遭受它们各自的伪栅极之上的氮化物盖层的厚度不同，其可以类似于图1a中示出的那些。这里在图2中，为了区别图1a-1d中示出的当前的RMG处理，晶体管210和220被示出为被制造在衬底201上的第一区域11和第二区域21中。此时，晶体管210和220可以分别具有嵌入在一个或更多个电介质层202和203内的它们的伪栅极213和223以及周围的侧壁间隔件212和222。
在类似于图1b中示出的步骤的步骤中去除所有晶体管之上的氮化物盖层之后，本发明的一个实施例包括沉积保形的电介质层以便填满在伪栅极与它们周围的电介质层之间的在侧壁间隔件上方的凹坑。在伪栅极213(或223)与一个或更多个电介质层202和/或203之间的在侧壁间隔件212和222之上的凹坑可以具有不同深度和不同宽度。一些凹坑(特别是被刻蚀深入侧壁间隔件中的凹坑)可以具有由于去除的侧壁间隔件的特别的形状而在伪栅极的上角落(corner)周围的位置处稍微更窄的宽度。
在图2中，沉积的保形的电介质层可以被示出为在第一区域11中的电介质层211和在衬底201的第二区域中的电介质层221。要注意电介质层211和221实际上是通过同一沉积步骤或处理沉积的同一电介质层，并且这里仅仅出于便于参考的目的使用不同的附图标记211和221。电介质层211和221可以是例如硅氮化物(SiN)或铪氧化物(HfO2)，并且在一个实施例中可以由与下面的侧壁间隔件相同的材料制成。在一个实施例中，电介质层211和221可以相对于可以是氧化物或易流动氧化物的周围电介质层202和/或203具有足够的刻蚀选择性。在下文中，电介质层211和221有时可以被称为凹坑填充材料。
根据本发明的一个实施例，该方法可以包括沉积保形的电介质层211和221以具有至少是制造中的所有晶体管之中的最宽的凹坑的宽度的一半的厚度。具有作为凹坑的宽度的至少一半的厚度，保形的电介质层211和221可以被沉积为完全填满凹坑以及被形成在各自伪栅极之上。在一个实施例中，根据沉积条件，电介质层211和221的沉积可能沿着凹坑的中间留下缝隙，在该缝隙处沉积的电介质层的顶表面彼此相会，从而完成填满凹坑。在另一实施例中，当凹坑在伪栅极的上角落周围的位置处具有稍微更小的开口时，一定水平的空隙可能由于可以由沉积的电介质层围绕的夹断(pinching off)而被产生在凹坑内。根据本发明的实施例，缝隙和小的空隙两者是可接受的。
图3是根据本发明的一个实施例的继图2中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示。更具体地，方法的一个实施例可以包括应用各向同性回刻处理以便去除先前步骤中沉积的电介质层211和221的基本上相同的厚度量。通过应用这个回刻处理，本发明的实施例使得能够去除沉积的电介质层211和221的除凹坑的区域中以外的大部分，在凹坑的区域处小部分的电介质层211和221的凹坑填充材料被留下以便有效地填满在同一个衬底201中制造的所有晶体管的伪栅极周围的凹坑。
在上面的各向同性回刻处理之后，CMP处理被执行来抛光伪栅极213和223的顶表面之上的ILD层203的部分，如图4中说明性地图示的。CMP处理使ILD层203的顶表面与伪栅极213和223的高度、以及侧壁间隔件212和222与其上的它们的凹坑填充材料211和221的结合高度对齐。如图4中清楚的，不论伪栅极213和223具有不同的引入的氮化物盖厚度，伪栅极213和223的高度都被保持为相同。
图5是根据本发明的一个实施例的继图4中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示。更具体地，在去除伪栅极213和223之上的电介质层211和221并且抛光ILD层203来产生平坦的顶表面之后，伪栅极213和223可以通过诸如反应离子刻蚀(RIE)处理的选择性刻蚀处理被选择性地去除。更具体地，刻蚀处理可以相对于侧壁间隔件212和222的材料、对于下面的衬底201是选择性的，并且根据一个实施例相对于沉积的电介质层211和221的在侧壁间隔件之上剩余而且填满在先前步骤中氮化物盖层去除期间产生的凹坑的剩余部分(也被称为凹坑填充材料)是选择性的。
图6是根据本发明的一个实施例的继图5中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示。更具体地，在伪栅极213和223被去除之后，一个或更多个功函数金属层可以被沉积到通过伪栅极213和223的去除留下的开口中。功函数金属层装衬(line)衬底201、侧壁间隔件221和222的侧壁，并且装衬在侧壁间隔件正上方和顶上的凹坑填充材料211和221。工作金属栅材料(诸如铝(Al)、铜(Cu)或钨(W))随后可以被沉积到开口的剩余部分中以便产生金属栅214和224。该沉积可以被继之以平坦化处理，以便去除任何多余金属栅材料，该多余金属栅材料可能被沉积在金属栅214和224周围以及金属栅214和224之上的区域中。
图7是根据本发明的一个实施例的继图6中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示。在其中要求与晶体管的源极和/或漏极的自对准接触(SAC)的一个实施例中，新的氮化物盖可以被形成在高k金属栅之上，以便使栅极隔离而不会短路到源极/漏极。例如，为了在栅极之上形成氮化物盖，高k金属栅214和224可以通过例如湿法选择性刻蚀处理被凹进到电介质ILD层203的顶表面以下的水平，如图7中示出的。接下来，硅氮化物(SiN)层可以被毯状(blanket)沉积在凹进的栅极区域之上以及在ILD层203之上。SiN的沉积然后继之以CMP处理以便去除沉积在ILD层203之上的SiN以及在ILD层203的水平上方的多余的SiN材料。结果，SiN盖层215和225可以被形成在高k金属栅214和224之上，如图8中说明性地图示的。继形成氮化物盖层215和225之后，例如SiO2的ILD层204可以被形成在SiN盖层215和225、凹坑填充材料211和221以及ILD层203之上，如图9中说明性地图示的。
图10是根据本发明的一个实施例的继图9中示出的步骤之后的形成具有替换金属栅的晶体管的方法的说明性图示。更具体地，接触刻蚀可以被执行以便在ILD层204、其下面的ILD层203以及电介质层202内产生开口205。可以相对于诸如硅氮化物(SiN)或铪氧化物(HfO2)的凹坑填充材料221选择性地进行接触刻蚀处理，并且在其中凹坑填充材料是HfO2的情形中，HfO2凹坑填充材料可以能够提供比典型地SiN的下面的间隔件材料更好的刻蚀选择性。与可能引起和25nm一样大的角落损失的常规的刻蚀处理相比，借助于在侧壁间隔件的角落处的HfO2凹坑填充材料，角落损失可以被极大地减少，其又帮助减少接触到栅极短路的概率。导电材料随后可以被用来填充开口205以便形成到晶体管220的源极/漏极的自对准接触件。
虽然已经依据示例性实施例描述了本发明，但是本领域技术人员将认识到本发明可以利用变型且在所附权利要求的精神和范围内来实践。

Claims (20)

1.一种方法，包括：
在半导体衬底上形成多个晶体管结构，所述多个晶体管结构具有多个伪栅极；每个伪栅极由高度小于所述伪栅极的高度的侧壁间隔件围绕；所述伪栅极和侧壁间隔件被嵌入在一个或更多个电介质层内；所述侧壁间隔件的所述高度对于不同的晶体管结构而不同，对于不同的晶体管结构在所述侧壁间隔件之上在所述伪栅极和所述一个或更多个电介质层之间得到不同深度的凹坑；
在所述伪栅极之上以及在所述多个晶体管结构的所述凹坑内沉积保形的电介质层，所述保形的电介质层的厚度为所述凹坑的宽度的至少一半；
去除所述保形的电介质层的在所述伪栅极之上的部分，以便暴露所述多个晶体管结构的所述伪栅极；以及
用多个高k金属栅替换所述多个晶体管结构的所述伪栅极。
2.根据权利要求1所述的方法，其中去除所述保形的电介质层的在所述伪栅极之上的所述部分包括：应用各向同性回刻处理以便去除所述保形的电介质层的所述部分；所述各向同性回刻处理留下所述保形的电介质层的沉积在所述凹坑内的部分完整无缺。
3.根据权利要求2所述的方法，还包括：在去除所述保形的电介质层的在所述伪栅极之上的所述部分之后，通过化学机械抛光(CMP)处理来抛光所述一个或更多个电介质层，以便产生与所述多个晶体管结构的所述伪栅极的各自的顶表面共面的顶表面。
4.根据权利要求3所述的方法，其中用所述多个高k金属栅替换所述伪栅极包括：
选择性地去除所述多个晶体管结构的所述伪栅极，以便暴露所述伪栅极下面的所述半导体衬底以及所述侧壁间隔件；
用一个或更多个功函数金属层装衬所述半导体衬底和所述侧壁间隔件；以及
在所述一个或更多个功函数金属层之上沉积导电材料以便形成所述多个高k金属栅。
5.根据权利要求4所述的方法，还包括在所述多个高k金属栅中产生凹进部并且用绝缘材料填充所述凹进部。
6.根据权利要求5所述的方法，还包括：
通过选择性刻蚀处理在所述一个或更多个电介质层内产生接触开口，所述选择性刻蚀处理对于所述保形的电介质层的在所述凹坑内留下的所述部分是选择性的，所述接触开口对于所述侧壁间隔件是自对准的；以及
用导电材料填充所述接触开口来形成源极/漏极接触件。
7.根据权利要求1所述的方法，其中在所述多个晶体管结构的所述凹坑内沉积所述保形的电介质层包括：在它们的各自的侧壁间隔件之上的所述凹坑内沉积铪氧化物或硅氮化物材料。
8.一种方法，包括：
在公共衬底上形成第一和第二伪栅极结构，所述第一和第二伪栅极结构分别具有基本上相同高度的第一和第二伪栅极，所述第一和第二伪栅极分别由比它们各自的伪栅极的所述基本上相同高度小的不同高度的第一组和第二组侧壁间隔件围绕，在它们各自的伪栅极的角落周围得到不同深度的凹坑；
在所述第一和第二伪栅极之上以及在所述第一和第二伪栅极的所述角落周围的所述凹坑内沉积保形的电介质层，所述保形的电介质层的厚度为所述凹坑的宽度的至少一半；
去除所述保形的电介质层的部分来暴露所述部分下面的所述第一和第二伪栅极；以及
用第一和第二高k金属栅替换所述第一和第二伪栅极。
9.根据权利要求8所述的方法，其中去除所述保形的电介质层的所述部分包括：应用各向同性回刻处理，以便去除所述保形的电介质层的所述部分，而同时留下所述保形的电介质层的在所述凹坑内的其余部分。
10.根据权利要求9所述的方法，其中所述第一和第二伪栅极以及所述第一组和第二组侧壁间隔件被嵌入在一个或更多个电介质层内，所述方法还包括通过化学机械抛光(CMP)处理来抛光所述一个或更多个电介质层，以便产生与所述第一和第二伪栅极的顶表面共面的顶表面。
11.根据权利要求10所述的方法，其中替换所述第一和第二伪栅极包括：
选择性地去除所述第一和第二伪栅极，以便暴露所述第一和第二伪栅极下面的所述公共衬底以及所述第一组和第二组侧壁间隔件；
用一个或更多个功函数金属层装衬所述公共衬底和所述侧壁间隔件；以及
在所述一个或更多个功函数金属层之上沉积导电材料以便形成所述第一和第二高k金属栅。
12.根据权利要求11所述的方法，还包括在所述第一和第二高k金属栅中产生凹进部并且用氮化物盖层填充所述凹进部。
13.根据权利要求12所述的方法，还包括：
通过选择性刻蚀处理在所述一个或更多个电介质层内产生至少一个接触开口，所述选择性刻蚀处理对于所述保形的电介质层的在所述凹坑内的所述其余部分是选择性的，所述接触开口对于所述第一组和第二组侧壁间隔件是自对准的；以及
用导电材料填充所述接触开口来形成源极/漏极接触件。
14.根据权利要求8所述的方法，其中在所述凹坑内沉积所述保形的电介质层包括：在它们各自的侧壁间隔件之上的在所述第一和第二伪栅极的所述角落周围的所述凹坑内沉积铪氧化物材料。
15.一种方法，包括：
在同一衬底上形成第一和第二栅极结构，所述第一和第二栅极结构分别具有第一和第二伪栅极，所述第一和第二伪栅极具有基本上相同的高度并且被不同厚度的第一和第二硬掩模覆盖；
从所述第一和第二伪栅极去除所述第一和第二硬掩模，所述去除步骤刻蚀了分别邻近所述第一和第二伪栅极并且被嵌入一个或更多个电介质层内的第一组和第二组侧壁间隔件的顶部，由此得到由所述一个或更多个电介质层围绕的所述第一组和第二组侧壁间隔件之上的不同深度的凹坑；
在所述第一和第二伪栅极之上以及在所述凹坑内沉积保形的电介质层，所述保形的电介质层足够厚来填满所述凹坑；
去除所述保形的电介质层的部分来暴露所述部分下面的所述第一和第二伪栅极；以及
用第一和第二高k金属栅替换所述第一和第二伪栅极。
16.根据权利要求15所述的方法，其中去除所述保形的电介质层的所述部分包括：各向同性地刻蚀所述保形的电介质层的在所述第一和第二伪栅极之上的第一部分而不影响所述保形的电介质层的沉积在所述凹坑内的第二部分。
17.根据权利要求16所述的方法，还包括使用所述第一和第二伪栅极作为刻蚀停止件来平坦化围绕所述第一和第二栅极结构的所述一个或更多个电介质层。
18.根据权利要求17所述的方法，其中替换所述第一和第二伪栅极包括：
选择性地去除所述第一和第二伪栅极以便暴露所述第一和第二伪栅极下面的所述衬底以及所述第一组和第二组侧壁间隔件，由此产生栅极开口；以及
用功函数金属和导电材料来填充栅极开口以便形成所述第一和第二高k金属栅。
19.根据权利要求18所述的方法，还包括在所述第一和第二高k金属栅中产生凹进部并且用氮化物盖层填充所述凹进部。
20.根据权利要求15所述的方法，其中在所述凹坑内沉积所述保形的电介质层包括：在它们各自的第一组和第二组侧壁间隔件之上的在所述第一和第二伪栅极的所述角落周围的所述凹坑内沉积铪氧化物材料。
CN201410551194.4A 2013-10-18 2014-10-17 形成晶体管的方法 Expired - Fee Related CN104576370B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/057,357 2013-10-18
US14/057,357 US20150111373A1 (en) 2013-10-18 2013-10-18 Reducing gate height variation in rmg process

Publications (2)

Publication Number Publication Date
CN104576370A true CN104576370A (zh) 2015-04-29
CN104576370B CN104576370B (zh) 2018-03-27

Family

ID=52826528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410551194.4A Expired - Fee Related CN104576370B (zh) 2013-10-18 2014-10-17 形成晶体管的方法

Country Status (2)

Country Link
US (1) US20150111373A1 (zh)
CN (1) CN104576370B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275281A (zh) * 2016-04-04 2017-10-20 台湾积体电路制造股份有限公司 自对准接触方案、半导体结构及其形成方法
CN108063120A (zh) * 2016-11-07 2018-05-22 格芯公司 使用强化栅极盖体及间隔物部分的自对准接触部保护
CN108428633A (zh) * 2017-02-14 2018-08-21 格芯公司 具有栅极高度缩放的半导体结构
CN109841563A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 选择性覆盖工艺和由此形成的结构
CN114121663A (zh) * 2021-11-03 2022-03-01 上海华力集成电路制造有限公司 半导体器件的形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312182B2 (en) * 2014-06-11 2016-04-12 Globalfoundries Inc. Forming gate and source/drain contact openings by performing a common etch patterning process
US9660050B1 (en) 2015-11-25 2017-05-23 International Business Machines Corporation Replacement low-k spacer
US9865703B2 (en) * 2015-12-31 2018-01-09 International Business Machines Corporation High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process
US9704991B1 (en) 2016-10-31 2017-07-11 International Business Machines Corporation Gate height and spacer uniformity
US10056469B1 (en) * 2017-02-13 2018-08-21 Globalfoundries Inc. Gate cut integration and related device
CN109560046B (zh) * 2017-09-26 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10559470B2 (en) * 2018-01-22 2020-02-11 Globalfoundries Inc. Capping structure
CN113130393A (zh) * 2020-01-16 2021-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120080755A1 (en) * 2010-10-05 2012-04-05 Jaeseok Kim Methods for Forming Gates in Gate-Last Processes and Gate Areas formed by the Same
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
CN103210485A (zh) * 2010-11-17 2013-07-17 国际商业机器公司 具有无边界接触的取代金属栅极

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926722A (en) * 1997-04-07 1999-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing
KR20080047456A (ko) * 2005-09-15 2008-05-28 엔엑스피 비 브이 반도체 디바이스용 구조체 및 그의 제조 방법
US8466067B2 (en) * 2009-10-05 2013-06-18 Applied Materials, Inc. Post-planarization densification

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部
US20120080755A1 (en) * 2010-10-05 2012-04-05 Jaeseok Kim Methods for Forming Gates in Gate-Last Processes and Gate Areas formed by the Same
CN103210485A (zh) * 2010-11-17 2013-07-17 国际商业机器公司 具有无边界接触的取代金属栅极
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275281A (zh) * 2016-04-04 2017-10-20 台湾积体电路制造股份有限公司 自对准接触方案、半导体结构及其形成方法
CN107275281B (zh) * 2016-04-04 2019-12-20 台湾积体电路制造股份有限公司 自对准接触方案、半导体结构及其形成方法
CN108063120A (zh) * 2016-11-07 2018-05-22 格芯公司 使用强化栅极盖体及间隔物部分的自对准接触部保护
CN108428633A (zh) * 2017-02-14 2018-08-21 格芯公司 具有栅极高度缩放的半导体结构
CN109841563A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 选择性覆盖工艺和由此形成的结构
CN109841563B (zh) * 2017-11-28 2022-04-01 台湾积体电路制造股份有限公司 选择性覆盖工艺和由此形成的结构
US11380542B2 (en) 2017-11-28 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby
US11830742B2 (en) 2017-11-28 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby
CN114121663A (zh) * 2021-11-03 2022-03-01 上海华力集成电路制造有限公司 半导体器件的形成方法
CN114121663B (zh) * 2021-11-03 2024-06-11 上海华力集成电路制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN104576370B (zh) 2018-03-27
US20150111373A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
CN104576370B (zh) 形成晶体管的方法
CN106206270B (zh) 半导体器件及其制作方法
CN107112328B (zh) 具有同时形成的低电压逻辑器件和高电压逻辑器件的非易失性存储器阵列
US8962413B1 (en) Methods of forming spacers on FinFETs and other semiconductor devices
TWI590313B (zh) 形成含有金屬閘及邏輯裝置之自我對準分離閘記憶體單元陣列之方法
US9431514B2 (en) FinFET device having a high germanium content fin structure and method of making same
KR101740100B1 (ko) Ｈｋ－ｍｇ 프로세스에 임베디드된 스플릿 게이트형 메모리를 위한 ｃｍｐ 제조 방안
US9263392B1 (en) Semiconductor device and method for fabricating the same
CN105470293B (zh) 半导体元件及其制作方法
TW201818453A (zh) 形成垂直電晶體裝置之方法
CN103460358B (zh) 用置换金属栅极工艺形成用于晶体管的无边沿接触体
US20170103981A1 (en) Method for fabricating contacts to non-planar mos transistors in semiconductor device
US20170040318A1 (en) Semiconductor device and method for fabricating the same
US10205005B1 (en) Semiconductor device and method for fabricating the same
US20210020778A1 (en) Shield gate mosfet and method for fabricating the same
CN106409764B (zh) 制作半导体元件的方法
CN106298485A (zh) 半导体元件及其制作方法
TW201608641A (zh) 半導體元件及其製作方法
US20160322468A1 (en) Semiconductor device
US20190237463A1 (en) Fin-fet devices
CN106328507B (zh) 半导体元件及其制作方法
TW201419453A (zh) 以單一多晶矽層來形成浮動閘極記憶體胞元之半導體記憶體陣列的自我對齊方法
US11978732B2 (en) Methods of manufacturing semiconductor devices
CN109285779B (zh) 半导体结构及其形成方法
KR20080061998A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180327

Termination date: 20191017

CF01 Termination of patent right due to non-payment of annual fee