CN115274821A - Sgt器件及工艺方法 - Google Patents

Sgt器件及工艺方法 Download PDF

Info

Publication number
CN115274821A
CN115274821A CN202210806619.6A CN202210806619A CN115274821A CN 115274821 A CN115274821 A CN 115274821A CN 202210806619 A CN202210806619 A CN 202210806619A CN 115274821 A CN115274821 A CN 115274821A
Authority
CN
China
Prior art keywords
groove
polysilicon
sgt device
semiconductor substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210806619.6A
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210806619.6A priority Critical patent/CN115274821A/zh
Publication of CN115274821A publication Critical patent/CN115274821A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种SGT器件及其工艺方法，包含：第一步，在半导体衬底表面形成复合层；在半导体衬底上进行刻蚀形成沟槽；第二步，淀积一层第一氧化层，然后再淀积一层第一多晶硅；将所述的沟槽填满；第三步，对所述第一多晶硅进行回刻，形成所述SGT器件的源极；第四步，对所述沟槽内的第一氧化层进行刻蚀；第五步，形成衬垫氧化层，然后沉积第二多晶硅并回刻；第六步；沉积介质层；然后去除所述半导体衬底表面的复合层；再进行刻蚀形成沟槽内部的上部空间；第七步，形成栅介质层及栅极；第八步，分别进行离子注入形成阱区、源区；形成接触孔；制作顶层金属完成后续工艺。本发明所述的SGT器件包含浮空电极形成横向场板，优化漂移区电场，提高击穿电压。

Description

SGT器件及工艺方法
技术领域
本发明涉及半导体器件制造领域，特别是指一种SGT器件，本发明还涉及制作所述的SGT器件的工艺方法。
背景技术
在耐压为60V以上的中低压器件领域内，屏蔽栅沟槽型(Shield Gate Trench，SGT)器件因为其低的比导通电阻和低的栅漏耦合电容，被得到广泛的应用。SGT器件的栅极结构包括屏蔽多晶硅和多晶硅栅，屏蔽多晶硅通常也称为源多晶硅，都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下或者左右结构关系。其中上下结构中，位于沟槽下部的是源极，源极上方为多晶硅沟槽栅极，源极、栅极以及衬底之间为介质层形成互相的隔离。而左右结构的SGT器件，其中沟槽型的源极位于沟槽的中间，而多晶硅栅极处于沟槽中源极多晶硅的左右两侧靠上的位置，源极、栅极以及衬底之间为介质层形成互相的隔离。
器件的击穿电压与漂移区电场的分布密切相关，为了使器件具有更高的击穿电压，优化漂移区电场是一个比较有效的方法。
发明内容
本发明所要解决的技术问题在于提供一种SGT器件，能够优化器件的漂移区电场，提高器件的击穿电压。
本发明还要解决的技术问题在于提供所述SGT器件的工艺方法。
为解决上述问题，本发明所述的一种SGT器件的工艺方法，形成上下结构的SGT器件，包含如下的工艺步骤：
第一步，提供一半导体衬底，在所述半导体衬底表面依次沉积氧化硅层-氮化硅层-氧化硅层形成复合层；光刻及刻蚀打开复合层，对露出的半导体衬底进行刻蚀形成沟槽；
第二步，淀积一层第一氧化层，然后再淀积一层第一多晶硅；将所述的沟槽填满；
第三步，对所述第一多晶硅进行回刻，形成所述SGT器件的源极；
第四步，对所述沟槽内的第一氧化层进行刻蚀，刻蚀后使得沟槽内壁上的第一氧化层的上顶面低于沟槽内保留的第一多晶硅的上顶面，形成一定的落差；
第五步，形成衬垫氧化层；所述衬垫氧化层覆盖沟槽内壁以及第一多晶硅的上顶面以及其高出第一氧化层的侧壁；然后沉积第二多晶硅并回刻，使保留的所述第二多晶硅位于第一多晶硅两侧与所述沟槽内壁之间所形成的落差空间内，所述刻蚀后保留的第二多晶硅作为浮空电极；
第六步；沉积介质层；所述介质层填充满沟槽；然后去除所述半导体衬底表面的复合层；再进行刻蚀，使沟槽内的介质层的上顶面低于所述半导体衬底的表面，形成沟槽内部的上部空间；
第七步，形成栅介质层，然后在所述沟槽的上部空间内填充第三多晶硅并回刻；
第八步，分别进行离子注入形成阱区、源区；形成接触孔；制作顶层金属完成后续工艺。
进一步地，所述第一步中，所述的半导体衬底的材料包括锗、硅、锗硅、砷化镓、氮化镓、碳化硅、氧化镓中的任意一种或组合。
进一步地，所述第二步中，所述的第一氧化层覆盖所述半导体衬底表面及沟槽内壁，将沟槽内的空间进行填充一部分，保留的空间再填充第一多晶硅将剩余空间填充满；所述沟槽内填充的第一多晶硅的填充量要足够形成所述SGT器件的源极。
进一步地，所述第四步中，对所述第一氧化层刻蚀采用湿法刻蚀工艺，所述第一氧化层的上顶面与所述第一多晶硅上顶面之间的落差形成一定的容纳空间。
进一步地，所述第五步中，衬垫氧化层采用沉积法或者直接对多晶硅进行热氧化形成。
进一步地，所述第六步中，所述的介质层采用HDP法进行沉积填充；所述的介质层为氧化硅层；对所述半导体衬底表面进行CMP研磨工艺以去除所述的复合层，然后采用湿法刻蚀工艺对沟槽内的介质层进行刻蚀，使介质层的上顶面低于所述半导体衬底的上顶面，形成沟槽内的上部容纳空间。
进一步地，所述第七步中，所述的沟槽的上部空间填充第三多晶硅后回刻至低于所述半导体衬底表面，保留的第三多晶硅作为所述SGT器件的栅极。
本发明所述的SGT器件为上下结构的SGT器件；在半导体衬底中具有沟槽，所述沟槽的内部空间分为上下两半部分，所述沟槽的下半部分包含有所述SGT器件的源极，所述源极的两侧分别还具有浮空电极；在所述沟槽的上半部分，具有所述SGT器件的栅极；所述源极、浮空电极、栅极以及沟槽之间均以绝缘介质层隔离；
所述的半导体衬底中还形成有所述SGT器件的阱区以及源区，所述源区位于阱区中；所述的SGT器件在工作时其沟道区形成于所述的阱区中；在所述的半导体衬底表面沉积介质层后刻蚀形成接触孔，所述介质层上面还具有金属互联层；
所述的半导体衬底在进行背面减薄后作为所述SGT器件的漏极。
为解决上述问题，本发明另提供一种SGT器件的工艺方法，形成左右结构的SGT器件，包含如下的工艺步骤：
第一步，提供一半导体衬底，在所述半导体衬底上刻蚀形成沟槽；然后在所述半导体衬底表面形成第一介质层，所述第一介质层覆盖所述沟槽内壁及底部，形成一定厚度的第一介质层，然后在沟槽内部的剩余空间内填充第一多晶硅并回刻，形成所述SGT器件的源极；
第二步，对所述第一介质层进行回刻，去除掉沟槽内一部分的所述第一介质层，使所述沟槽内部的第一介质层的上顶面位于沟槽深度的一半位置，所述第一多晶硅的两侧与沟槽内壁之间形成两个容纳空间；
第三步，形成衬垫氧化层；
第四步，淀积第二多晶硅并回刻；
第五步，去除所述沟槽侧壁的衬垫氧化层；
第六步；形成栅介质层；
第七步，淀积第三多晶硅并回刻；
第八步，分别进行离子注入形成阱区、源区；形成接触孔；制作顶层金属完成后续工艺。
进一步地，所述第一步中，所述的半导体衬底的材料包括锗、硅、锗硅、砷化镓、氮化镓、碳化硅、氧化镓中的任意一种或组合；所述的沟槽内部淀积的第一介质层厚度不小于所述SGT器件的浮空电极的横向宽度；对所述第一多晶硅回刻之后使第一多晶硅的上顶面与所述半导体衬底的表面平齐。
进一步地，所述第二步中，刻蚀完成之后，所述的第一多晶硅在沟槽中为一个整体作为所述SGT器件的源极。
进一步地，所述第三步中，所述的衬垫氧化层为氧化硅层；所述的衬垫氧化层附着于所述沟槽的内壁及所述第一多晶硅的两侧及顶部。
进一步地，所述第四步中，所述的第二多晶硅填充在所述第一多晶硅两侧与所述沟槽之间所形成的容纳空间，并由衬垫氧化层进行隔离；回刻后，位于所述容纳空间中的第二多晶硅被刻蚀掉一半；所述保留的第二多晶硅形成所述SGT器件的屏蔽电极。
进一步地，所述第五步中，通过湿法刻蚀工艺去除所述沟槽内部的衬垫氧化层，使得所述第二多晶硅上方的附着的所述衬垫氧化层被全部去除。
进一步地，所述第六步中，所述栅介质层为采用热氧化法形成的氧化层；所述栅介质层覆盖在整个半导体衬底表面，以及沟槽内容纳空间的内壁上。
进一步地，所述第七步中，第三多晶硅将所述沟槽内部剩余的空间全部填满，填满之后，所述的第三多晶硅位于所述第二多晶硅的上方，所述第一多晶硅的两侧；所述第三多晶硅作为所述SGT器件的栅极，形成左右结构的SGT器件。
本发明提供一种SGT器件，所述的SGT器件为左右结构的SGT器件。
在半导体衬底中具有沟槽，所述沟槽的内部空间分为左中右三部分，所述沟槽的中间部分包含有所述SGT器件的源极，所述源极的两侧分别还具有浮空电极以及所述SGT器件的栅极；所述栅极位于浮空电极的正上方，所述的左右两个浮空电极各自独立不进行引出，作为场板优化漂移区电场；所述的浮空电极、栅极以及源极之间均以绝缘介质层进行隔离；整个沟槽以中线形成左右对称的结构；
所述的半导体衬底中还形成有所述SGT器件的阱区以及源区，所述源区位于阱区中；所述的SGT器件在工作时其沟道区形成于所述的阱区中；在所述的半导体衬底表面沉积介质层后刻蚀形成接触孔，所述介质层上面还具有金属互联层；
所述的半导体衬底在进行背面减薄后作为所述SGT器件的漏极。
本发明所述的SGT器件，针对传统的上下结构的SGT器件或者是左右结构的SGT器件，分别增加了浮空电极，浮空电极不与外界连接，分布与源极多晶硅的左右两侧，形成横向的浮空的场板，在所述SGT器件工作时，浮空的场板对源极多晶硅两侧的漂移区形成一定的覆盖区，对电场电压的分布起到优化的作用，使的漂移区耐压值进一步提高，提高击穿电压BV的作用。
本发明提供的工艺方法，针对形成上述结构的SGT器件进行设计，基于现有的工艺，在源极两侧形成浮空电极，工艺难度低。
附图说明
图1～8 是本发明上下结构的SGT器件的制造工艺步骤示意图。
图9～15 是本发明左右结构的SGT器件的制造工艺步骤流程图。
图16 是本发明与传统结构的电场强度分布曲线示意图。
附图标记说明
1是衬底或者外延，2复合层，3是第一氧化层，4是第一多晶硅（源极），5是衬垫氧化层，6是第二多晶硅（浮空电极），7是（多晶硅间）介质层，8是第三多晶硅（栅极），9是阱，10是源区，11是介质层，12是金属，13是接触孔。
具体实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
实施例一：上下结构的SGT器件
本发明所述的SGT器件为上下结构的SGT器件，参考图8，在半导体衬底中具有沟槽，所述沟槽的内部空间分为上下两半部分，所述沟槽的下半部分包含有所述SGT器件的源极，所述源极的两侧分别还具有浮空电极；在所述沟槽的上半部分，具有所述SGT器件的栅极；所述源极、浮空电极、栅极以及沟槽之间均以绝缘介质层隔离；
所述的半导体衬底中还形成有所述SGT器件的阱区以及源区，所述源区位于阱区中；所述的SGT器件在工作时其沟道区形成于所述的阱区中；在所述的半导体衬底表面沉积介质层后刻蚀形成接触孔，所述介质层上面还具有金属互联层；
所述的半导体衬底在进行背面减薄后作为所述SGT器件的漏极。
上述的上下结构的SGT器件，其工艺方法分别结合附图1～8，包含如下的步骤：
第一步，提供一半导体衬底比如硅衬底（或者是在外延上）1，在所述半导体衬底1的表面依次沉积氧化硅层-氮化硅层-氧化硅层形成复合层2；光刻及刻蚀打开复合层，对露出的半导体衬底进行刻蚀形成沟槽。所述沟槽用于后续形成所述SGT器件的栅极、源极以及屏蔽电极，因此所述沟槽的尺寸需要根据上述结构进行计算确定。
第二步，淀积一层第一氧化层2，然后再淀积一层第一多晶硅3。所述的第一氧化层2覆盖所述半导体衬底表面及沟槽内壁，将沟槽内的空间进行填充一部分，保留的空间再填充第一多晶硅将剩余空间填充满；所述沟槽内填充的第一多晶硅的填充量要足够形成所述SGT器件的源极。
第三步，对所述第一多晶硅进行回刻，形成所述SGT器件的源极。回刻后，剩余的第一多晶硅位于所述沟槽的下半部分，所述沟槽的上半部分空出。
第四步，采用湿法刻蚀工艺，对所述沟槽内的第一氧化层3进行刻蚀，刻蚀后使得沟槽内壁上的第一氧化层的上顶面低于沟槽内保留的第一多晶硅的上顶面，形成一定的落差，第一多晶硅和沟槽内壁之间产生容纳空间。
第五步，采用沉积法或者是热氧化法形成衬垫氧化层5；所述衬垫氧化层覆盖沟槽内壁以及第一多晶硅的上顶面以及其高出第一氧化层的侧壁；然后沉积第二多晶硅并回刻，使保留的所述第二多晶硅位于第一多晶硅两侧与所述沟槽内壁之间所形成的落差空间内，所述刻蚀后保留的第二多晶硅作为浮空电极。
第六步；采用HDP工艺沉积介质层比如氧化硅层；所述介质层填充满沟槽；然后对所述半导体衬底表面进行CMP研磨工艺以去除衬底表面所述的复合层，然后采用湿法刻蚀工艺对沟槽内的介质层进行刻蚀，使介质层的上顶面低于所述半导体衬底的上顶面，形成沟槽内的上部容纳空间。
第七步，形成栅介质层，然后在所述沟槽的上部空间内填充第三多晶硅并回刻；回刻至略低于所述半导体衬底表面，所述沟槽内剩余的第三多晶硅形成所述SGT器件的栅极。
第八步，进行后段常规工艺，即分别进行离子注入形成阱区、源区；形成接触孔；制作顶层金属完成正面电极。将所述半导体衬底的背面进行减薄后形成所述SGT器件的漏极。
实施例二：左右结构的SGT器件
本发明所述的左右结构的SGT器件，参考图15，在硅衬底中刻蚀形成沟槽，所述沟槽的内部空间分为左中右三部分，其中位于所述沟槽的中间部分为所述SGT器件的源极，所述源极的两侧分别还具有浮空电极以及所述SGT器件的栅极；所述栅极位于浮空电极的正上方，所述的左右两个浮空电极各自独立不进行引出，作为场板优化漂移区电场；所述的浮空电极、栅极以及源极之间均以绝缘介质层进行隔离；整个沟槽以中线形成左右对称的结构。
所述的半导体衬底中还形成有所述SGT器件的阱区以及源区，所述源区位于阱区中；所述的SGT器件在工作时其沟道区形成于所述的阱区中；在所述的半导体衬底表面沉积介质层后刻蚀形成接触孔，所述介质层上面还具有金属互联层；
所述的半导体衬底在进行背面减薄后作为所述SGT器件的漏极。
形成上述的左右结构的SGT器件的工艺方法，包含如下的步骤：
第一步，提供一半导体衬底如硅衬底，在所述半导体衬底上刻蚀形成沟槽；然后在所述半导体衬底表面形成第一氧化层，所述第一氧化层覆盖所述沟槽内壁及底部，形成一定厚度的第一氧化层，第一氧化层厚度不小于所述SGT器件的浮空电极的横向宽度；然后在沟槽内部的剩余空间内填充第一多晶硅并回刻，回刻之后使第一多晶硅的上顶面与所述半导体衬底的表面平齐。形成所述SGT器件的源极；
第二步，对所述第一介质层进行回刻，去除掉沟槽内一部分的所述第一介质层，使所述沟槽内部的第一介质层的上顶面位于沟槽深度的一半位置，刻蚀完成之后，所述的第一多晶硅在沟槽中为一个整体作为所述SGT器件的源极。所述第一多晶硅的两侧与沟槽内壁之间形成两个容纳空间。
第三步，形成衬垫氧化层，如氧化硅层；所述衬垫氧化层附着于所述沟槽的内壁及所述第一多晶硅的两侧及顶部，作为源极、栅极及沟槽之间的隔离介质。
第四步，淀积第二多晶硅并回刻。所述的第二多晶硅填充在所述第一多晶硅两侧与所述沟槽之间所形成的容纳空间内，并由衬垫氧化层进行隔离；回刻后，位于所述容纳空间中的第二多晶硅被刻蚀掉一半；所述保留的第二多晶硅形成所述SGT器件的屏蔽电极，所述屏蔽电极为浮空状态，可以用来调节漂移区电场分布，提高击穿电压。
第五步，通过湿法刻蚀工艺去除所述沟槽内部的衬垫氧化层，使得所述第二多晶硅上方的附着的所述衬垫氧化层被全部去除。
第六步；采用热氧化法形成栅介质层。所述栅介质层覆盖在整个半导体衬底表面，以及沟槽内容纳空间的内壁上。
第七步，淀积第三多晶硅并回刻。所述第三多晶硅将所述沟槽内部剩余的空间全部填满，填满之后，所述的第三多晶硅位于所述第二多晶硅的上方、所述第一多晶硅的两侧。所述第三多晶硅作为所述SGT器件的栅极，形成左右结构的SGT器件。
第八步，与实施例一相同，进行后续工艺，包括分别进行离子注入形成阱区、源区；形成接触孔；制作顶层金属，衬底背面减薄之后形成所述SGT器件的漏极。
以上为本发明所提供的两种结构的SGT器件，包括上下结构的和左右结构。本发明在沟槽中的源极结构两侧增加浮空的屏蔽电极，该屏蔽电极在源极多晶硅两侧形成横向的场板，对漂移区电场起到调节的作用。通过对本发明结构与传统结构进行仿真对比，如图16所示，本发明的屏蔽电极将靠近衬底表面的漂移区电场进一步降低，使漂移区电场更深一步到衬底内部，使得衬底靠表面的漂移区电场强度降低，提高了器件的击穿电压。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种SGT器件的工艺方法，形成上下结构的SGT器件，其特征在于：包含如下的工艺步骤：
第一步，提供一半导体衬底，在所述半导体衬底表面依次沉积氧化硅层-氮化硅层-氧化硅层形成复合层；光刻及刻蚀打开复合层，对露出的半导体衬底进行刻蚀形成沟槽；
第二步，淀积一层第一氧化层，然后再淀积一层第一多晶硅；将所述的沟槽填满；
第三步，对所述第一多晶硅进行回刻，形成所述SGT器件的源极；
第四步，对所述沟槽内的第一氧化层进行刻蚀，刻蚀后使得沟槽内壁上的第一氧化层的上顶面低于沟槽内保留的第一多晶硅的上顶面，形成一定的落差；
第五步，形成衬垫氧化层；所述衬垫氧化层覆盖沟槽内壁以及第一多晶硅的上顶面以及其高出第一氧化层的侧壁；然后沉积第二多晶硅并回刻，使保留的所述第二多晶硅位于第一多晶硅两侧与所述沟槽内壁之间所形成的落差空间内，所述刻蚀后保留的第二多晶硅作为浮空电极；
第六步；沉积介质层；所述介质层填充满沟槽；然后去除所述半导体衬底表面的复合层；再进行刻蚀，使沟槽内的介质层的上顶面低于所述半导体衬底的表面，形成沟槽内部的上部空间；
第七步，形成栅介质层，然后在所述沟槽的上部空间内填充第三多晶硅并回刻；
第八步，分别进行离子注入形成阱区、源区；形成接触孔；制作顶层金属完成后续工艺。
2.如权利要求1所述的SGT器件的工艺方法，其特征在于：所述第一步中，所述的半导体衬底的材料包括锗、硅、锗硅、砷化镓、氮化镓、碳化硅、氧化镓中的任意一种或组合。
3.如权利要求1所述的SGT器件的工艺方法，其特征在于：所述第二步中，所述的第一氧化层覆盖所述半导体衬底表面及沟槽内壁，将沟槽内的空间进行填充一部分，保留的空间再填充第一多晶硅将剩余空间填充满；所述沟槽内填充的第一多晶硅的填充量要足够形成所述SGT器件的源极。
4.如权利要求1所述的SGT器件的工艺方法，其特征在于：所述第四步中，对所述第一氧化层刻蚀采用湿法刻蚀工艺，所述第一氧化层的上顶面与所述第一多晶硅上顶面之间的落差形成一定的容纳空间。
5.如权利要求1所述的SGT器件的工艺方法，其特征在于：所述第五步中，衬垫氧化层采用沉积法或者直接对多晶硅进行热氧化形成。
6.如权利要求1所述的SGT器件的工艺方法，其特征在于：所述第六步中，所述的介质层采用HDP法进行沉积填充；所述的介质层为氧化硅层；对所述半导体衬底表面进行CMP研磨工艺以去除所述的复合层，然后采用湿法刻蚀工艺对沟槽内的介质层进行刻蚀，使介质层的上顶面低于所述半导体衬底的上顶面，形成沟槽内的上部容纳空间。
7.如权利要求1所述的SGT器件的工艺方法，其特征在于：所述第七步中，所述的沟槽的上部空间填充第三多晶硅后回刻至低于所述半导体衬底表面，保留的第三多晶硅作为所述SGT器件的栅极。
8.一种采用如权利要求1所述的SGT器件的工艺方法所形成的SGT器件，其特征在于：所述的SGT器件为上下结构的SGT器件；在半导体衬底中具有沟槽，所述沟槽的内部空间分为上下两半部分，所述沟槽的下半部分包含有所述SGT器件的源极，所述源极的两侧分别还具有浮空电极；在所述沟槽的上半部分，具有所述SGT器件的栅极；所述源极、浮空电极、栅极以及沟槽之间均以绝缘介质层隔离；
所述的半导体衬底中还形成有所述SGT器件的阱区以及源区，所述源区位于阱区中；所述的SGT器件在工作时其沟道区形成于所述的阱区中；在所述的半导体衬底表面沉积介质层后刻蚀形成接触孔，所述介质层上面还具有金属互联层；
所述的半导体衬底在进行背面减薄后作为所述SGT器件的漏极。
9.一种SGT器件的工艺方法，形成左右结构的SGT器件，其特征在于：包含如下的工艺步骤：
第一步，提供一半导体衬底，在所述半导体衬底上刻蚀形成沟槽；然后在所述半导体衬底表面形成第一介质层，所述第一介质层覆盖所述沟槽内壁及底部，形成一定厚度的第一介质层，然后在沟槽内部的剩余空间内填充第一多晶硅并回刻，形成所述SGT器件的源极；
第二步，对所述第一介质层进行回刻，去除掉沟槽内一部分的所述第一介质层，使所述沟槽内部的第一介质层的上顶面位于沟槽深度的一半位置，所述第一多晶硅的两侧与沟槽内壁之间形成两个容纳空间；
第三步，形成衬垫氧化层；
第四步，淀积第二多晶硅并回刻；
第五步，去除所述沟槽侧壁的衬垫氧化层；
第六步；形成栅介质层；
第七步，淀积第三多晶硅并回刻；
第八步，分别进行离子注入形成阱区、源区；形成接触孔；制作顶层金属完成后续工艺。
10.如权利要求9所述的SGT器件的工艺方法，其特征在于：所述第一步中，所述的半导体衬底的材料包括锗、硅、锗硅、砷化镓、氮化镓、碳化硅、氧化镓中的任意一种或组合；所述的沟槽内部淀积的第一介质层厚度不小于所述SGT器件的浮空电极的横向宽度；对所述第一多晶硅回刻之后使第一多晶硅的上顶面与所述半导体衬底的表面平齐。
11.如权利要求9所述的SGT器件的工艺方法，其特征在于：所述第二步中，刻蚀完成之后，所述的第一多晶硅在沟槽中为一个整体作为所述SGT器件的源极。
12.如权利要求9所述的SGT器件的工艺方法，其特征在于：所述第三步中，所述的衬垫氧化层为氧化硅层；所述的衬垫氧化层附着于所述沟槽的内壁及所述第一多晶硅的两侧及顶部。
13.如权利要求9所述的SGT器件的工艺方法，其特征在于：所述第四步中，所述的第二多晶硅填充在所述第一多晶硅两侧与所述沟槽之间所形成的容纳空间，并由衬垫氧化层进行隔离；回刻后，位于所述容纳空间中的第二多晶硅被刻蚀掉一半；所述保留的第二多晶硅形成所述SGT器件的屏蔽电极。
14.如权利要求9所述的SGT器件的工艺方法，其特征在于：所述第五步中，通过湿法刻蚀工艺去除所述沟槽内部的衬垫氧化层，使得所述第二多晶硅上方的附着的所述衬垫氧化层被全部去除。
15.如权利要求9所述的SGT器件的工艺方法，其特征在于：所述第六步中，所述栅介质层为采用热氧化法形成的氧化层；所述栅介质层覆盖在整个半导体衬底表面，以及沟槽内容纳空间的内壁上。
16.如权利要求9所述的SGT器件的工艺方法，其特征在于：所述第七步中，第三多晶硅将所述沟槽内部剩余的空间全部填满，填满之后，所述的第三多晶硅位于所述第二多晶硅的上方，所述第一多晶硅的两侧；所述第三多晶硅作为所述SGT器件的栅极，形成左右结构的SGT器件。
17.一种采用如权利要求9所述的SGT器件的工艺方法所形成的SGT器件，其特征在于：所述的SGT器件为左右结构的SGT器件；
在半导体衬底中具有沟槽，所述沟槽的内部空间分为左中右三部分，所述沟槽的中间部分包含有所述SGT器件的源极，所述源极的两侧分别还具有浮空电极以及所述SGT器件的栅极；所述栅极位于浮空电极的正上方，所述的左右两个浮空电极各自独立不进行引出，作为场板优化漂移区电场；所述的浮空电极、栅极以及源极之间均以绝缘介质层进行隔离；整个沟槽以中线形成左右对称的结构；
所述的半导体衬底中还形成有所述SGT器件的阱区以及源区，所述源区位于阱区中；所述的SGT器件在工作时其沟道区形成于所述的阱区中；在所述的半导体衬底表面沉积介质层后刻蚀形成接触孔，所述介质层上面还具有金属互联层；
所述的半导体衬底在进行背面减薄后作为所述SGT器件的漏极。
CN202210806619.6A 2022-07-08 2022-07-08 Sgt器件及工艺方法 Pending CN115274821A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210806619.6A CN115274821A (zh) 2022-07-08 2022-07-08 Sgt器件及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210806619.6A CN115274821A (zh) 2022-07-08 2022-07-08 Sgt器件及工艺方法

Publications (1)

Publication Number Publication Date
CN115274821A true CN115274821A (zh) 2022-11-01

Family

ID=83765226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210806619.6A Pending CN115274821A (zh) 2022-07-08 2022-07-08 Sgt器件及工艺方法

Country Status (1)

Country Link
CN (1) CN115274821A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364550A (zh) * 2023-02-17 2023-06-30 上海维安半导体有限公司 一种sgt mosfet器件和制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364550A (zh) * 2023-02-17 2023-06-30 上海维安半导体有限公司 一种sgt mosfet器件和制造方法

Similar Documents

Publication Publication Date Title
CN106057674B (zh) 屏蔽栅沟槽mosfet的制造方法
US8252647B2 (en) Fabrication of trench DMOS device having thick bottom shielding oxide
US7211498B2 (en) Method of manufacturing an isolation layer of a flash memory
US20170125531A9 (en) Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet)
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
US20060046410A1 (en) Method to improve the coupling ratio of top gate to floating gate in flash
CN105551964B (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
US20090085107A1 (en) Trench MOSFET with thick bottom oxide tub
US8846469B2 (en) Fabrication method of trenched power semiconductor device with source trench
TWI251310B (en) Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
US20120264268A1 (en) Methods of forming electrical isolation regions between gate electrodes
CN110164967A (zh) 半导体装置及其制造方法
CN113745337B (zh) 一种屏蔽栅沟槽mosfet制造方法
CN111785619A (zh) 屏蔽栅沟槽型mosfet的沟槽的工艺方法
CN115274821A (zh) Sgt器件及工艺方法
CN105529273B (zh) 沟槽栅功率器件的制造方法
CN115084248A (zh) 屏蔽栅沟槽型mosfet的沟槽结构及形成方法
CN110993693A (zh) 沟槽型功率mosfet及其工艺方法
TW202044483A (zh) 半導體元件及其製備方法
KR100680429B1 (ko) 반도체 소자의 제조 방법
CN110190058A (zh) 半导体器件及其制造方法
CN112909095B (zh) Ldmos器件及工艺方法
CN111128706B (zh) 沟槽内厚度渐变的场氧的制造方法和sgt器件的制造方法
CN105529264B (zh) Ldmos晶体管的形成方法及ldmos晶体管
CN106024607A (zh) 屏蔽栅功率mosfet的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination