CN101740386B - 闪存存储器的制作方法 - Google Patents

闪存存储器的制作方法 Download PDF

Info

Publication number
CN101740386B
CN101740386B CN200810044010XA CN200810044010A CN101740386B CN 101740386 B CN101740386 B CN 101740386B CN 200810044010X A CN200810044010X A CN 200810044010XA CN 200810044010 A CN200810044010 A CN 200810044010A CN 101740386 B CN101740386 B CN 101740386B
Authority
CN
China
Prior art keywords
film
nitride film
flash memories
side wall
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810044010XA
Other languages
English (en)
Other versions
CN101740386A (zh
Inventor
吕煜坤
孙娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200810044010XA priority Critical patent/CN101740386B/zh
Publication of CN101740386A publication Critical patent/CN101740386A/zh
Application granted granted Critical
Publication of CN101740386B publication Critical patent/CN101740386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种闪存存储器的制作方法,在形成栅极氮化硅侧墙之后包括以下步骤:1)在硅片表面淀积一层氧化膜薄膜;2)接着淀积一层氮化膜;3)对步骤2)中淀积氮化膜进行反刻,在栅极结构上方和硅片表面的其他区域刻蚀到氧化膜层,形成平缓的氮化膜侧墙;4)接着进行源漏的离子注入;5)去除步骤3)中形成的氮化膜侧墙;6)湿法去除步骤1)中的氧化膜薄膜;7)在硅片表面淀积层间膜薄膜。本发明在降低器件的截止电流的同时不会改变器件的其他特性。

Description

闪存存储器的制作方法
技术领域
本发明涉及集成电路制造工艺领域,尤其涉及集成电路制造领域中的闪存存储器的制作方法。
背景技术
在0.13um及以下的闪存器件中,一般采用自对准接触孔的存储器结构。为了减少器件的截止电流同时又不影响到后面自对准接触孔刻蚀的工艺窗口。两个器件的氮化膜侧墙之间的间距越大,给后面的自对准接触孔刻蚀的工艺窗口就越大。
为了增加后续自对准接触孔刻蚀工艺窗口,如图1所示,现有的制备闪存存储器的工艺方法包括以下的工艺步骤:
首先,如图2所示,完成栅极结构以及侧墙工艺。在硅衬底1上有栅氧化层2,栅氧化层上生长有多晶硅栅极3,多晶硅栅极上有硬质掩模层4,在多晶硅栅极结构侧面形成有侧墙5。
然后,如图3所示,在氮化膜侧墙刻蚀完后,在硅片表面沉积形成一定厚度的氧化膜层。
接着,如图4所示,进行源漏离子注入。
如图5所示,在源漏离子注入完以后,再通过湿法刻蚀去除上述第二步中形成的氧化膜。
最后,如图6所示,进行磷硅玻璃(phospho-silicate Glass,简称PSG)的淀积,形成闪存存储器。
如图7所示,在氮化膜侧墙刻蚀完后沉积一定厚度的氧化膜层,能够帮助增加栅极到源漏区域的距离A。如图8所示,也保证在后续的对准接触孔的纯磷硅玻璃的宽度B足够大,继而使孔刻蚀的工艺窗口够大。
但随着线宽逐渐变得越来越小,对器件截止电流的控制越来越难,但若只通过加厚第二步中淀积的氧化膜的厚度来实现对器件截止电流的控制则会引起其他电性能特征的变化。例如,由于在有源区上的氧化膜厚度也会同时被增厚,仅仅通过加厚氧化膜层的方法会导致源漏的电阻增大,已有技术难以实现在保证器件的其他电性能特征不变的情况下,减小器件的截止电流。
发明内容
本发明所要解决的技术问题是提供一种闪存存储器的制作方法,能够在不改变器件的其他特性的同时减小闪存存储器截止电流。
为解决上述技术问题,本发明闪存存储器的制作方法的技术方案是,在形成栅极氮化硅侧墙之后包括以下步骤:
1)在硅片表面淀积一层氧化膜薄膜;
2)接着淀积一层氮化膜;
3)对步骤2)中淀积氮化膜进行反刻,在栅极结构上方和硅片表面的其他区域刻蚀到氧化膜层,形成平缓的氮化膜侧墙;
4)接着进行源漏的离子注入;
5)去除步骤3)中形成的氮化膜侧墙;
6)湿法去除步骤1)中的氧化膜薄膜;
7)在硅片表面淀积层间膜薄膜。
作为本发明的进一步改进是,在步骤3)中,进行反刻的工艺参数为:压力为30-100Mt,上部电源功率为800-1500w;偏转功率为800-1500w,采用的气体为碳氟系气体和氩气以及氧气的混合气体。
作为本发明另一种进一步改进是,在步骤3)中碳氟系气体的流量为50-250sccm,氩气的流量为50-150sccm,氧气的流量为4-10sccm。
本发明增加一层氮化膜并对其进行反刻,在栅极氮化膜侧墙处形成一处平缓的氮化膜侧墙,大大增加了侧墙的宽度,增加了栅极到源漏极之间的距离,有利于降低器件的截止电流。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明:
图1为已有技术中闪存存储器制备流程示意图;
图2至图6为已有技术中闪存存储器制备过程结构示意图;
图7至图8为已有技术闪存存储器结构示意图;
图9为本发明闪存存储器制备流程示意图;
图10至图17为本发明制备流程结构示意图。
图中附图标记为图中附图标记为,硅衬底为1,栅氧层为2,多晶硅栅极为3,硬质掩模层为4,侧墙为5,已有技术中淀积的氧化膜层6,7为源/漏区,8为磷硅玻璃,9为氮化膜介质。
具体实施方式
如图9所示,本发明闪存存储器制备过程包括以下步骤:,
首先,采用常规的工艺形成多晶硅栅极并进行侧墙刻蚀,其结构如图10所示,在硅衬底1上有栅氧化层2,栅氧化层上生长有多晶硅栅极3,多晶硅栅极上有硬质掩模层4,利用传统的化学气相沉积(Chemical VaporDeposition,简称CVD)和刻蚀工艺在多晶硅栅极结构侧面形成有传统的侧墙5。然后,如图11所示,在硅片表面淀积氧化膜薄膜6。此层氧化膜薄膜的能够增加栅极到源漏的距离,同时又起到了源漏注入牺牲氧化层的作用。
接着,如图12所示,淀积一层氮化膜介质9。然后,如图13所示,对步骤2)中淀积氮化膜介质进行反刻,在栅极结构上方和硅片表面的其他区域刻蚀到氧化膜层,形成平缓的氮化膜侧墙。在反刻的过程中,可以采用氮化膜对氧化膜刻蚀选择比大于10:1的等离子刻蚀进行反刻。进行反刻的工艺参数为:压力为30-100Mt,上部电源功率为800-1500w;偏转功率为800-1500w,采用的气体为碳氟系气体和氩气以及氧气的混合气体。碳氟系气体的流量为50-250sccm,氩气的流量为50-150sccm,氧气的流量为4-10sccm,其中,碳氟系气体为CH3F、CH2F2、CHF3、CF4。反刻之后,在有源区的平坦处可以完全刻蚀去除这层氮化膜,使刻蚀停在下面的氧化膜层上,保持了原有氧化膜的厚度,在栅极结构顶部,反刻也是除去这层氮化膜,停留到氧化膜层上,而在多晶硅栅极结构的侧面形成平缓的侧墙形状。在栅极的多晶硅3和硬质掩模层的氮化膜4的氮化膜侧墙外,不仅包括一层氧化膜,并且会再形成平缓的氮化膜侧墙。在此结构中,栅极结构的侧墙从最靠近栅极结构由内向外依次包括氮化膜、氧化膜和氮化膜三层,从而增加了栅极到源漏的距离。而在有源区的氧化膜厚度与已有技术没有区别。
接着,如图14所示,进行源漏的离子注入,由于有源区的氧化膜厚度没有改变,因此在源漏离子注入时可以不改变源漏离子注入的工艺条件。
然后,如图15所示,利用湿法或具有氮化膜对氧化膜高刻蚀选择比大于10:1的各向同性等离子刻蚀工艺去除最外层的氮化膜侧墙。
如图16所示,用湿法刻蚀去除氧化膜薄膜。
最后,如图17所示,在硅片表面淀积磷硅玻璃作为层间膜薄膜。由于没有改变栅极侧墙之间的距离,即没有改变自对准接触孔底部空间的距离,因此保持了自对准接触孔刻蚀的工艺窗口。
本发明在传统工艺形成氮化膜侧墙并淀积氧化膜之后,在硅片上淀积一层氮化膜,并对其进行反刻,形成平缓且较厚的侧墙,增加了栅极到源漏之间的距离,改善了器件的截止电流,同时本发明又保留了已有技术中氧化膜的厚度,对源漏注入等都没有影响,从而不改变器件的其他特性。

Claims (7)

1.一种闪存存储器的制作方法,其特征在于,在形成栅极氮化硅侧墙之后包括以下步骤:
1)在硅片表面淀积一层氧化膜薄膜;
2)接着淀积一层氮化膜;
3)对步骤2)中淀积氮化膜进行反刻,在栅极结构上方和硅片表面的其他区域刻蚀到氧化膜层,形成平缓的氮化膜侧墙;
4)接着进行源漏的离子注入;
5)去除步骤3)中形成的氮化膜侧墙;
6)湿法去除步骤1)中的氧化膜薄膜;
7)在硅片表面淀积层间膜薄膜。
2.根据权利要求1所述的闪存存储器的制作方法,其特征在于,在步骤3)中采用氮化膜对氧化膜刻蚀选择比大于10:1的等离子刻蚀进行反刻。
3.根据权利要求1所述的闪存存储器的制作方法,其特征在于,在步骤3)中,进行反刻的工艺参数为:压力为30-100Mt,上部电源功率为800-1500w;偏转功率为800-1500w,采用的气体为碳氟系气体和氩气以及氧气的混合气体。
4.根据权利要求3所述的闪存存储器的制作方法,其特征在于,在步骤3)中碳氟系气体的流量为50-250sccm,氩气的流量为50-150sccm,氧气的流量为4-10scem。
5.根据权利要求3所述的闪存存储器的制作方法,其特征在于,在步骤3)中碳氟系气体为CH3F、CH2F2、CHF3、CF4
6.根据权利要求1所述的闪存存储器的制作方法,其特征在于,步骤7)中,在硅片表面淀积层间膜薄膜为磷硅玻璃。
7.根据权利要求1所述的闪存存储器的制作方法,其特征在于,步骤5)中去除氮化膜侧墙时,采用湿法刻蚀或具有氮化膜对氧化膜刻蚀选择比大于10∶1的各向同性等离子刻蚀工艺。 
CN200810044010XA 2008-11-25 2008-11-25 闪存存储器的制作方法 Active CN101740386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810044010XA CN101740386B (zh) 2008-11-25 2008-11-25 闪存存储器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810044010XA CN101740386B (zh) 2008-11-25 2008-11-25 闪存存储器的制作方法

Publications (2)

Publication Number Publication Date
CN101740386A CN101740386A (zh) 2010-06-16
CN101740386B true CN101740386B (zh) 2011-06-01

Family

ID=42463654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810044010XA Active CN101740386B (zh) 2008-11-25 2008-11-25 闪存存储器的制作方法

Country Status (1)

Country Link
CN (1) CN101740386B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050446B (zh) * 2012-12-20 2016-12-28 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN112331658A (zh) * 2020-11-02 2021-02-05 上海华力微电子有限公司 NOR flash单元制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183638A (zh) * 1996-11-27 1998-06-03 Lg半导体株式会社 半导体器件的制造方法
CN1411275A (zh) * 2001-09-27 2003-04-16 三星电子株式会社 分层索引图像的方法及其设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183638A (zh) * 1996-11-27 1998-06-03 Lg半导体株式会社 半导体器件的制造方法
CN1411275A (zh) * 2001-09-27 2003-04-16 三星电子株式会社 分层索引图像的方法及其设备

Also Published As

Publication number Publication date
CN101740386A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
CN103545364B (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
CN103855161B (zh) 一种sonos闪存存储器及其制造方法
CN105914234A (zh) 分离栅功率mos管结构及制作方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
CN108389831A (zh) 层间介质层的填充方法
WO2016165516A1 (zh) 分栅功率器件的制造方法
CN102479722B (zh) 晶体管的制作方法
CN100517644C (zh) 半导体器件金属连接孔的制造方法和半导体器件
CN100468636C (zh) 金属氧化物半导体器件栅极结构的形成方法
CN101740386B (zh) 闪存存储器的制作方法
CN101202229A (zh) 超大规模集成电路逻辑器件中斜肩式侧墙的刻蚀方法
CN101740521B (zh) 一种闪存存储器的制作方法
CN103474335B (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN101859725B (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
CN100369204C (zh) 利用双镶嵌工艺来制造t型多晶硅栅极的方法
WO2021213130A1 (zh) 存储器的形成方法及存储器
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN101452905B (zh) 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法
CN103000634B (zh) Nor快闪存储器及其形成方法和接触孔的形成方法
CN102088032A (zh) 小线宽沟槽式功率mos晶体管及制造方法
CN101452814B (zh) 提高自对准接触孔击穿电压的方法和多晶硅栅极结构
CN102800577A (zh) 金属栅极及mos晶体管的形成方法
CN105529333B (zh) 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.