CN101452814B - 提高自对准接触孔击穿电压的方法和多晶硅栅极结构 - Google Patents
提高自对准接触孔击穿电压的方法和多晶硅栅极结构 Download PDFInfo
- Publication number
- CN101452814B CN101452814B CN2007100943937A CN200710094393A CN101452814B CN 101452814 B CN101452814 B CN 101452814B CN 2007100943937 A CN2007100943937 A CN 2007100943937A CN 200710094393 A CN200710094393 A CN 200710094393A CN 101452814 B CN101452814 B CN 101452814B
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- oxidation film
- self
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种提高自对准接触孔击穿电压的方法，包括以下步骤：1，在硅衬底上的氧化层上依次淀积多晶硅、氧化膜和硬质掩膜层；2，从上往下依次刻蚀硬质掩膜层、氧化膜层和多晶硅，形成多晶硅栅极，并对多晶硅顶部顶角进行圆化；3，在多晶硅栅极的侧面生长氧化膜层；4，生长侧墙；5，刻蚀自对准接触孔。一种多晶硅栅极结构，包括自下往上依次为多晶硅层、氧化膜层和硬质掩膜层。本发明在硬质掩膜层和多晶硅层之间增加一层氧化物薄膜层作为多晶硅栅极结构，通过对多晶硅栅顶部顶角的圆化，在栅极顶部顶角处形成相对较厚的氧化膜和氮化膜，提高自对准接触孔的击穿电压性能。
Description
技术领域
本发明涉及半导体集成电路制造的技术领域，特别涉及一种提高自对准接触孔击穿电压的方法，以及为实现上述方法的一种多晶硅栅极结构。
背景技术
接触孔是连接起前道器件和后段连线的通路，其击穿电压性能是集成电路的一个重要电学参数。在一些存储器电路中，经常利用自对准接触孔工艺来提高电路密度和工艺窗口。当栅极线条间间距很小或者自对准接触孔的对准工艺发生偏移时，光学显影后的接触孔会部分坐落到栅极侧墙层上，其后的接触孔蚀刻过程中，等离子体会对栅极侧墙造成一定量的损伤。这使得栅极顶角到接触孔的有效距离减小，即两者之间的介质材料厚度减小。因为栅极顶部侧墙的侧向损失会比下部侧墙的侧向损失更大，所以栅极顶角最容易成为栅极与接触孔之间介质层厚度最小的区域，也就成为接触孔击穿电压性能最脆弱的地方。
如图1所示，在通常情况下，存储器制备栅极工艺过程中，在多晶硅栅极上面会有一层硬质掩膜层，一般多采用氮化硅薄膜。栅极经过侧面氧化处理后的形态如图2所示，该侧面氧化膜的厚度一般由器件的要求决定。如图3所示，根据不同器件的要求生长侧墙。如图4所示，进行自对准接触孔刻蚀工艺之后，当自对准通孔的对准工艺出现偏移时，通孔蚀刻工艺将损伤到栅极侧墙顶角，造成侧墙介质材料的损失，从而使栅极顶角到通 孔之间的距离缩小。图中7a即为栅极到通孔的最小距离处，这里便成为接触孔最容易被电压击穿的地方。
发明内容
本发明所要解决的技术问题是提供提高自对准接触孔击穿电压的方法，提高自对准接触孔的击穿电压，为此本发明还提供一种多晶硅栅极结构，利用该多晶硅栅极结构提高自对准接触孔的击穿电压性能。
为解决上述技术问题，本发明提高自对准接触孔击穿电压的方法的技术方案是，包括以下步骤：第一步，在硅衬底上的氧化层上依次淀积多晶硅、氧化膜和硬质掩膜层；第二步，在涂布光刻胶和光刻之后，从上往下依次刻蚀硬质掩膜层、氧化膜层和多晶硅，形成多晶硅栅极，并对多晶硅顶部顶角进行圆化，且是在采用等离子蚀刻工艺打开硬质掩膜层和氧化膜层后，利用等离子体对氧化膜层进行侧向侵蚀、或者利用化学湿法刻蚀方法对氧化膜层进行侧向侵蚀实现对所述多晶硅顶部顶角进行圆化；；第三步，在多晶硅栅极的侧面生长氧化膜层；第四步，生长侧墙；第五步，在生长层间介质膜、对所述层间介质膜进行化学机械研磨并进行接触孔光刻之后，刻蚀自对准接触孔。
作为本发明提高自对准接触孔击穿电压的方法的进一步改进是，第二步中采用等离子刻蚀工艺或者湿法刻蚀工艺或者等离子体刻蚀与湿法刻蚀相结合的工艺方法对多晶硅顶部顶角进行圆化。
本发明一种多晶硅栅极结构，包括自下往上依次为多晶硅层和硬质掩膜层，在多晶硅层和硬质掩膜层之间还包括一层氧化膜层。
作为本发明多晶硅栅极结构的进一步改进是，该多晶硅层顶部顶角为圆形。
本发明在硬质掩膜层和多晶硅层之间增加一层氧化物薄膜层，在栅极 蚀刻过程中，多晶硅层顶部顶角圆化。使得在其后的栅极侧面氧化和侧墙工艺中，在圆化尖端处形成相对较厚的氧化膜和氮化膜，从而增加了栅极顶部到自对准接触孔之间的距离，从而提高自对准接触孔的击穿电压性能。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为已有的多晶硅栅极结构示意图；
图2至图4为已有工艺中形成自对准接触孔流程示意图；
图5为本发明方法流程示意图；
图6至图9为本发明提高自对准接触孔击穿电压的方法流程示意图；
图10为本发明的多晶硅栅极结构示意图。
图中附图标记中，1为多晶硅栅，2为氧化膜层，3为硬质掩膜层，4为多晶硅栅的侧面氧化膜，5为侧墙，6为刻蚀接触孔后介质层的断面，7a为已有的多晶硅栅的栅极顶部顶角，7b为本发明多晶硅栅的栅极顶部顶角。
具体实施方式
如图5所示，本发明包括以下步骤：
首先，在硅衬底上的氧化层上依次淀积多晶硅、氧化膜和硬质掩膜层。硬质掩膜层一般为氮化硅薄膜材料，厚度一般为300埃至3000埃。淀积氧化膜为氧化硅，可以采用高温氧化膜、化学气相沉积氧化膜等方法淀积。所淀积的氧化硅膜的厚度一般为80埃至400埃。这层氧化物薄膜层将有助于在其后的工艺流程中实现栅极顶部尖端圆化。
在涂布光刻胶和光刻之后，对硬质掩膜层、氧化膜层和多晶硅按照从 上往下的顺序依次刻蚀。在此刻蚀工艺过程中，可以采用等离子蚀刻法或者化学湿法刻蚀工艺或者等离子蚀刻与化学湿法刻蚀法相结合的方法，对栅极顶部顶角进行圆化，如图6所示，使得该多晶硅层顶部顶角为圆形。例如在采用等离子蚀刻工艺打开硬质掩膜层和氧化膜层后，利用等离子体对氧化膜层进行侧向侵蚀，或者利用化学湿法刻蚀方法对氧化膜层进行侧向侵蚀，然后以硬质掩膜层作为掩膜，继续利用等离子蚀刻完成多晶硅栅的结构。
如图7所示，在多晶硅栅极的侧面生长氧化膜层，在这层氧化膜层的生长过程中可以进一步提高栅极顶角的圆化程度。
如图8所示，进行栅极的侧墙工艺。在栅极顶部圆化的尖端处，获得相对较厚的介质膜侧墙层。
在生长层间介质膜、对所述层间介质膜进行化学机械研磨并进行接触孔光刻之后，刻蚀自对准接触孔。如图9所示，因为本发明提高自对准接触孔击穿电压的方法增加了栅极顶角7b处的介质材料层厚度，所以即使当自对准通孔的对准工艺出现偏移，通孔蚀刻工艺将损伤到栅极侧墙顶角时，栅极顶角处的侧墙介质材料厚度仍然可以保持与下方的侧墙厚度相当，从而避免了栅极顶角到通孔之间的击穿电压表现。
如图10所示，多晶硅栅极结构，包括自下往上依次为多晶硅层、氧化膜层和硬质掩膜层，该多晶硅层顶部顶角为圆形，氧化膜层为氧化硅，硬质掩膜层为氮化硅薄膜材料，所述氧化膜层厚度在80埃至400埃之间，所述氮化硅薄膜材料的厚度一般在300埃至3000埃之间。
本发明在硬质掩膜层和多晶硅层之间增加一层氧化物薄膜层作为多晶硅栅极结构，通过对多晶硅栅顶部顶角的圆化，在栅极顶部顶角处形成相对较厚的氧化膜和氮化膜，从而增加了栅极顶部顶角到自对准接触孔之间的距离和介质层厚度，而此距离往往就是自对准接触孔到栅极的最小有效距离。本发明能提高自对准接触孔的击穿电压性能。同时，圆化的栅极顶角可以避免栅极尖端放电的可能性。
Claims (3)
1.一种提高自对准接触孔击穿电压的方法，其特征在于，包括以下步骤：第一步，在硅衬底上的氧化层上依次淀积多晶硅、氧化膜和硬质掩膜层；第二步，在涂布光刻胶和光刻之后，从上往下依次刻蚀硬质掩膜层、氧化膜层和多晶硅，形成多晶硅栅极，并对多晶硅顶部顶角进行圆化，且是在采用等离子蚀刻工艺打开硬质掩膜层和氧化膜层后，利用等离子体对氧化膜层进行侧向侵蚀、或者利用化学湿法刻蚀方法对氧化膜层进行侧向侵蚀实现对所述多晶硅顶部顶角进行圆化；第三步，在多晶硅栅极的侧面生长氧化膜层；第四步，生长侧墙；第五步，在生长层间介质膜、对所述层间介质膜进行化学机械研磨并进行接触孔光刻之后，刻蚀自对准接触孔。
2.根据权利要求1所述的提高自对准接触孔击穿电压的方法，其特征在于，第一步中淀积的氧化膜层厚度在80埃至400埃之间。
3.根据权利要求1所述的提高自对准接触孔击穿电压的方法，其特征在于，第一步中采用高温氧化膜工艺或者化学气相淀积氧化膜工艺形成氧化膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100943937A CN101452814B (zh) | 2007-12-06 | 2007-12-06 | 提高自对准接触孔击穿电压的方法和多晶硅栅极结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100943937A CN101452814B (zh) | 2007-12-06 | 2007-12-06 | 提高自对准接触孔击穿电压的方法和多晶硅栅极结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101452814A CN101452814A (zh) | 2009-06-10 |
| CN101452814B true CN101452814B (zh) | 2011-05-04 |
Family
ID=40734983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100943937A Active CN101452814B (zh) | 2007-12-06 | 2007-12-06 | 提高自对准接触孔击穿电压的方法和多晶硅栅极结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101452814B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446962A (zh) * | 2010-10-14 | 2012-05-09 | 上海华虹Nec电子有限公司 | 兼容自对准孔的mosfet闸极膜结构及图形制作方法 |
| CN103177957B (zh) * | 2011-12-21 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 避免金属尖角的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5817562A (en) * | 1997-01-24 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC) |
| US6284598B1 (en) * | 1999-01-12 | 2001-09-04 | Agere Systems Guardian Corp. | Method of manufacturing a flash memory cell having inter-poly-dielectric isolation |
| CN1953209A (zh) * | 2005-10-19 | 2007-04-25 | 台湾积体电路制造股份有限公司 | 高压半导体装置、半导体装置及其形成方法 |
-
2007
- 2007-12-06 CN CN2007100943937A patent/CN101452814B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5817562A (en) * | 1997-01-24 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC) |
| US6284598B1 (en) * | 1999-01-12 | 2001-09-04 | Agere Systems Guardian Corp. | Method of manufacturing a flash memory cell having inter-poly-dielectric isolation |
| CN1953209A (zh) * | 2005-10-19 | 2007-04-25 | 台湾积体电路制造股份有限公司 | 高压半导体装置、半导体装置及其形成方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2005-191567A 2005.07.14 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101452814A (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102388441B (zh) | 增强型GaN高电子迁移率晶体管器件及其制备方法 | |
| CN1973368A (zh) | 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 | |
| TWI620250B (zh) | 保護溝渠側壁以形成選擇性磊晶半導體材料 | |
| US20050116305A1 (en) | Thin film transistor | |
| US7648860B2 (en) | Self-aligned thin-film transistor and method of forming same | |
| CN101452814B (zh) | 提高自对准接触孔击穿电压的方法和多晶硅栅极结构 | |
| US8268688B2 (en) | Production of VDMOS-transistors having optimized gate contact | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| CN103854964A (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| CN102867749B (zh) | Mos晶体管的形成方法 | |
| CN101937175A (zh) | 光刻方法 | |
| US11189710B2 (en) | Method of forming a bottom isolation dielectric by directional sputtering of a capping layer over a pair of stacks | |
| US7341955B2 (en) | Method for fabricating semiconductor device | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| JP2003031657A (ja) | 半導体装置およびその製造方法 | |
| US10573725B1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN101740386B (zh) | 闪存存储器的制作方法 | |
| CN101740521B (zh) | 一种闪存存储器的制作方法 | |
| US7105404B2 (en) | Method for fabricating a semiconductor structure | |
| KR100573482B1 (ko) | 반도체 소자의 폴리 실리콘막 형성방법 | |
| KR100455847B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| CN102420118B (zh) | 一种金属硅化物栅极的形成方法 | |
| CN102881625A (zh) | 隔离结构以及半导体结构的形成方法 | |
| US7097921B2 (en) | Sandwich arc structure for preventing metal to contact from shifting | |
| US20050233538A1 (en) | Integrated dynamic memory cell and method for fabricating it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |