CN105261586A - 带有电荷陷阱和绝缘埋层衬底的制备方法 - Google Patents

带有电荷陷阱和绝缘埋层衬底的制备方法 Download PDF

Info

Publication number
CN105261586A
CN105261586A CN201510526031.5A CN201510526031A CN105261586A CN 105261586 A CN105261586 A CN 105261586A CN 201510526031 A CN201510526031 A CN 201510526031A CN 105261586 A CN105261586 A CN 105261586A
Authority
CN
China
Prior art keywords
layer
substrate
bonding
preparation
polycrystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510526031.5A
Other languages
English (en)
Other versions
CN105261586B (zh
Inventor
叶斐
张峰
陈猛
陈国兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201510526031.5A priority Critical patent/CN105261586B/zh
Publication of CN105261586A publication Critical patent/CN105261586A/zh
Application granted granted Critical
Publication of CN105261586B publication Critical patent/CN105261586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法，包括如下步骤：提供支撑衬底和器件衬底；在所述支撑衬底表面形成多晶层作为电荷陷阱；在所述多晶层表面和器件衬底表面中的至少一表面形成绝缘层；以所述绝缘层作为中间层，将支撑衬底与器件衬底键合；键合后对键合界面进行热处理，加热温度范围是300℃至800℃。本发明的优点在于在键合后采用低温热处理代替现有技术中的高温热处理技术，有效的避免了多晶层在高温条件下的晶粒聚集，使多晶层的电阻率维持在较高的水平。

Description

带有电荷陷阱和绝缘埋层衬底的制备方法
技术领域
本发明涉及半导体材料领域，尤其涉及一种带有电荷陷阱和绝缘埋层衬底的制备方法。
背景技术
现有技术中典型的带有绝缘埋层的衬底结构包括三层，依次是支撑层，支撑层表面的绝缘层，以及绝缘层表面的器件层。
如果将上述衬底用在射频领域，则对衬底的电学性质提出了更为苛刻的要求。射频信号在器件层中的传输会在支撑层中形成寄生电路，因而受到来自于支撑层的串扰。而且随着频率的升高，串扰的作用越来越明显。目前解决该问题的方式是使用高阻的衬底作为支撑层，高阻的支撑层能提高寄生电路的阻抗，降低串扰的效果。但是上述高阻的衬底却带来了表面寄生现象。通常情况下，绝缘层是二氧化硅，支撑层是轻掺的硅。但是在支撑层靠近绝缘层一侧的表面区域，受器件层中射频信号所产生的电场的影响，会形成一层较薄的反型层和累积层。因此，在支撑层和器件层之间会形成寄生电容。寄生电容会致使器件电路信号的损失。并且，支撑层靠近绝缘层一侧的表面区域的反型层仍然可以允许载流子流动，从而削弱了支撑层的高阻特性。
现有技术中的另一种解决方法是在支撑衬底和绝缘埋层之间加入一层电荷陷阱来阻碍载流子流动，从而达到降低衬底寄生现象的目的。多晶层除了要起到电荷陷阱的作用，还应当具有较高的电阻率以提高寄生电路的阻抗，降低串扰的效果。但实践中，多晶层的电阻率却始终很低，无法有效的提高寄生电路的阻抗。因此，提供一种带有电荷陷阱和绝缘埋层衬底的制备方法，使多晶层的电阻率维持在较高的水平，满足射频器件对衬底的电学性质的要求，是现有技术亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种带有电荷陷阱和绝缘埋层衬底的制备方法，使多晶层的电阻率维持在较高的水平，满足射频器件对衬底的电学性质的要求。
为了解决上述问题，本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法，包括如下步骤：提供支撑衬底和器件衬底；在所述支撑衬底表面形成多晶层作为电荷陷阱；在所述多晶层表面和器件衬底表面中的至少一表面形成绝缘层；以所述绝缘层作为中间层，将支撑衬底与器件衬底键合；键合后对键合界面进行热处理，加热温度范围是300℃至800℃。
可选的，在所述多晶层表面和器件衬底表面都形成绝缘层；所述绝缘层的材料为极性材料；所述绝缘层的材料选自于氧化硅、氮化硅、以及氮氧化硅中的一种。
本发明经过实践发现多晶层电阻率与多晶的晶粒尺寸有密切关系。晶粒的尺寸越大，则电阻率越低。而多晶中的小晶粒聚合成大晶粒主要是发生在高温环境下。因此本发明在键合后采用低温热处理代替现有技术中的高温热处理技术，有效的避免了多晶层在高温条件下的晶粒聚集，使多晶层的电阻率维持在较高的水平。并且晶粒越小，单位尺度下的悬键密度就越大，因此该方法也增加了多晶层俘获载流子的效率。
附图说明
附图1所示是本发明提供的具体实施方式的实施步骤示意图
附图2A至附图2D所示是本发明提供的具体实施方式的工艺示意图。
附图3A所示是本发明提供的具体实施方式中多晶层在未经热处理情况下的SEM照片，附图3B所示是本发明提供的具体实施方式中多晶层在经800℃热处理情况下的SEM照片，而附图3C所示是本发明提供的具体实施方式中多晶层在经1000℃热处理情况下的SEM照片。
附图4A所示是本发明提供的具体实施方式中键合后采用1150℃热处理后对多晶层附近采用扩散电阻进行电阻率测试结果；附图4B所示是键合后采用800℃热处理后进行与附图4A同样条件测试后的对比结果。
具体实施方式
下面结合附图对本发明提供的带有电荷陷阱和绝缘埋层衬底的制备方法的具体实施方式做详细说明。
附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S10，提供支撑衬底和器件衬底；步骤S11，在所述支撑衬底表面形成多晶层作为电荷陷阱；步骤S12，在所述多晶层表面和器件衬底表面中的至少一表面形成绝缘层；步骤S13，以所述绝缘层作为中间层，将支撑衬底与器件衬底键合；步骤S14，键合后对键合界面进行热处理，加热温度范围是300℃至800℃。
附图2A至附图2D所示是本具体实施方式的工艺示意图。
附图2A所示，并参考步骤S10，提供支撑衬底200和器件衬底290。所述支撑衬底200和器件衬底290可以是非掺杂的高阻衬底，也可以是具有掺杂元素的非高阻衬底。对于射频器件的应用，优选为高阻衬底。所述支撑衬底200和器件衬底290的材料可以是单晶硅，也可以是其他常见的半导体材料。
附图2B所示，并参考步骤S11，在所述支撑衬底200表面形成多晶层210作为电荷陷阱。所谓电荷陷阱是能够通过晶体内部的缺陷来俘获载流子，达到阻碍电荷流动的结构。多晶材料中大量的悬键可以起到电荷陷阱的作用。多晶材料可以通过外延方式获得。其厚度范围例如可以是0.8μm～2.5μm。
附图2C所示，并参考步骤S12，在所述多晶层210表面和器件衬底290表面中的至少一表面形成绝缘层220。本具体实施方式以在所述多晶层210表面和器件衬底290表面都形成绝缘层220为例进行描述，并优选为所述绝缘层290的材料为极性材料。极性材料是指材料内部有极性键的材料，例如金属氧/氮化物、非金属氧/氮化物以及化合物半导体等。极性材料中的极性键暴露在表面并用于键合，有利于形成更为牢固的键合界面。所述绝缘层290的材料优选自于氧化硅、氮化硅、以及氮氧化硅中的一种。上述材料既是常见的绝缘材料，也是常见的极性材料，兼顾了绝缘特性和键合特性，因此是优选材料。
附图2D所示，并参考步骤S13，以所述绝缘层220作为中间层，将支撑衬底200与器件衬底290键合。键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合，键合前可以实施表面抛光以及等离子体活化等工艺以增加键合效果。
步骤S14，键合后对键合界面进行热处理，加热温度范围是300℃至800℃。热处理的作用在于使键合界面形成稳定的共价键。经过实践发现，多晶层210的电阻率与多晶的晶粒尺寸有密切关系。由于晶粒内部的晶格是有序的，因此微观上多晶材料的晶粒的尺寸越大，则在宏观上表现为多晶材料的电阻率越低。而多晶中的小晶粒聚合成大晶粒主要是发生在高温环境下。因此本具体实施方式在键合后采用300℃至800℃的低温热处理代替现有技术中的高温热处理技术，有效的避免了多晶层210在高温条件下的晶粒聚集，使多晶层210的电阻率维持在较高的水平。并且晶粒越小，单位尺度下的悬键密度就越大，因此该方法也增加了多晶层俘获载流子的效率。
附图3A所示是多晶层210在未经热处理情况下的SEM照片，附图3B所示是同样的多晶层210在经800℃热处理情况下的SEM照片，而附图3C所示是同样的多晶层210在经1000℃热处理情况下的SEM照片。该多晶材料为多晶硅。上述照片的对比证实了多晶材料的小晶粒在热处理过程中会获得能量，进而融合形成较大的晶粒，并且在800℃时晶粒增大不明显，但当温度大于800℃时，晶粒增大明显。
附图4A为键合后采用1150℃热处理后对多晶层210附近采用扩散电阻进行电阻率测试结果，图中最低点为多晶层210与支撑衬底200的界面处，电阻率最高的区域为绝缘层220。而附图4B为键合后采用800℃热处理后进行与附图4A同样条件测试后的对比结果。从对比不难发现，采用800℃热处理后的多晶硅电阻率较采用1150℃热处理后提高了一个数量级以上。
在键合后为了获得符合厚度要求的器件层，可以选择腐蚀的方法对器件衬底290进行减薄。也可以采用键合后剥离的方法实施减薄。剥离可以采用预先注入气泡离子，再采用热剥离或者机械剥离的方法；或者预先形成热应力层，再利用热膨胀系数的差别进行剥离。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，包括如下步骤：
提供支撑衬底和器件衬底；
在所述支撑衬底表面形成多晶层作为电荷陷阱；
在所述多晶层表面和器件衬底表面中的至少一表面形成绝缘层；
以所述绝缘层作为中间层，将支撑衬底与器件衬底键合；
键合后对键合界面进行热处理，加热温度范围是300℃至800℃。
2.根据权利要求1所述的带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，在所述多晶层表面和器件衬底表面都形成绝缘层。
3.根据权利要求2所述的带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，所述绝缘层的材料为极性材料。
4.根据权利要求3所述的带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，所述绝缘层的材料选自于氧化硅、氮化硅、以及氮氧化硅中的一种。
CN201510526031.5A 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法 Active CN105261586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510526031.5A CN105261586B (zh) 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510526031.5A CN105261586B (zh) 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法

Publications (2)

Publication Number Publication Date
CN105261586A true CN105261586A (zh) 2016-01-20
CN105261586B CN105261586B (zh) 2018-05-25

Family

ID=55101209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510526031.5A Active CN105261586B (zh) 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法

Country Status (1)

Country Link
CN (1) CN105261586B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244023A (zh) * 2020-03-25 2020-06-05 上海安微电子有限公司 一种使用扩散型soi硅片制备的半导体器件及其制备方法
CN112750686A (zh) * 2020-12-30 2021-05-04 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
CN114497197A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种具有捕获结构的复合衬底及其制备方法及电子元器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091112A (en) * 1996-12-24 2000-07-18 Lg Semicon Co., Ltd. Silicon on insulator semiconductor substrate and fabrication method therefor
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
CN101339899A (zh) * 2007-07-04 2009-01-07 株式会社半导体能源研究所 Soi衬底的制造方法及半导体装置的制造方法
CN102082157A (zh) * 2009-11-30 2011-06-01 索尼公司 结合基板及制造方法、固体摄像装置及制造方法、照相机
CN102376653A (zh) * 2010-08-20 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
CN102693933A (zh) * 2011-03-22 2012-09-26 Soitec公司 用于绝缘体型衬底上的半导体的基础衬底的制造方法
CN103348473A (zh) * 2010-12-24 2013-10-09 Io半导体股份有限公司 用于半导体装置的富陷阱层
CN103390593A (zh) * 2013-08-05 2013-11-13 苏州远创达科技有限公司 一种半导体衬底及其制造方法
US20150145105A1 (en) * 2013-11-26 2015-05-28 Okmetic Oyj High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091112A (en) * 1996-12-24 2000-07-18 Lg Semicon Co., Ltd. Silicon on insulator semiconductor substrate and fabrication method therefor
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
CN101339899A (zh) * 2007-07-04 2009-01-07 株式会社半导体能源研究所 Soi衬底的制造方法及半导体装置的制造方法
CN102082157A (zh) * 2009-11-30 2011-06-01 索尼公司 结合基板及制造方法、固体摄像装置及制造方法、照相机
CN102376653A (zh) * 2010-08-20 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
CN103348473A (zh) * 2010-12-24 2013-10-09 Io半导体股份有限公司 用于半导体装置的富陷阱层
CN102693933A (zh) * 2011-03-22 2012-09-26 Soitec公司 用于绝缘体型衬底上的半导体的基础衬底的制造方法
CN103390593A (zh) * 2013-08-05 2013-11-13 苏州远创达科技有限公司 一种半导体衬底及其制造方法
US20150145105A1 (en) * 2013-11-26 2015-05-28 Okmetic Oyj High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244023A (zh) * 2020-03-25 2020-06-05 上海安微电子有限公司 一种使用扩散型soi硅片制备的半导体器件及其制备方法
CN112750686A (zh) * 2020-12-30 2021-05-04 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
CN112750686B (zh) * 2020-12-30 2021-12-07 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
CN114497197A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种具有捕获结构的复合衬底及其制备方法及电子元器件
CN114497197B (zh) * 2022-04-15 2022-08-09 济南晶正电子科技有限公司 一种具有捕获结构的复合衬底及其制备方法及电子元器件

Also Published As

Publication number Publication date
CN105261586B (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
US9293473B2 (en) Method for manufacturing a semiconductor on insulator structure having low electrical losses
US20220301847A1 (en) Support for a semiconductor structure
US11251265B2 (en) Carrier for a semiconductor structure
KR101379885B1 (ko) 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
JP6803901B2 (ja) 半導体製品用絶縁層構造及びその作製方法
WO2009116227A1 (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
CN102227000A (zh) 基于超级结的碳化硅mosfet器件及制备方法
WO2010062334A1 (en) Method and apparatus for reducing semiconductor package tensile stress
EP1743372A1 (en) Semiconductor device and method of manufacturing such a device
CN105261586A (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
CN103632939A (zh) 优化功率器件沟槽顶部圆角的方法
CN105448974B (zh) 一种GaN基薄膜晶体管结构及其制备方法
US10608078B2 (en) Bonded substrate for epitaxial growth and method of forming the same
CN105226067B (zh) 带有电荷陷阱和绝缘埋层的衬底及其制备方法
CN103854964A (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN105140107A (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
CN100454483C (zh) 一种离子注入厚膜soi晶片材料的制备方法
CN108231583A (zh) 双极晶体管及其制作方法
CN108054096A (zh) 双极晶体管的制作方法
CN101692435B (zh) 绝缘体上硅的深槽隔离结构刻蚀及填充方法
CN103426745B (zh) 半导体结构的形成方法
CN106601805A (zh) 一种高电子迁移率晶体管器件及其制备方法
CN106663631B (zh) 碳化硅半导体装置及其制造方法
CN101800165B (zh) 一种沟道式电容器的制作方法
US6524925B1 (en) Method of forming a thin-film resistor in a semiconductor wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant