CN103339710A - 制备soi晶片的方法 - Google Patents

制备soi晶片的方法 Download PDF

Info

Publication number
CN103339710A
CN103339710A CN201280006999XA CN201280006999A CN103339710A CN 103339710 A CN103339710 A CN 103339710A CN 201280006999X A CN201280006999X A CN 201280006999XA CN 201280006999 A CN201280006999 A CN 201280006999A CN 103339710 A CN103339710 A CN 103339710A
Authority
CN
China
Prior art keywords
wafer
substrate
temperature
bonding
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280006999XA
Other languages
English (en)
Inventor
秋山昌次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN103339710A publication Critical patent/CN103339710A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明的目的在于提供一种通过相对低的温度下的和相对较短的持续时间的处理来减少由键合方法在单晶硅层表面和内部引起的缺陷的方法。更具体地，本发明涉及一种制备SOI晶片的方法，所述方法包括以下步骤：通过键合方法在操作基板上形成单晶硅层，以获得键合基板，所述操作基板是从具有800℃以上的耐热温度的材料中选择出的；在所述键合基板的所述单晶硅层上沉积非晶硅；及在800℃以上的温度下加热所述沉积之后的所述键合基板。

Description

制备SOI晶片的方法
技术领域
本发明涉及制备SOI晶片(SOI wafer)的方法。
背景技术
绝缘体上硅(silicon-on-insulator；SOI)晶片已广泛用于制备具有小寄生电容及高速化的器件。SOI晶片之中的均包括绝缘透明晶片以作为操作晶片(handle wafer)的石英上硅(silicon on quartz；SOQ)和蓝宝石上硅(silicon on sapphire；SOS)引起了人们的关注。SOQ有望应用到利用石英的高透明度的光电领域，或者应用到利用石英的低介电损耗的高频器件。除了高的透明度和低的介电损耗之外，包含有作为操作晶片的蓝宝石的SOS晶片还具有高的热传导率，这是石英所没有的，从而SOS有望应用到产生热量的高频器件。
为了将高品质的单晶制成薄片，采用键合和转移方法从体硅晶片(bulk silicon wafer)理想地制备出硅膜。已经提出如下方法：在圆形蓝宝石表面上异质外延生长硅层、通过在玻璃上生长非单晶硅来制备CG硅、并接着通过激光退火来提它的结晶度。然而，可以说没有其他方法可以如同键合方法那样好。
然而，存在的问题在于，广泛用于制备SOI晶片的SOITEC方法不能用于制备SOQ晶片和SOS晶片等，这是因为要对具有显著不同的热膨胀系数的不同类型的材料进行键合。
根据SOITEC方法，在两个晶片被键合之后，它们需要经历450℃-500℃下的热处理以增强键合强度。在包含硅以作为其操作基板的SOI中，键合有两个硅晶片而不存在任何问题。然而，SOQ晶片和SOS晶片存在有在热处理时经键合的晶片发生开裂的问题。硅、石英和蓝宝石的热膨胀系数分别为2.6×10-6/K、0.56×10-6/K和5.8×10-6/K。
众所周知的用于避免上述问题的方法为：在键合之前对晶片进行表面活化处理，并在键合之后在相对低的温度下进行热处理以获得高的键合强度(例如，参考非专利文献1)。
现有技术文献
非专利文献
非专利文献1：G.L.Sun，J.Zhan，Q.Y.Tong，S.J.Xie，Y.M.Cai，andS.J.Lu，“Cool plasma activated surface in silicon direct bondingtechnology，”J.de Physique，49(C4)，79(1988)
发明内容
本发明将要解决的问题
然而，即使在由前述低温处理制备的SOQ和SOS中，在它的硅层中仍会残留在处理期间由应力等引起和产生的缺陷(凹陷，微裂纹等)，且这些缺陷会对器件的性能产生不利的影响。难以获得与市售SOI晶片的单晶硅层同等的单晶硅层。
另外，如果在键合方法中采用离子注入方法来形成单晶硅层，那么在隔离后形成的单晶硅层表面很容易受到损伤。
众所周知，热处理可用来修复由离子注入等造成的损伤。例如，存在由氧离子注入(SIMOX)方法实现的隔离，在SIMOX方法中，将氧离子注入到硅晶片中，并然后施加长时间的高温加热(约1300℃)。然而。这种方法需要长的时间和高温度处理，而石英并不能承受这种温度(玻璃化转变温度大约为1050℃)。虽然蓝宝石有高的耐热性，但是在900℃或以上温度下长时间的热处理会造成蓝宝石中铝的扩散。
本发明是建议这种情况提出的，且本发明的目的在于提供一种通过相对低的温度下的和相对较短的持续时间的处理来减少由键合方法在单晶硅层表面和内部引起的缺陷的方法。
解决这些问题的手段
为解决该问题，本发明采用了如下方法。
本发明的制备键合基板的方法包括以下步骤：通过键合方法在操作基板上形成单晶硅层，以获得键合基板，所述操作基板是从具有800℃或以上的耐热温度的材料中选择出的；在所述键合基板的所述单晶硅层上沉积非晶硅；及在800℃以上的温度下加热所述沉积之后的所述键合基板。
本发明的有利效果
本发明的制备键合基板的方法通过相对低的温度下的和相对较短的持续时间的处理来减少由键合方法在诸如SOQ或SOS等键合基板的单晶硅层表面和内部引起的缺陷的方法，所述键合基板包括硅和与硅的热膨胀系数明显不同的材料。
附图说明
图1是图示了本发明的方法的示意过程图。
图2是图示了在将本发明的方法应用于SOQ晶片的情况下的缺陷密度和退火温度的关系的曲线图。
图3是图示了在将本发明的方法应用于SOS晶片的情况下的缺陷密度和退火温度的关系的曲线图。
图4是用于对比较例3中在将非晶硅或多晶硅应用到SOQ晶片上并进行退火的情况下的缺陷密度进行对比的曲线图。
图5是用于对比较例4中在将非晶硅或多晶硅应用到SOS晶片上并进行退火的情况下的缺陷密度进行对比的曲线图。
具体实施方式
下面将参考附图对本发明进行详细地说明。相同的部件使用相同的参考符号来表示。本发明不限于下文所阐述的实施例。
图1图示了本发明的方法中的步骤系列。
首先，通过采用键合方法制备键合基板10(步骤a)，在键合基板10中，在操作基板3上形成有单晶硅层5，操作基板3的材料具有800℃以上的耐热温度，例如是蓝宝石或石英。
用于制造键合基板的方法不限于任何特定的方法。例如，在将操作基板和单晶硅基板键合之后，可通过下面的方法获得键合基板：方法(1)在惰性气体氛围中，在约500℃下进行热处理，并然后所注入的氢气泡的结晶重排列效应和凝聚效应导致热隔离；方法(2)键合基板的两个表面之间的温度差异沿氢离子注入界面引起隔离；或者方法(3)在将氢离子(H+)或氢分子离子(H2 +)从单晶硅的表面注入到多晶硅中之后，对单晶硅的表面或操作基板的表面进行作为用于结合的活化处理的臭氧水处理、UV臭氧处理、离子束处理或等离子体处理，并然后进行机械隔离和/或光照射隔离(优选地，400nm-700nm的激光，或在400nm-700nm中具有最大强度的卤素灯光或氙灯光)。
耐热温度为800℃或以上的材料是指在经历温度为800℃的热处理之后没有发生明显变形的材料。诸如石英等非晶材料的选择可基于玻璃化转变温度等(石英的玻璃化转变温度约为1050℃)代替耐热温度。诸如蓝宝石等晶体材料的选择可基于熔点(蓝宝石的熔点约为2050℃)代替耐热温度。
操作基板3在可见光范围内(400nm-700nm)为透明的或不透明的，并且可包括上面提到的蓝宝石和石英、硅、具有氧化膜的硅、碳化硅和氮化铝。
例如，在单晶硅层5经过后述的抛光步骤的情况下，考虑到抛光，单晶硅层5的优选厚度为20nm-500nm，或者在单晶硅层5没有经过抛光步骤的情况下，单晶硅层5的优选厚度为50nm-600nm。
在采用键合方法的情况下，在单晶硅层5的表面上残存了厚度约为150nm的损坏层，由此优选地在沉积后述的非晶硅层7之前进行CMP抛光。通过抛光去除整个损坏层会增加薄膜厚度的差异。因此，合理地是，在实际处理中使用如下方法，该方法包括通过化学刻蚀去掉大部分损坏层的步骤和随后对剩下的损坏层进行镜面抛光以达到镜面光洁度的步骤。重要的是，需要尽可能多地去除表面上的损坏层。经验证明了本发明的有效性与去除损伤层的方法(CMP、刻蚀或者前两者的组合)无关。
进行CMP抛光以提供具有镜面光洁度的表面，并且表面通常经历3nm或更多的抛光。
在上述CMP抛光和镜面抛光之后，可通过诸如RCA清洗或旋转清洗等湿法处理和/或诸如UV/臭氧清洗或HF蒸汽清洗等干法处理来进行清洗。
在通过上述步骤获得的键合基板10的单晶硅层5中残存有缺陷。因此，将非晶硅7沉积在单晶硅层5上(步骤b)。沉积非晶硅7的方法不限于任何特定的方法。例如，由于低压化学气相沉积(low pressure chemicalvapor deposition；LPCVD)处理具有每次处理100-200个晶片的能力，从成本的角度考虑，低压化学气相沉积处理被认为是有利的。或者，也可以适当地采用溅射(PVD)处理或等离子体增强化学气相沉积(plasmaenhanced chemical vapor deposition；PECVD)处理。
在此情况下重要的是，成为底层的层是通过键合方法由单晶硅制成的，在单晶硅上形成的硅层优选地是完全非晶的(非晶体)。如果要沉积的硅包含多晶硅(多晶体)，那么该处理将不会成功，这是因为在沉积层中的随机方向上存在微结晶(minute crystal)。沉积时的温度优选地为600℃以下以便防止多晶硅层的形成。
上述温度的另一优选上限为580℃。优选的温度下限为540℃。要沉积的非晶硅的厚度优选处于20nm-500nm的范围内。
使用的气体的类型不限于任何特定的类型。例如，SiH4等用于LPCVD处理和PECVD处理。对于溅射(PVD)处理，可以使用硅靶。
在LPCVD的情况下，根据气体的类型，膜形成压力约为200mTorr。
此后，在800℃以上的温度下加热沉积后的键合基板，以使非晶硅层7结晶，并和单晶硅层5一起转变为单晶硅覆层9(步骤c)。在这一步骤中，诸如在单晶硅层5的表面中出现的凹坑或微裂纹等缺陷被掩埋(修复)，因而减少了缺陷的数量。
通过考虑操作基板的耐热性来确定加热温度的优选上限，且在操作基板由石英是制成时，加热温度的上限可设置为低于约1200℃，或者当操作基板是由蓝宝石制成时，加热温度的上限可设置为低于约1300℃。
例如，鉴于主要抑制操作基板中所包含的原子的迁移，加热周期可为0.5小时至-6小时。
在本发明的方法中，成为底层的单晶硅层5与非晶硅层7被明确地分开。这使得非晶硅层7很容易地结晶成与成为底层的单晶硅层5的取向相一致，由此能够在相对低的温度(800℃-1200℃)下获得高质量的单晶硅覆层9。
示例
(比较例1)
采用键合方法制备了SOQ晶片。单晶硅层的厚度设定为100nm。晶片的直径为150mm，且其厚度为625μm。将晶片在49％的氟化氢(HF)溶液中浸没5分钟，并然后使用纯水冲洗。在光学显微镜(放大倍数为50倍)下对3.0mm×3.0mm区域内的缺陷数量进行目视计数。就平均而言(表面中的13个观察位置)，发现了6.5个缺陷/cm2。
(比较例2)
采用键合方法制备了SOS晶片。单晶硅层的厚度设定为100nm。掩膜氧化层(SiO2，BOX层)的厚度设定为200nm。晶片的直径为150mm，且其厚度为600μm。将晶片在49％的氟化氢(HF)溶液中浸没5分钟，并然后用纯水冲洗。在光学显微镜下对缺陷数量进行计数。就平均而言(表面中的13个观察位置)，发现了14.1个缺陷/cm2。
(示例1)
提供了多个在比较例1中所使用的SOQ晶片。进行镜面抛光(CMP)直到单晶硅膜的厚度达到60nm。在将晶片清洗和干燥之后，在560℃和200mTorr的压力下，通过SiH4气体沉积40nm的非晶硅层。随后，分别在700℃、800℃、900℃、1000℃、1100℃和1200℃的温度下加热一小时。使晶片经历与比较例1相同的HF溶液浸没处理，并计数出缺陷的数量。图2和表1示出了结果。
[表1]
Figure BDA00003590377900071
结果表明，700℃下的加热不能有效降低缺陷数量，而800℃或以上的加热能够有效地降低缺陷数量。然而，当在1200℃温度下加热时，观察到晶片发生变形，因此确定1200℃是不适合的。
(示例2)
提供了多个在比较例2中所使用的SOS晶片。进行镜面抛光(CMP)直到单晶硅膜的厚度达到60nm。在将晶片清洗和干燥之后，在560℃和200mTorr的压力下，通过SiH4气体沉积40nm的非晶硅层。随后，分别在700℃、800℃、900℃、1000℃、1100℃、1200℃和1300℃的温度下加热一小时。使晶片经历与比较例2相同的HF溶液浸没处理，并计数出缺陷的数量。图3和表2示出了结果。
[表2]
Figure BDA00003590377900072
结果表明，700℃的加热不能有效降低缺陷数量，而800℃以上的加热能够有效地降低缺陷数量。然而，经1300℃的处理的晶片的硅层表面观察到高的铝沾染(＞1×1013个原子/cm2)。在剩余的温度下的铝沾染都在1×1012个原子/cm2以下。对于测量方法，采用了电感耦合等离子体质谱(inductively coupled plasma mass spectroscopy；ICP-MS)法。虽然缺陷也能够通过约一小时的1300℃以上的加热来修复，但是经确定这种加热是不适合的，这是因为来自蓝宝石的铝被认为会到达硅层。
(比较例3)
提供了一个在比较例1中所使用的SOQ晶片。进行镜面抛光(CMP)直到单晶硅膜的厚度达到60nm。在将晶片清洗和干燥之后，在620℃和200mTorr的压力下，通过SiH4气体沉积40nm的多晶硅层。随后，在1000℃下加热一小时。使晶片经历与比较例1相同的HF溶液浸没处理，并计数出缺陷的数量。图4示出了结果。结果表明，与示例1中的经1000℃的加热的晶片相比，晶片的缺陷数量更多。这证明了不适合沉积多晶硅。
(比较例4)
提供了一个在比较例2中所使用的SOS晶片。进行镜面抛光(CMP)直到单晶硅膜的厚度达到60nm。在将晶片清洗和干燥之后，在620℃和200mTorr的压力下，通过SiH4气体沉积40nm的多晶硅(平均粒径：0.1μm或更小)层。随后，在1000℃下加热一小时。使晶片经历与比较例1相同的HF溶液浸没处理，并计数出缺陷的数量。图5示出了结果。结果表明，与示例2中的经过1000℃的加热的晶片相比，晶片的缺陷数量更多。这证明了不适合沉积多晶硅。
附图标记的说明
1   SOQ、SOS或SOI晶片
3   操作基板
5   单晶硅层
7   非晶硅
9   单晶硅覆层
10  键合基板

Claims (5)

1.一种制备SOI晶片的方法，其包括以下步骤：
通过键合方法在操作基板上形成单晶硅层，以获得键合基板，所述操作基板是从具有800℃以上的耐热温度的材料中选择出的；
在所述键合基板的所述单晶硅层上沉积非晶硅；及
在800℃以上的温度下加热所述沉积之后的所述键合基板。
2.如权利要求1所述的制备SOI晶片的方法，其中所述操作基板为石英基板，且所述加热的温度低于1200℃。
3.如权利要求1所述的制备SOI晶片的方法，其中所述操作基板为蓝宝石基板，且所述加热的温度低于1300℃。
4.如权利要求1所述的制备SOI晶片的方法，其中所述操作基板的材料为硅、具有氧化膜的硅、碳化硅或氮化铝。
5.如权利要求1-4中任一项所述的制备SOI晶片的方法，其中所述沉积的步骤包括低压化学气相沉积、物理气相沉积或等离子体增强化学汽相淀积。
CN201280006999XA 2011-02-02 2012-01-24 制备soi晶片的方法 Pending CN103339710A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-020706 2011-02-02
JP2011020706A JP5819614B2 (ja) 2011-02-02 2011-02-02 Ｓｏｉウェーハの製造方法
PCT/JP2012/051412 WO2012105367A1 (ja) 2011-02-02 2012-01-24 Ｓｏｉウェーハの製造方法

Publications (1)

Publication Number Publication Date
CN103339710A true CN103339710A (zh) 2013-10-02

Family

ID=46602586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280006999XA Pending CN103339710A (zh) 2011-02-02 2012-01-24 制备soi晶片的方法

Country Status (7)

Country Link
US (1) US20130309842A1 (zh)
EP (1) EP2672508B1 (zh)
JP (1) JP5819614B2 (zh)
KR (1) KR20140005948A (zh)
CN (1) CN103339710A (zh)
TW (1) TWI570805B (zh)
WO (1) WO2012105367A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140107A (zh) * 2015-08-25 2015-12-09 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法
CN112736167A (zh) * 2020-12-29 2021-04-30 济南晶正电子科技有限公司 一种复合衬底、复合薄膜及其制备方法，及射频滤波器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002110U (ko) 2015-12-07 2017-06-15 박찬규 휴대폰용 보호 케이스

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226914A (ja) * 1987-03-16 1988-09-21 Fujitsu Ltd 半導体装置の製造方法
JPH08250421A (ja) * 1995-03-10 1996-09-27 Canon Inc 半導体基板の製造方法および半導体基板
US6037199A (en) * 1999-08-16 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. SOI device for DRAM cells beyond gigabit generation and method for making the same
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
US20060076624A1 (en) * 2003-03-17 2006-04-13 Hajime Nagano Semiconductor substrate, method of manufacturing the same, semiconductor device, and method of manufacturing the same
US20090233417A1 (en) * 2008-03-11 2009-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
JPS60254609A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 半導体装置の製造方法
JPH01270311A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 薄膜形成方法
KR101155176B1 (ko) * 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
TWI260747B (en) * 2005-08-24 2006-08-21 Quanta Display Inc A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer
KR100681262B1 (ko) * 2006-01-24 2007-02-09 삼성전자주식회사 스택형 반도체 장치의 제조 방법
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5414203B2 (ja) * 2008-05-23 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
US8048773B2 (en) * 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226914A (ja) * 1987-03-16 1988-09-21 Fujitsu Ltd 半導体装置の製造方法
JPH08250421A (ja) * 1995-03-10 1996-09-27 Canon Inc 半導体基板の製造方法および半導体基板
US6037199A (en) * 1999-08-16 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. SOI device for DRAM cells beyond gigabit generation and method for making the same
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
US20060076624A1 (en) * 2003-03-17 2006-04-13 Hajime Nagano Semiconductor substrate, method of manufacturing the same, semiconductor device, and method of manufacturing the same
US20090233417A1 (en) * 2008-03-11 2009-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140107A (zh) * 2015-08-25 2015-12-09 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
CN105140107B (zh) * 2015-08-25 2019-03-29 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
CN111682108A (zh) * 2020-02-29 2020-09-18 浙江集迈科微电子有限公司 一种三维的电感制作方法
CN112736167A (zh) * 2020-12-29 2021-04-30 济南晶正电子科技有限公司 一种复合衬底、复合薄膜及其制备方法，及射频滤波器

Also Published As

Publication number Publication date
TWI570805B (zh) 2017-02-11
TW201246370A (en) 2012-11-16
EP2672508A1 (en) 2013-12-11
US20130309842A1 (en) 2013-11-21
EP2672508B1 (en) 2019-06-05
EP2672508A4 (en) 2014-07-02
WO2012105367A1 (ja) 2012-08-09
JP2012160648A (ja) 2012-08-23
JP5819614B2 (ja) 2015-11-24
KR20140005948A (ko) 2014-01-15

Similar Documents

Publication Publication Date Title
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
TWI402170B (zh) 鍵結兩底材之方法
TWI693640B (zh) 使半導體表面平整之製造方法
EP2770525B1 (en) Method for producing transparent soi wafers
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
KR20150087229A (ko) 복합 기판의 제조 방법 및 복합 기판
CN103339710A (zh) 制备soi晶片的方法
JP6544807B2 (ja) ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置
CN110140192A (zh) 复合基板和复合基板的制造方法
US20170025306A1 (en) Methods for preparing layered semiconductor structures and related bonded structures
CN103828021A (zh) 制造复合晶片的方法
US8367519B2 (en) Method for the preparation of a multi-layered crystalline structure
TWI609434B (zh) SOS substrate manufacturing method and SOS substrate
TWI582911B (zh) 製造絕緣體上矽之晶圓之方法
CN103426969A (zh) 通过剥脱产生和转印表面形态的方法
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
KR20150099847A (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131002