JP2022084662A - 絶縁体上半導体構造の製造方法 - Google Patents

絶縁体上半導体構造の製造方法 Download PDF

Info

Publication number
JP2022084662A
JP2022084662A JP2022031040A JP2022031040A JP2022084662A JP 2022084662 A JP2022084662 A JP 2022084662A JP 2022031040 A JP2022031040 A JP 2022031040A JP 2022031040 A JP2022031040 A JP 2022031040A JP 2022084662 A JP2022084662 A JP 2022084662A
Authority
JP
Japan
Prior art keywords
handle
donor
wafer
single crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022031040A
Other languages
English (en)
Other versions
JP7274631B2 (ja
Inventor
サーシャ・クウェスキン
Kweskin Sasha
ジェフリー・エル・リバート
Jeffrey L Libbert
マヤンク・ブルサラ
Bulsara Mayank
ヘンリー・フランク・アーク
Frank Erk Henry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Semiconductor Ltd
Original Assignee
SunEdison Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Semiconductor Ltd filed Critical SunEdison Semiconductor Ltd
Publication of JP2022084662A publication Critical patent/JP2022084662A/ja
Application granted granted Critical
Publication of JP7274631B2 publication Critical patent/JP7274631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

【課題】絶縁体上半導体多層構造（ＳＯＩ、例えば絶縁体上シリコン構造）を製造する方法を提供する。【解決手段】単結晶半導体ハンドルウェハ１００において、多層構造を形成する方法は、単結晶シリコンハンドルウェハ１１０のフロントハンドル表面にフロントハンドル二酸化ケイ素層２００をを形成するステップと、フロントハンドル二酸化ケイ素層２００にフロントハンドル窒化ケイ素層３００を形成するステップと、接合構造を形成するため、単結晶シリコンドナーウェハのフロントドナー表面におけるドナー二酸化ケイ素層４００にフロントハンドル窒化ケイ素層３００を接合するステップと、イオン注入により形成されるダメージ層を備える半導体シリコンドナーウェハの一部を除去し、単結晶半導体素子層６００を絶縁体上半導体複合構造に残すステップとを備える。【選択図】図３

Description

関連出願の相互参照
本願は、２０１７年７月１４日に提出された米国仮出願 ６２／５３２，４１７号の優先権を主張する。この出願の明細書全体が、すべて、本明細書の一部を構成するものとして援用される。
本発明は、一般的に、半導体ウェハの製造分野、特に絶縁体上半導体（例えば絶縁体上シリコン）構造の製造方法に関する。
半導体ウェハは、一般的に、単結晶のかたまり（例えばシリコンのかたまり）から形成されている。この単結晶のかたまりは、その後の手順において、ウェハの適切な向きに対して１つ以上の平面又は切欠を有するように切り取られて研磨される。したがって、かたまりは個々のウェハにスライスされる。本明細書ではシリコンから構成される半導体ウェハについて説明する一方、ゲルマニウム、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、及び窒化ガリウム又はリン化インジウムなどのＩＩＩ族元素とＶ族元素の他の合金、又は硫化カドミウム若しくは酸化亜鉛などのＩＩ族元素とＶＩ属元素の合金のような他の材料も、半導体ウェハを形成するために用いられ得る。
半導体ウェハ（例えばシリコンウェハ）は複合層構造の形成に利用され得る。複合層構造（例えば、絶縁体上半導体、及び特に絶縁体上シリコン（ＳＯＩ）構造）は、一般的に、ハンドルウェハ又は層、素子層、及びハンドル層と素子層との間における（一般的に酸化被膜である）絶縁膜（すなわち誘電体膜）を備える。素子層は、一般的に、０．０５～２０マイクロメートルのように０．０１～２０マイクロメートルの厚みである。厚いフィルムの素子層は、約１．５～２０マイクロメートルの素子層の厚みを有してもよい。薄いフィルムの素子層は、約０．０１～０．２０マイクロメートルの厚みを有してもよい。一般的に、絶縁体上シリコン（ＳＯＩ）、サファイア上シリコン（ＳＯＳ）、及びクォーツ上シリコンのような複合層構造は、２個のウェハを密着して配置して、ファンデルワールス力による接合を始めて、該接合を強化する熱処理により形成される。焼きなましは、２つの界面の間において、末端シラノール基をシロキサン結合に変形させて、接合を強化し得る。
接合構造は、熱の焼きなましの後、層転写を行うため、ドナーウェハの実質的な部分を除去するように別の処理を受ける。例えば、バックエッチＳＯＩ（すなわちＢＥＳＯＩ）と一般的に呼称される、エッチング又は研磨などのウェハを薄くする技術が用いられ得る。ハンドルにおけるシリコンの薄い層だけが残るまで、シリコンウェハはハンドルウェハに接合されて、徐々にエッチングされる。米国特許 ５，１８９，５００号を参照して、この特許の明細書は、上述のように、本明細書の一部を構成するものとして援用される。この方法は、時間がかかり、高価であり、基板の１つを消費し、数マイクロメートルよりも薄い層に対して適切な厚みの均一性を一般的に有さない。
別の層転写を行う一般的な方法は、水素注入を利用して、熱的に誘導される層分割により行われる。粒子（原子、イオン化原子、例えば水素原子又は水素原子とヘリウム原子の組み合わせ）が、ドナーウェハのフロント表面より下方の所定の深さで注入される。注入される粒子は、ドナーウェハにおける所定の深さで切断面を形成し、該深さで注入される。ドナーウェハの表面は、注入工程の間、ウェハに沈着する有機化合物又はホウ素化合物のような他の汚染物質を除去するように洗浄される。
ドナーウェハのフロント表面は、親水性接合工程を通して接合されるウェハを形成するようにハンドルウェハに接合される。ドナーウェハ及び／又はハンドルウェハは接合する前に、例えば酸素又は窒素を含むプラズマにウェハの表面を曝すことにより活性化される。プラズマに曝すことは、表面活性化と一般的に呼称される工程において表面の構造を変更する。活性化工程はドナーウェハとハンドルウェハの一方又は両方の表面を親水性にする。ウェハの表面は、ＳＣ１洗浄又はフッ化水素酸のような含水処理によりさらに化学的に活性化され得る。含水処理とプラズマ活性化はいずれの順序で起こってもよい。または、ウェハは一方の処理にだけ曝されてもよい。ウェハは共に付勢される。また、接合はウェハの間に形成される。この接合は、ファンデルワールス力により比較的弱く、別の処理が起こり得る前に強化される必要がある。
一部の処理において、ドナーウェハとハンドルウェハ（すなわち、接合されるウェハ）との間の親水性接合は、接合されるウェハのペアを加熱する、又は焼きなますことにより強化される。一部の処理において、ウェハの接合は約３００～５００℃のような低温で起こり得る。一部の処理において、ウェハの接合は約８００～１１００℃のような高温で起こり得る。上昇した温度は、ドナーウェハとハンドルウェハの隣接面の間において共有結合の形成を生じて、ドナーウェハとハンドルウェハとの間の接合を固める。接合されるウェハの加熱又は焼きなましと同時にドナーウェハに早期注入される粒子は切断面を弱める。
ドナーウェハの一部は、ＳＯＩウェハを形成するように接合されるウェハから切断面に沿って分離される（切断される）。切断は、接合されるウェハを治具に配置することにより行われ得る。機械力が、接合されるウェハから離れたドナーウェハの一部を引き寄せるため、接合されるウェハの対向面に垂直に与えられる。一部の方法によれば、吸着カップが機械力を与えるように利用される。ドナーウェハの一部の分離は、切断面に沿った亀裂の伝播を始めるため、切断面において接合されるウェハの端部に機械的くさびを取り付けることにより始められる。吸着カップにより与えられる機械力は、接合されるウェハからドナーウェハの一部を引き寄せて、ＳＯＩウェハを形成する。
他の方法によれば、接合されるペアは、ドナーウェハの一部を接合されるウェハから分離するため、代わりに、所定の時間にわたって上昇した温度に曝される。上昇した温度に曝すことにより、切断面に沿った亀裂の開始と伝播を生じて、ドナーウェハの一部を分離する。亀裂は注入されるイオンから空間の形成により生じる。このイオンはオストヴァルト熟成により大きくなる。この空間は水素とヘリウムで満たされており、プレートレットになる。プレートレット内で圧力を加えられたガスは、微小空洞と微小亀裂を伝播する。この微小空洞と微小亀裂は注入面上のシリコンを弱める。焼きなましが適切な時間で中断されるとき、弱められた接合されるウェハは機械加工により切断され得る。一方、熱処理がより長い持続時間及び／又は高温で継続されるとき、微小亀裂の伝播は、すべての亀裂が切断面に沿って結合してドナーウェハの一部を分離するレベルに達する。この方法により、転写された層の均一性を良好にできて、ドナーウェハのリサイクルを可能にする一方、一般的に、注入されて接合されたペアを５００℃近い温度まで加熱することを必要とする。
本発明は、多層構造を形成する方法に向けられている。前記方法は、単結晶シリコンハンドルウェハのフロントハンドル表面にフロントハンドル二酸化ケイ素層を、また単結晶シリコンハンドルウェハのバックハンドル表面にバックハンドル二酸化ケイ素層を形成するステップ（ａ）を備える。前記単結晶シリコンハンドルウェハは、一般的に平行である主要な２つの表面を備える。前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面である。前記表面の他方は、前記単結晶シリコンハンドルウェハの前記バックハンドル表面である。前記単結晶シリコンハンドルウェハは、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備える。前記方法は、前記フロントハンドル二酸化ケイ素層にフロントハンドル窒化ケイ素層を、また前記バックハンドル二酸化ケイ素層にバックハンドル窒化ケイ素層を形成するステップ（ｂ）と、接合構造を形成するため、単結晶シリコンドナーウェハのフロントドナー表面におけるドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合するステップ（ｃ）とを備える。前記単結晶シリコンドナーウェハは、一般的に平行である主要な２つの表面を備える。前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面である。前記表面の他方は、前記単結晶シリコンドナーウェハの前記バックドナー面である。前記単結晶シリコンドナーウェハは、前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面を接合する円周端部、前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間の中央面、及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間のバルク領域を備える。前記単結晶シリコンドナーウェハは、イオン注入により形成されるダメージ層を備える。前記方法は、前記バックハンドル窒化ケイ素層を除去するステップ（ｄ）と、前記バックハンドル二酸化ケイ素層を除去するステップ（ｅ）とを備える。
また、本発明は、多層構造を形成する方法に向けられている。前記方法は、単結晶シリコンハンドルウェハのフロントハンドル表面にフロントハンドル二酸化ケイ素層を形成するステップ（ａ）を備える。前記単結晶シリコンハンドルウェハは、一般的に平行である主要な２つの表面を備える。前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面である。前記表面の他方は、前記単結晶シリコンハンドルウェハの前記バックハンドル表面である。前記単結晶シリコンハンドルウェハは、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備える。前記方法は、前記フロントハンドル二酸化ケイ素層にフロントハンドル窒化ケイ素層を形成するステップ（ｂ）と、前記フロントハンドル二酸化ケイ素層、前記フロントハンドル窒化ケイ素層、又はその両方を圧縮するために十分な温度と持続時間で、前記フロントハンドル二酸化ケイ素層と前記フロントハンドル窒化ケイ素層とを有する前記単結晶シリコンハンドルウェハを焼きなますステップ（ｃ）と、接合構造を形成するため、単結晶シリコンドナーウェハのフロントドナー表面におけるドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合するステップ（ｄ）とを備える。前記単結晶シリコンドナーウェハは、一般的に平行である主要な２つの表面を備える。前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面である。前記表面の他方は、前記単結晶シリコンドナーウェハの前記バックドナー面である。前記単結晶シリコンドナーウェハは、前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面を接合する円周端部、前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間の中央面、及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間のバルク領域を備える。前記単結晶シリコンドナーウェハは、イオン注入により形成されるダメージ層を備える。
さらに、本発明は、多層構造を形成する方法に向けられている。前記方法は、単結晶シリコンドナーウェハのフロントドナー表面にフロントドナー二酸化ケイ素層を形成するステップ（ａ）を備える。前記単結晶シリコンドナーウェハは、一般的に平行である主要な２つの表面を備える。前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面である。前記表面の他方は、前記単結晶シリコンドナーウェハの前記バックドナー面である。前記単結晶シリコンドナーウェハは、前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面を接合する円周端部、前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間の中央面、及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間のバルク領域を備える。前記方法は、前記フロントドナー二酸化ケイ素層にフロントドナー窒化ケイ素層を形成するステップ（ｂ）と、ダメージ層を形成するため、前記フロントドナー窒化ケイ素層及び前記フロントドナー二酸化ケイ素層を通して、前記単結晶シリコンドナーウェハの前記バルク領域にイオンを注入するステップ（ｃ）と、単結晶シリコンハンドルウェハのフロントハンドル表面におけるハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合するステップ（ｄ）とを備える。前記単結晶シリコンハンドルウェハは、一般的に平行である主要な２つの表面を備える。前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面である。前記表面の他方は、前記単結晶シリコンハンドルウェハの前記バックハンドル表面である。前記単結晶シリコンハンドルウェハは、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備える。
他の目的と特徴が部分的に明らかであり、また部分的に後述される。
図１Ａは、本発明の一部の実施形態に記載の工程フローを示す。 図１Ｂは、本発明の一部の実施形態に記載の工程フローを示す。 図１Ｃは、本発明の一部の実施形態に記載の工程フローを示す。
図２は、本発明の一部の実施形態に記載の多層構造を示す。
図３は、本発明の一部の実施形態に記載の多層構造を示す。
図４は、本発明の一部の実施形態に記載の工程フローを示す。
図５Ａは、実施例２に記載の方法に応じて形成されたウェハに対する光点欠陥密度図を示す。 図５Ｂは、実施例２に記載の方法に応じて形成されたウェハに対する光点欠陥密度図を示す。
図６Ａは、実施例２に記載の方法に応じて形成されたウェハに対するハンドル窒化物とドナー酸化物との間の接合界面のＴＥＭ断面図である。 図６Ｂは、実施例２に記載の方法に応じて形成されたウェハに対するハンドル窒化物とドナー酸化物との間の接合界面のＴＥＭ断面図である。
図７Ａは、実施例３に記載の方法に応じて形成されたウェハに対する光点欠陥密度図を示す。 図７Ｂは、実施例３に記載の方法に応じて形成されたウェハに対する光点欠陥密度図を示す。
図８Ａは、実施例３に記載の方法に応じて形成されたウェハに対するハンドル窒化物とドナー酸化物との間の接合界面のＴＥＭ断面図である。 図８Ｂは、実施例３に記載の方法に応じて形成されたウェハに対するハンドル窒化物とドナー酸化物との間の接合界面のＴＥＭ断面図である。
図９Ａは、実施例３に記載の方法に応じて形成されたウェハに対する光点欠陥密度図を示す。 図９Ｂは、実施例３に記載の方法に応じて形成されたウェハに対する光点欠陥密度図を示す。
図面は本発明の非限定的な実施形態を示す。
本発明は、絶縁体上半導体多層構造（ＳＯＩ、例えば絶縁体上シリコン構造）を製造する方法に向けられている。絶縁体上半導体構造の誘電体層は、ハンドルウェハとドナーウェハ又は素子層との間において１つ以上の絶縁体層を備えてもよい。本発明に記載のＳＯＩ構造の１つ以上の絶縁体層は、窒化ケイ素、二酸化ケイ素、酸窒化ケイ素、及びこれらの材料の組み合わせを含み得る。好ましくは、誘電体層は、これらの材料を含む少なくとも２つの絶縁体層、又は少なくとも３つの絶縁体層、若しくはさらに多くの絶縁体層を有する多層を備える。本発明の一部の実施形態によれば、絶縁体層は、二酸化窒素（ＯＮＯ）の誘電体層を備えてもよい。この誘電体層において、第１酸化物層はハンドルウェハと界面接触しており、また第２酸化物層はドナーウェハ又は素子層と界面接触している。窒化物層は２つの酸化物層の間にある。
ＯＮＯ誘電体を備えるＳＯＩウェハは、ハンドルウェハのバック側に層を有するように製造され得る。本明細書に開示されている方法は、バック側の層を持たない終端にウェハを生じる。本発明の方法の一部の実施形態によれば、ＳＯＩ構造は、バック側の層と共にハンドルウェハを有するように製造され得る。このバック側の層は後で除去される。本発明の方法の実施形態によれば、ＳＯＩ構造は、ハンドルウェハが、バック側に堆積する誘電体層を有さない方法で製造され得る。そのような実施形態において、バック側の層の除去は必要でない。
ＯＮＯ誘電体を備えるＳＯＩウェハは無線周波数素子の製造に有効である。２つの酸化物層の間の窒化物層はエッチング停止層として機能する。上部ケイ素層における素子製造の後、製造された素子のウェハは支持基板に一時的に接合されており、またハンドルウェハは除去される。窒化物層は、ハンドル除去工程に対するエッチング停止としての役割を果たす。したがって、素子層は別の基板に接合される。この基板により、より小さな高調波ひずみで素子動作を可能にする。理想的に、ハンドルウェハのバック側は窒化物層と酸化物層がない。このハンドルウェハのバック側により、ハンドル除去工程が容易になる。また、上部ケイ素層における素子の製造において、ウェハ加工動作があってもよい。このウェハ加工動作において、ウェハバック側の放射率は加工制御（例えば温度測定）を変え得る。ＯＮＯ ＳＯＩウェハの製造にわたって、ハンドルウェハが、バック側酸化物層及び／又はバック側窒化物層、若しくは単一のバック側酸化物層を備えていたとした場合、工程の変化により、（複数の）層の厚みの変動をもたらす。この層の厚みの変動により、放射率が変化して、ロット間の工程の変化、又はウェハ内の局所的な変化をもたらし得る。したがって、バック側の層が形成されない、又は取り除かれる製造工程を有することが好ましい。
［１．半導体ハンドルウェハと半導体ドナーウェハ］
本発明に用いるためのウェハは、半導体ハンドルウェハ、例えば単結晶半導体ハンドルウェハ、及び半導体ドナーウェハ、例えば単結晶半導体ドナーウェハを含む。絶縁体上半導体複合構造における半導体素子層は単結晶半導体ドナーウェハから生じる。半導体素子層は、半導体ドナーウェハのエッチングのようなウェハの薄化技術により、又はダメージ面を備える半導体ドナーウェハを切断することにより半導体ハンドルウェハに移され得る。本発明の方法によれば、１つ以上の絶縁体層は、単結晶半導体ハンドルウェハ又は単結晶半導体ドナーウェハのいずれか、若しくはその両方の表面において形成され得る。
図１Ａを参照して、代表的で非限定的な単結晶半導体ハンドルウェハ１００が図示されている。単結晶半導体ドナーウェハは実質的に同じ初期構造を有してもよい。一般的に、単結晶半導体ハンドルウェハ１００は、一般的に平行である主要な２つの表面を備える。平行な表面の一方は単結晶半導体ハンドルウェハ１００のフロント表面１０２である。平行な表面の他方は単結晶半導体ハンドルウェハ１００のバック表面１０４である。単結晶半導体ハンドルウェハ１００はフロント表面１０２とバック表面１０４を接合する円周端部１０６を備える。単結晶半導体ハンドルウェハ１００は、一般的に平行である主要な２つの表面１０２，１０４に垂直な、またフロント表面１０２とバック表面１０４との間の中点により定められる中央面に垂直な中央軸１０８を備える。単結晶半導体ハンドルウェハ１００は、一般的に平行である主要な２つの表面１０２，１０４との間のバルク領域１１０を備える。半導体ウェハ、例えばシリコンウェハは、一般的に、厚みの全変動（ＴＴＶ）、反り、及び曲げの一部を有する。フロント表面１０２上のいずれかの点とバック表面１０４上のいずれかの点との間の中点は、厳密に平面に含まれなくてもよい。一方、実際には、ＴＴＶ、反り、及び曲げは、一般的に非常に小さい。したがって、中点は、近似すると、仮想中央面に含まれるといえる。この仮想中央面はフロント表面１０２とバック表面１０４との間でほぼ等距離である。
本明細書に記載されるいずれかの動作の前に、単結晶半導体ハンドルウェハ１００のフロント表面１０２とバック表面１０４は実質的に同じでもよい。表面は、単に便宜上、また表面を区別するため、「フロント表面」又は「バック表面」と呼称される。本発明の方法の動作は、この表面で行われる。本発明の明細書において、単結晶半導体ハンドルウェハ１００、例えば単結晶シリコンハンドルウェハの「フロント表面」は、接合構造の内側表面となるウェハの主要な表面を参照する。したがって、単結晶半導体ハンドルウェハ１００、例えばハンドルウェハの「バック表面」は、接合構造の外側表面となる主要な表面を参照する。同様に、単結晶半導体ドナーウェハ、例えば単結晶シリコンドナーウェハの「フロント表面」は、接合構造の内側表面となる単結晶半導体ドナーウェハの主要な表面を参照する。また、単結晶半導体ドナーウェハ、例えば単結晶シリコンドナーウェハの「バック表面」は、接合構造の外側表面となる主要な表面を参照する。本発明の明細書において、１つ以上の絶縁体層は、単結晶半導体ハンドルウェハ１００又は単結晶半導体ドナーウェハのいずれか、若しくはその両方のフロント表面で形成され得る。所定の堆積技術により、ハンドルウェハ及び／又はドナーウェハのフロント表面とバック表面に絶縁体層を堆積する。そのような技術は絶縁体層の材料でウェハを包む。従来の接合とウェハの薄化ステップが完了すると、単結晶半導体ドナーウェハは、絶縁体上半導体（例えば絶縁体上シリコン）複合構造の半導体素子層を形成する。
単結晶半導体ハンドルウェハと単結晶半導体ドナーウェハは単結晶半導体ウェハであってもよい。好ましい実施形態において、半導体ウェハは、シリコン、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素、ゲルマニウム、及びその組み合わせから構成されるグループから選択される材料を備える。本発明の単結晶半導体ウェハ、例えば単結晶シリコンハンドルウェハと単結晶シリコンドナーウェハは、一般的に、少なくとも約１５０ｍｍ、２００ｍｍ、３００ｍｍ、又は４５０ｍｍの公称直径を有する。ウェハの厚みは、約１００～５０００マイクロメートル、１００～１５００マイクロメートル、２５０～１５００マイクロメートル、３００～１０００マイクロメートル、適切には５００～１０００マイクロメートルの範囲で変化し得る。一部の特定の実施形態において、ウェハの厚みは約７２５マイクロメートルであってもよい。一部の実施形態において、ウェハの厚みは約７７５マイクロメートルであってもよい。
特に好ましい実施形態において、単結晶半導体ウェハは、従来のチョクラルスキー結晶育成法又はフローティングゾーン育成法に従って成長した単結晶のかたまりからスライスされる単結晶シリコンウェハを備える。そのような方法、及び標準的なシリコンのスライス、ラッピング、エッチング、並びに研磨技術が、（本明細書の一部を構成するものとして援用される）Ｆ． Ｓｈｉｍｕｒａ， Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌ Ｔｅｃｈｎｏｌｏｇｙ， Ａｃａｄｅｍｉｃ Ｐｒｅｓｓ， １９８９， ａｎｄ Ｓｉｌｉｃｏｎ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ， （Ｊ． Ｇｒａｂｍａｉｅｒ ｅｄ．） Ｓｐｒｉｎｇｅｒ－Ｖｅｒｌａｇ， Ｎ．Ｙ．， １９８２に開示されている。好ましくは、ウェハは、当業者に知られている標準的な方法により研磨されて洗浄される。例えば、Ｗ．Ｃ．Ｏ’Ｍａｒａ ｅｔ ａｌ．， Ｈａｎｄｂｏｏｋ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｎｏｙｅｓ Ｐｕｂｌｉｃａｔｉｏｎｓを参照する。必要に応じて、ウェハは、例えば標準的なＳＣ１（水：含水水酸化アンモニウム：含水過酸化水素＝５：１（重量２９％）：１（重量３０％））／ＳＣ２（水：含水塩酸：含水過酸化水素＝６：１（重量３７％）：１（重量３０％））溶液で洗浄され得る。一部の実施形態において、本発明の単結晶シリコンウェハは、従来のチョクラルスキー（「Ｃｚ」）結晶育成法に従って成長した単結晶のかたまりからスライスされる単結晶シリコンウェハであり、少なくとも約１５０ｍｍ、２００ｍｍ、３００ｍｍ、又は４５０ｍｍの公称直径を一般的に有する。好ましくは、単結晶シリコンハンドルウェハと単結晶シリコンドナーウェハの両方が、傷、大粒子などのような表面欠陥のない、鏡面研磨されたフロント表面の表面処理を有する。ウェハの厚みは、約２５０～１５００マイクロメートル、３００～１０００マイクロメートル、適切には５００～１０００マイクロメートルの範囲で変化し得る。一部の特定の実施形態において、ウェハの厚みは、約７２５～８００マイクロメートル、例えば約７５０～８００マイクロメートルであってもよい。一部の実施形態において、ウェハの厚みは約７２５マイクロメートルであってもよい。一部の実施形態において、ウェハの厚みは約７７５マイクロメートルであってもよい。
一部の実施形態において、単結晶半導体ウェハ、すなわち単結晶半導体ハンドルウェハと単結晶半導体ドナーウェハは、チョクラルスキー育成法により一般的に得られる濃度で格子間酸素を備える。一部の実施形態において、単結晶半導体ウェハは約４～１８ＰＰＭＡの濃度で酸素を備える。一部の実施形態において、半導体ウェハは約１０～３５ＰＰＭＡの濃度で酸素を備える。一部の実施形態において、単結晶シリコンウェハは約１０ＰＰＭＡ以下の濃度で酸素を備える。格子間酸素は、ＳＥＭＩ ＭＦ １１８８－１１０５に応じて測定され得る。
単結晶半導体ハンドルウェハ１００は、チョクラルスキー法又はフローティングゾーン法により得られるいずれかの抵抗率を有してもよい。したがって、単結晶半導体ハンドルウェハ１００の抵抗率は、本発明の構造の最終用途／適用の要求に基づく。したがって、抵抗率はミリオーム以下からメガオーム以上に変化し得る。一部の実施形態において、単結晶半導体ハンドルウェハ１００はｐ型又はｎ型ドーパントを備える。適切なドーパントは、ホウ素（ｐ型）、ガリウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、及びヒ素（ｎ型）を含む。ドーパント濃度は、所望のハンドルウェハの抵抗率に基づいて選択される。一部の実施形態において、単結晶半導体ハンドルウェハはｐ型ドーパントを備える。一部の実施形態において、単結晶半導体ハンドルウェハは、ホウ素のようなｐ型ドーパントを備える単結晶シリコンウェハである。
一部の実施形態において、単結晶半導体ハンドルウェハ１００は、約１００オームセンチメートル、約５０オームセンチメートル、約１オームセンチメートル、約０．１オームセンチメートル、又は約０．０１オームセンチメートル以下のような相対的に小さな最小バルク抵抗率を有する。一部の実施形態において、単結晶半導体ハンドルウェハ１００は、約１００オームセンチメートル以下、又は約１～１００オームセンチメートルのような相対的に小さな最小バルク抵抗率を有する。小さな抵抗率のウェハは、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、及びヒ素（ｎ型）のような電気的に活性のドーパントを備えてもよい。
一部の実施形態において、単結晶半導体ハンドルウェハ１００は、相対的に大きな最小バルク抵抗率を有する。大きな抵抗率のウェハは、チョクラルスキー法又はフローティングゾーン法により成長した単結晶のかたまりから一般的にスライスされる。大きな抵抗率のウェハは、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、及びヒ素（ｎ型）のような電気的に活性のドーパントを一般的に非常に小さな濃度で備えてもよい。Ｃｚ法で成長したシリコンウェハは、結晶の成長中に取り込まれる酸素により生じる熱ドナーを消滅させるため、約６００～１０００℃の範囲の温度で熱の焼きなましに曝され得る。一部の実施形態において、単結晶半導体ハンドルウェハは、少なくとも１００オームセンチメートル、少なくとも５００オームセンチメートル、約１００～１０００００オームセンチメートル、約５００～１０００００オームセンチメートル、約１０００～１０００００オームセンチメートル、約５００～１００００オームセンチメートル、約７５０～１００００オームセンチメートル、約１０００～１００００オームセンチメートル、約１０００～６０００オームセンチメートル、約２０００～１００００オームセンチメートル、約３０００～１００００オームセンチメートル、又は約３０００～５０００オームセンチメートルの最小バルク抵抗率を有する。一部の好ましい実施形態において、単結晶半導体ハンドルウェハは、約１０００～６０００オームセンチメートルのバルク抵抗率を有する。大きな抵抗率のウェハを形成するための方法が当業者に知られている。また、そのような大きな抵抗率のウェハが、ＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｔｄ．（Ｓｔ． Ｐｅｔｅｒｓ， ＭＯ； 旧名称 ＭＥＭＣ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．）のような民間供給者から得られてもよい。
単結晶半導体ハンドルウェハ１００は単結晶シリコンを備えてもよい。単結晶半導体ハンドルウェハ１００は、例えば（１００）、（１１０）、又は（１１１）のいずれかの結晶方位を有してもよい。結晶方位の選択は構造の最終用途により定まる。
［２．１つ以上の絶縁体層を備える誘電体層］
図２を参照して、非限定的で代表的な絶縁体上半導体多層構造（ＳＯＩ、例えば絶縁体上シリコン構造）が図示されている。本発明の方法によれば、１つ以上の絶縁体層（例えば、３つ以上の絶縁体層２００，３００，４００）を備える誘電体層４２０が単結晶半導体ハンドルウェハ１００と単結晶半導体ドナーウェハ５００との間に形成されている。本発明の一部の実施形態によれば、図２に従って、ＳＯＩ構造は、３つの絶縁体層、例えば二酸化窒素（ＯＮＯ）の誘電体層を有する誘電体層４２０を備える。一部の実施形態において、絶縁体上半導体多層構造は、単結晶半導体ハンドルウェハ１００、第１半導体酸化物層２００、半導体窒化物層３００、第２半導体酸化物層４００、及び単結晶半導体ドナーウェハ５００を備える。絶縁体層の他の構成は本発明の範囲に含まれる。例えば、１つ以上の絶縁体層は誘電体層から除外され得る。または、追加の絶縁体層が含まれてもよい。図２を参照して、接合界面は、（１）単結晶半導体ハンドルウェハ１００と第１半導体酸化物層２００との間、（２）第１半導体酸化物層２００と半導体窒化物層３００との間、（３）半導体窒化物層３００と第２半導体酸化物層４００との間、（４）上記構造が窒化物層を欠いている場合、第１半導体酸化物層２００と第２半導体酸化物層４００との間、（５）第２半導体酸化物層４００と単結晶半導体ドナーウェハ５００との間のいずれかにあってもよい。
図２に示すように、誘電体層４２０は、ＯＮＯ層、又は絶縁体材料の１つ以上の層を有する他の構造を備えてもよい。誘電体層４２０は、単結晶半導体ハンドルウェハ１００のフロント表面、又は単結晶半導体ドナーウェハ５００のフロント表面に形成され得る。別の実施形態において、誘電体層４２０の一部は、単結晶半導体ハンドルウェハ１００のフロント表面と結晶半導体ドナーウェハ５００のフロント表面の両方に形成される絶縁体層により与えられ得る。
本発明に記載の誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及びいずれかの組み合わせから選択される絶縁体材料を備える。一部の実施形態において、誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及びいずれかの組み合わせから構成されるグループから選択される１つ以上の絶縁体材料を備える。一部の実施形態において、誘電体層は、少なくとも約１０ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～５００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約７５ナノメートル、約８５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、又は約２００ナノメートルの厚みを有する。
図２に示すように、一部の実施形態において、例えば、他の構成が本発明の範囲内である一方、誘電体層４２０は多層の絶縁体材料を備える。誘電体層は、２つの絶縁体層、３つの絶縁体層、又はそれ以上の絶縁体層を備えてもよい。一部の実施形態において、それぞれの絶縁体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及びいずれかの組み合わせから構成されるグループから選択される材料を備えてもよい。それぞれの絶縁体層は、少なくとも約１０ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～５００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約７５ナノメートル、約８５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、又は約２００ナノメートルの厚みを有してもよい。
一部の実施形態において、誘電体層は２つの絶縁体層を備える。この２つの絶縁体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及びいずれかの組み合わせの層を備える。一部の実施形態において、誘電体層は、単結晶半導体ドナーウェハのフロント表面に形成される２つの絶縁体層を備える。例えば、この２つの層は、（切断工程の前に）単結晶半導体ドナーウェハのフロント表面と界面接触している、又は（切断工程の後に）単結晶半導体素子層と界面接触している二酸化ケイ素の層、及び二酸化ケイ素の層と界面接触している窒化ケイ素の層を備える。一部の実施形態において、誘電体層は、単結晶半導体ハンドルウェハのフロント表面に形成されている２つの絶縁体層を備える。一部の実施形態において、誘電体層は２つの絶縁体層を備える。絶縁体層の一方は、単結晶半導体ハンドルウェハのフロント表面に形成されている。絶縁体層の他方は、単結晶半導体ドナーウェハのフロント表面に形成されている。二重誘電体層内にある絶縁体層は、それぞれ、少なくとも約１０ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～５００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約７５ナノメートル、約８５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、又は約２００ナノメートルの厚みを有してもよい。
図２に示すように、一部の実施形態において、誘電体層４２０は３つの絶縁体層を備える。一部の実施形態において、３つの絶縁体層は、二酸化ケイ素の層、二酸化ケイ素の層と界面接触している窒化ケイ素の層、及び窒化ケイ素の層と界面接触している二酸化ケイ素の層を備える。一部の実施形態において、誘電体層は、単結晶半導体ドナーウェハのフロント表面に形成されている３つの絶縁体層を備える。例えば、誘電体層４２０は３つの絶縁体層を備える。この３つの絶縁体層は、（切断工程の前に）単結晶半導体ドナーウェハのフロント表面と界面接触している、又は（切断工程の後に）単結晶半導体素子層と界面接触している二酸化ケイ素の層、二酸化ケイ素の層と界面接触している窒化ケイ素の層、及び窒化ケイ素の層と界面接触している二酸化ケイ素の層を備える。一部の実施形態において、誘電体層は、単結晶半導体ハンドルウェハのフロント表面に形成されている３つの絶縁体層を備える。一部の実施形態において、誘電体層は３つの絶縁体層を備える。絶縁体層の内の１つ又は２つは、単結晶半導体ハンドルウェハのフロント表面に形成されている。絶縁体層の内の他の２つ又は１つは、単結晶半導体ドナーウェハのフロント表面に形成されている。三重誘電体層内にある絶縁体層は、それぞれ、少なくとも約１０ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～５００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約７５ナノメートル、約８５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、又は約２００ナノメートルの厚みを有してもよい。
［３．絶縁体層の熱蒸着］
一部の実施形態において、１つ以上の絶縁体層は、単結晶半導体ハンドルウェハ１００のフロント表面に形成され得る。さらに／若しくは、１つ以上の絶縁体層は、熱蒸着工程により、単結晶半導体ドナーウェハのフロント表面に形成され得る。一般的に、マスキング技術が、ウェハの側面又は側面の一部の酸化を抑制するために用いられることを除いて、熱蒸着法は、単結晶半導体ハンドルウェハ１００又は単結晶半導体ドナーウェハのフロント表面１０２とバック表面１０４の両方を酸化させる。一部の実施形態において、ウェハのフロント側とバック側の両方を酸化させることは、圧縮応力を相殺することに有利である。圧縮応力を相殺しない場合、酸化層を有するウェハは、ウェハの片側だけにウェハの曲げを生じる。一部の実施形態において、全体的な窒化物形成法が、熱蒸着された二酸化ケイ素の層上に窒化ケイ素を堆積するために用いられ得る。したがって、一部の実施形態において、単結晶半導体ハンドルウェハ１００は、ウェハを包む二酸化ケイ素の層、及び二酸化ケイ素の層と接触している窒化ケイ素の層を備える。この窒化ケイ素の層は二酸化ケイ素の層を包んでいる。本発明の方法によれば、後述のステップにおいて、１つ以上のバック側の窒化物層と酸化物層が除去され得る。
一部の実施形態において、ウェハのフロント表面とバック表面は、ＡＳＭ Ａ４００又はＡＳＭ Ａ４００ＸＴのような炉の中で熱酸化され得る。熱酸化は、一般的に、８００～１２００℃の間のように上昇した温度で起こる。酸化は、（例えば周囲の大気が酸化に対して極めて大きな蒸気純度の水蒸気中で）湿っていても、（例えば酸素ガスの大気中で）乾燥していてもよい。選択的に、周囲の大気は、酸化中、表面の不純物を除去するために最大体積比１０％までの塩酸を含んでもよい。フロント表面１０２、バック表面１０４、又は単結晶半導体ハンドルウェハ１００と単結晶半導体ドナーウェハの両方の酸化層、すなわち二酸化ケイ素ＳｉＯ２は、少なくとも約１ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～５００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約７５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、又は約２００ナノメートルの厚みでもよい。エッチング又は研磨のような技術が厚みを変えるために用いられ得る一方、フロント表面とバック表面の両方が酸化される熱酸化法において、二酸化ケイ素の層は、一般的に、フロントとバックで同じ厚みである。
一部の実施形態において、酸化層は、５～２５オングストローム、又は１０～１５オングストロームのように相対的に薄い。薄い酸化物層が、ＳＣ１／ＳＣ２洗浄溶液のような標準的な洗浄溶液に曝すことにより、半導体ウェハの両側で得られてもよい。一部の実施形態において、ＳＣ１溶液は、脱イオン水：含水ＮＨ４ＯＨ（水酸化アンモニウム）：含水Ｈ２Ｏ２（過酸化水素）＝５：１（ＮＨ３の重量２９％）：１（重量３０％）を備える。一部の実施形態において、ハンドルウェハは、ＳＣ２溶液のような酸化剤を備える含水溶液に曝すことにより、酸化され得る。一部の実施形態において、ＳＣ２溶液は、脱イオン水：含水ＨＣｌ（塩酸）：含水Ｈ２Ｏ２（過酸化水素）＝５：１（重量３９％）：１（重量３０％）を備える。
一部の実施形態において、窒化物層は、フロント側、バック側、又は単結晶半導体ハンドルウェハと単結晶半導体ドナーウェハの両方に堆積され得る。窒化物層は、一般的に、ＯＮＯ層の製造において酸化層に堆積される。マスキング技術がウェハの片側に窒化物層を堆積するために利用できる一方、一部の実施形態において、ウェハのフロント側とバック側の両方の窒化物形成が、引張応力を相殺することに有利である。引張応力を相殺しない場合、窒化物層を有するウェハは、ウェハの片側だけにウェハの曲げを生じる。熱窒化物形成は、一般的に、約１２００℃を越えて上昇した温度で起こる。適切な窒化物形成大気は窒素とアンモニアを含む。フロント表面１０２、バック表面１０４、又は単結晶半導体ハンドルウェハ１００と単結晶半導体ドナーウェハの両方の窒化物形成層、すなわち窒化ケイ素Ｓｉ３Ｎ４は、少なくとも約１ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～５００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約７５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、又は約２００ナノメートルの厚みでもよい。エッチング又は研磨のような技術が厚みを変えるために用いられ得る一方、フロント表面とバック表面の両方が窒化される熱窒化物形成法において、窒化ケイ素の層は、一般的に、フロントとバックで同じ厚みである。
［４．絶縁体層の化学気相堆積法］
一部の実施形態において、１つ以上の絶縁体層が、プラズマ化学気相堆積法又は低圧化学気相堆積法のような化学気相堆積法の処理により、単結晶半導体ハンドルウェハ１００のフロント表面、バック表面、若しくはフロント表面とバック表面の両方に、又は単結晶半導体ドナーウェハのフロント表面、バック表面、若しくはフロント表面とバック表面の両方に形成され得る。一部の実施形態において、半導体酸化物（例えば二酸化ケイ素）を備える絶縁体層は、酸素化学気相堆積法の処理により堆積される。一部の実施形態において、半導体窒化物（例えば窒化ケイ素）を備える絶縁体層は、窒素化学気相堆積法の処理により堆積される。一部の実施形態において、半導体酸窒化物（例えば酸窒化ケイ素）を備える絶縁体層は、窒素及び酸素の前駆体を備える化学気相堆積法の処理により堆積される。幅広いウェハの構成は、酸素化学気相堆積法の処理、及び／又は窒素化学気相堆積法の処理に曝され得る。例えば、プラズマ化学気相堆積法により、単結晶半導体ハンドルウェハ及び／又は単結晶半導体ドナーウェハの単一の側、好ましくはフロント側のプラズマ酸化又はプラズマ窒化ができる。低圧化学気相堆積法は、一般的に、プラズマがウェハの両表面を酸化及び／又は窒化する全体的な堆積技術である。１つ以上の絶縁体層が、化学気相堆積法により、単結晶半導体ハンドルウェハ１００のフロント表面１０２に堆積され得る。本発明の別の実施形態において、１つ以上の絶縁体層が、化学気相堆積法により、単結晶半導体ドナーウェハに堆積され得る。ウェハの単一の側に堆積することにより、後述するバック側酸化物層、又はバック側窒化物層を除去するステップを廃止できる。
一部の実施形態において、単一の側への堆積が、プラズマ化学気相堆積法により行われ得る。酸素プラズマ及び／又は窒素プラズマ表面活性化手段は、ＥＶＧ（登録商標）８１０ＬＴ Ｌｏｗ Ｔｅｍｐ Ｐｌａｓｍａ Ａｃｔｉｖａｔｉｏｎ ＳｙｓｔｅｍなどのＥＶ Ｇｒｏｕｐから入手できるような、商業的に利用できる手段である。プラズマ化学気相堆積法（ＣＶＤ）チャンバの一般的な要求は、様々な電極構造を有するリアクタ、発電電子機器、投入量のガスに電力を伝えるインピーダンス整合回路、入力ガスに対する質量流量制御器、及び圧力制御システムを含む。一般的なシステムは、誘導結合ＲＦ源により動く垂直型チューブリアクタである。単結晶半導体ハンドルウェハ１００及び／又はドナーウェハは、チャンバに投入されて、加熱される支持チャンバに配置される。チャンバは真空にされ、大気圧よりも小さい圧力になるように、アルゴンのような搬送ガス内の酸素ガス源及び／又は窒素ガス源で再充填され、プラズマを形成する。酸素及び／又は水は、プラズマ酸化物処理に対して適切なソースガスである。アンモニア及び／又は窒素及び／又は酸化窒素（ＮＯ）及び／又は亜酸化窒素（Ｎ２Ｏ）ガスは、プラズマ窒化物処理に対して適切なソースガスである。酸窒化物フィルムは、酸素ガス源と窒素ガス源を含むことにより堆積され得る。また、酸化窒素又は亜酸化窒素を使用することにより、絶縁体層に酸素を取り込み、酸窒化物フィルムを堆積する。適切なケイ素前駆体は、窒化ケイ素又は二酸化ケイ素プラズマフィルムを堆積するため、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、オルトケイ酸テトラ‐エチル（Ｓｉ（ＯＣＨ２ＣＨ３）４）、又はその他を含む。気体ケイ素前駆体と、気体酸素前駆体及び／又は窒素前駆体の流動率は、１／１００のように、約１／２００～１／５０であってもよい。
一部の実施形態において、シランと亜酸化窒素で堆積された層は、堆積条件（温度と周波数）で膜応力のばらつきが少ない、小さな等角層を形成する。ＴＥＯＳベースの酸化物は、より等角である一方、堆積条件で膜応力の大きなばらつきを有する。一般的に、酸化物フィルムは、圧縮応力を示す一方、一部のＴＥＯＳベースの処理に対して引張応力を示す。一部の実施形態において、プラズマ化学気相堆積法（ＰＥＣＶＤ）の窒化物堆積は、シラン（又はＤＣＳ）とアンモニア（ＮＨ３）を用いて行われる。膜応力は処理条件（温度とプラズマ周波数）で調整され得る。一般的に、窒化物フィルムは引張応力を示す。酸化物と窒化物の堆積処理に応じて、酸化物が圧縮され、また窒化物が引き伸ばされるため、ウェハ全体の応力が釣り合うことに注目すべきである。ハンドルウェハに対する応力を釣り合わせることが好ましい。したがって、ウェハの反り（曲げ）は過剰にならない。極度に大きな反りにより、接合、層転写、ポストＳＯＩウェハ製造工程、又は顧客の製造工場に問題をもたらし得る。
好ましくは、Ａｒ（アルゴン）が搬送ガスに加えられる。プラズマ蒸着は約２０～４００℃の温度で起こる。絶縁体層は、少なくとも約１ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～５００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約７５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、又は約２００ナノメートルの厚みでもよい。ＰＥＣＶＤにより達成できる蒸着速度は約１００～１０００オングストローム／分でもよい。
一部の実施形態において、ＰＥＣＶＤ堆積、特に窒化ケイ素の層は、マイクロ波励起により強められ得る。放出領域が反応領域から分離されており、堆積された層のダメージがより小さくなり得るため、マイクロ波励起されたＰＥＣＶＤは有利である。前駆体化合物、例えばシラン、酸素、及びアンモニアはマイクロ波、例えば２．４５ＧＨｚのマイクロウェーブの放出により励起される。また、励起されたガスはプラズマチャンバから反応チャンバに向けて拡散する。そのようなフィルムは、例えばＳｉ３Ｎ４の化学量論において、又は化学量論に近くなるように調整され得る。
プラズマ蒸着は、半導体酸化物（例えば二酸化ケイ素）、半導体窒化物（例えば窒化ケイ素）、又は半導体酸窒化物（例えば酸窒化ケイ素）の特性を調整するために変更され得る。例えば、圧力、流動率、温度、及び前駆体の相対比率、例えばＮＨ３対Ｎ２Ｏガスの比率は、プラズマ蒸着された窒化物層のシリコンと窒化物のモル比を調整し得る。また、酸素前駆体を含むことにより、酸窒化物層を形成するため、酸素を取り込む。一部の実施形態において、プラズマ蒸着は、シリコンと窒素の前駆体を備える周囲の大気で起こり、ハンドルウェハ及び／又はドナーウェハに窒化ケイ素の層を堆積させ得る。窒化物を堆積させるために十分な持続時間の後、酸素前駆体は、大気に取り込まれて、酸窒化物を堆積させ得る。酸窒化物層内の酸素濃度は、所定の勾配に応じて変わり得る。この酸素濃度は、ハンドル半導体窒化物層との界面において低く、ハンドル半導体酸窒化物層の表面から垂直な方向に増加する。酸窒化物を堆積させるために十分な持続時間の後、窒素前駆体の流れは止められてもよく、また堆積はケイ素前駆体と酸素ガス源で継続し、半導体酸化物、例えば二酸化ケイ素を備える絶縁体層を堆積させ得る。一部の実施形態において、誘電体層が、半導体窒化物（例えば窒化ケイ素）層と半導体酸窒化物（例えば酸窒化ケイ素）層を備えるプラズマ技術により堆積され得る。一部の実施形態において、誘電体層が、半導体窒化物（例えば窒化ケイ素）層、半導体酸窒化物（例えば酸窒化ケイ素）層、及び半導体酸化物（例えば二酸化ケイ素）層を備えるプラズマ技術により堆積され得る。有利なことに、多層の絶縁体層を備える誘電体層のプラズマ蒸着は、ガス処理の比率と同一性を変えることにより連続して、すなわち中断することなく起こり得る。
一部の実施形態において、２つの側への堆積が、低圧化学気相堆積法により行われ得る。低圧化学気相堆積法（ＬＰＣＶＤ）処理は、冷温又は高温壁で囲まれたクォーツチューブリアクタ内で行われ得る。高温壁で囲まれた炉により、バッチ処理と優れたスループットができる。この炉は、良好な熱均一性をもたらし、均一なフィルムを生じる。高温壁システムの不利な点は、堆積が炉の壁で起こり、したがってチューブの頻繁な洗浄又は交換が、堆積した材料の剥離及び粒子汚染を防ぐために必要なことである。フィルム堆積がリアクタ壁にないため、冷温壁のリアクタはメンテナンスがより少ない。低圧化学気相半導体窒化物（例えば窒化ケイ素）、半導体酸窒化物（例えば酸窒化ケイ素）、又は半導体酸化物（例えば二酸化ケイ素）は、低圧化学気相堆積法で約０．０１～１００トール、又は約０．１～１トールの圧力で形成され得る。温度は４２５～９００℃の間で変わり得る。適切な前駆体は、ＰＥＣＶＤに対して記載したものを含む。すなわち、ＬＰＣＶＤは、ハンドルウェハ及び／又はドナーウェハのフロント表面とバック表面における二酸化ケイ素の層、窒化ケイ素の層、及び酸窒化ケイ素の層の全体的な堆積に対して有効でもよい。
絶縁体層の屈折率は、約１．２～３、約１．４～２、又は約１．５～２の範囲に調整され得る。二酸化ケイ素ＳｉＯ２の後処理焼きなましと化学気相堆積法は、フィルムの接合界面又は水素含有量を調整することができる。ハンドルウェハとドナーウェハとの間の接合に対して、２マイクロメートル×２マイクロメートルの表面領域、すなわちＲＭＳ２ｘ２ ｕｍ２の二乗平均平方根の方法に従って、５オングストローム未満の粗さが有効である。一般的に、この粗さは、制御された誘導結合プラズマによるプラズマ蒸着で得られてもよく、粗面閾値未満のバイアス出力を低下させる。良好な層転写は、約５オングストローム以下の粗さによりプラズマ蒸着されるフィルムで行われる。
酸窒化ケイ素は、化学式ＳｉｘＯｙＮｚを含む組成を有する材料を備える。非晶形において、ｘ，ｙ，ｚの値は、ＳｉＯ２（二酸化ケイ素）とＳｉ３Ｎ４（窒化ケイ素）との間で連続して変わり得る。したがって、酸窒化ケイ素の層において、ｙとｚの値が、両方とも０より大きくなる。酸窒化ケイ素の公知の結晶形態はＳｉ２ＯＮ２である。一部の実施形態によれば、酸窒化ケイ素は所定の勾配形状で堆積され得る。したがって、フィルムの組成と屈折率は所定の勾配で変わり得る。一部の実施形態において、酸窒化ケイ素は、酸素前駆体（例えば酸素、水、Ｎ２Ｏ）を周囲の大気の堆積に徐々に導入することにより、窒化ケイ素のフィルムに堆積され得る。この大気はケイ素前駆体と窒素前駆体、例えばアンモニアを備えてもよい。すなわち、ＮＨ３：Ｎ２Ｏの比率は、堆積の間、酸窒化ケイ素の層内の酸素含有量を徐々に増加させるために変わり、低下し得る。一部の実施形態において、傾斜した酸窒化ケイ素の層の堆積の後、すべての窒素前駆体は大気の堆積から取り除かれ、また大気はケイ素前駆体と酸素前駆体を含む。これにより、酸窒化ケイ素の層に二酸化ケイ素の層を堆積できる。一部の実施形態によれば、酸窒化ケイ素のフィルムの屈折率の範囲は、窒化ケイ素の２．０と二酸化ケイ素の１．４５との間で変わり得る。
ＰＥＣＶＤから形成される窒化ケイ素は、従来の化学又は物理気相堆積技術に従って堆積される窒化ケイ素と構造的に異なる。従来のＣＶＤ又はＰＶＤ堆積は、一般的に、Ｓｉ３Ｎ４の化学量論を有する窒化ケイ素の層を生じる。プラズマ処理は、入力反応性ガスの比率、出力レベル、ウェハの温度、及びリアクタ全体の圧力に応じて、ＳｉｘＮｙＨｚのような組成を有するフィルムを堆積させるために制御され得る。プラズマシステム内の経路は、Ｓｉ－Ｎ接合、Ｓｉ＝Ｎ接合、及びＳｉ≡Ｎ接合を形成するために存在する。これは、プラズマエネルギーがＳｉｘＨｚとＮｙＨｚを形成するハンマーであることが原因である。例えば、屈折率と光学ギャップはＳｉ／Ｎ比で著しく変わる。より大きなシランの濃度において、フィルムはシリコン（Ｓｉ）が多くなり、屈折率は（ＬＰＣＶＤに対する２と比較して）３．０にまで達し得る。影響される他の特性は、誘電率、破壊、機械的、及び化学的（エッチング速度）を含む。
［５．高密度化焼きなまし］
１つ以上の酸化物層及び窒化物層を備えるハンドルウェハ及び／又はドナーウェハは、高密度化焼きなましに曝され得る。高密度化焼きなましは、約１０分～１０時間、約３０分～６時間、約１時間～４時間、又は約４時間のような持続時間で起こり得る。高密度化焼きなましの周囲の大気は、窒素又はアルゴン大気のように好ましくは不活性である。高密度化焼きなましの温度は、少なくとも約９００℃、約９００～１１００℃、又は約１０００～１１００℃であってもよい。有利なことに、高密度化した熱又はＣＶＤ酸化物は、堆積された酸化物よりも小さな応力を有する。また、高密度化焼きなましは誘電体層の表面粗さを減少させる。
一部の実施形態において、高密度化焼きなましは、窒化物層の厚みを約２０％、約１５％、約１４％、又は約１３％程度減らし得る。一部の特定の実施形態において、高密度化焼きなましは、窒化物層の厚みを約１３．４～１３．８％近く減らし得る。厚みの減少は、１００×｛（焼きなまし後の窒化物の平均厚み－焼きなまし前の窒化物の平均厚み）／焼きなまし前の窒化物の平均厚み｝に応じて計算される。一部の実施形態において、高密度化焼きなましは、酸化物層の厚みを約２％、又は約１％近く減らし得る。これらの層の厚みの変化は、熱酸化物上のＰＥＣＶＤ窒化物と、ＰＥＣＶＤ酸化物上のＰＥＣＶＤ窒化物の両方に当てはまる。ハンドルウェハの反りは高密度化焼きなましに伴い増加し得る。一部の特定の実施形態において、ハンドルウェハはＰＥＣＶＤ酸化物上のＰＥＣＶＤ窒化物層を備える。このウェハの曲げの増加は約２５マイクロメートル、又は約２０マイクロメートル程度でもよい。一部の特定の実施形態において、ハンドルウェハは熱酸化物上のＰＥＣＶＤ窒化物層を備える。このウェハの曲げの増加は約４０マイクロメートル、又は約３０マイクロメートル程度でもよい。一方、高密度化に誘発されるウェハの曲げ又は反りは、その後のＣＭＰステップにおいて窒化物層が薄くなることを受けて減少し得る。フィルムが高密度化されているため、反り（又は曲げ）は増加して、この層からの応力は増加する。ＰＥＣＶＤ酸化物を伴う応力は圧縮である一方、ＰＥＣＶＤ窒化物に対する応力は引張である。したがって、ＰＥＣＶＤ酸化物上のＰＥＣＶＤ窒化物の場合、酸化物と窒化物の高密度化は、より微小な反りをもたらすことを部分的に無効にする。
［６．平滑化処理］
接合表面が平滑であり、小さな欠陥密度を有する場合、ドナーウェハとハンドルウェハとの間の接合は強化される。平滑な表面は、接合が機械的な切断ステップを耐えられるようにする。ウェハが高密度化焼きなましに曝される実施形態において、接合の強化は接合表面の平滑性に直接関連する。一般的に、裸のシリコンの表面粗さは、十分強い接合を生じるように十分平滑である。１つ以上の層、例えば酸化物層と窒化物層を備えるウェハは、裸のシリコンよりも粗い表面を有し、また接合の強さに影響を及ぼし得る。熱蒸着された酸化物層は裸のシリコンよりも粗い表面を有する。一方、この表面は、許容可能な接合を生じるために一般的に十分平滑である。ＬＰＣＶＤ窒化物により堆積される窒化物層、又はＰＥＣＶＤにより堆積される酸化物層若しくは窒化物層は、十分強い接合を生じるほど一般的に十分平滑でない。
したがって、一部の実施形態において、ウェハは、化学機械研磨を受けて、接合に対して十分平滑な表面を有するウェハをもたらす。研磨の間、ウェハのフロント表面及び／又はバック表面は、研磨剤と高分子レオロジー改質剤とを備える含水スラリーに接触している。一般的に、研磨スラリーの研磨構成要素は、例えばコロイド状シリカ、アルミナ、炭化ケイ素、ダイヤモンド、炭化ホウ素、炭化タングステン、窒化チタン、酸化セシウムなどの研磨粒子を備える。高分子レオロジー改質剤は、ポリエーテルポリオール、ペクチン誘導体、ポリアクリルアミド、ポリメタクリル酸、セルロースのようなセルロース系安定剤、変性セルロース誘導体、セルロースエーテル、澱粉変性セルロース誘導体、セルロースエーテル、澱粉誘導体、ヒドロキシエチルエーテル、ヒドロキシプロピルセルロース、及びヘキサエチルセルロースのような高分子を含む。他の構成要素は、当業者に知られているようにＣＭＰ液内に含まれ得る。研磨されたウェハはＳＣ１／ＳＣ２溶液内で洗浄され、すすがれ得る。
化学機械研磨はウェハの接合に対して十分平滑な表面を生じ得る。一方、ＣＭＰが、堆積された層の少なくとも一部を除去するため、この化学機械研磨は、層の追加の厚みを堆積することを必要とし、またスループットを減らし、さらに製造コストを追加する。
したがって、一部の実施形態において、ウェハの表面はイオンミリングにより平滑化され得る。イオンミリングは、除去される材料に対して物理的なエッチングを用いる。一般的に、アルゴンイオン及び／又はヘリウムイオンは、粉砕される表面に衝突するように真空下で加速され得る。イオンは、約２０００ボルトまでの電圧において、電子放射カソードと、周囲にあるアノードとの間の放電により真空放電チャンバ内で形成される。アルゴン又は窒素などの非酸化性大気は、一般的に約１ｍａ／ｃｍ２以下の電流密度で、１×１０－３～１×１０－６トールの位数の圧力において真空チャンバ内で用いられる。実質的に、この処理は、約２ｋｅＶまでのエネルギーで粉砕される表面に向けてイオンを加速させる。イオンは、平行光学グリッドとビーム中性化フィラメントを通して真空ワークチャンバ内に加速される。平行光学イオンはワークピースに衝突するビームを形成する。このワークピースは、一般的に、水冷された支持部に配置されている。広範囲の値にわたって独立して調整できるビーム電流とイオンエネルギーを伴って、約３００オングストローム／分までのエッチング速度が得られてもよい。イオンビームの角度が表面に対して浅いとき、表面の高いスポットが、表面の最も低い位置における材料を除去することなく除去され得る。これは、堆積された材料を過剰に除去することなく、表面を有効に平滑化し、研磨する。表面に堆積される酸化物又は窒化物は、経済的であるように、できる限り平滑であることが好ましい。これは、例えばマイクロウェーブにより励起されるプラズマ源を用いることにより実現され得る（例えば、Ｂｙｕｎｇｗｈａｎ Ｋｉｍ， Ｓｕｙｅａｎ Ｋｉｍ， Ｙｏｎｇ Ｈｏ Ｓｅｏ， Ｄｏｎｇ Ｈｗａｎ Ｋｉｍ， Ｓｕｎ Ｊａｅ Ｋｉｍ， ａｎｄ Ｓａｎｇ Ｃｈｕｌ Ｊｕｎｇ； ”Ｓｕｒｆａｃｅ Ｍｏｒｐｈｏｌｏｇｙ ｏｆ ＳｉＮ Ｆｉｌｍ Ｄｅｐｏｓｉｔｅｄ ｂｙ ａ Ｐｕｌｓｅｄ－Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ａｔ Ｒｏｏｍ Ｔｅｍｐｅｒａｔｕｒｅ；” Ｊ ＮＡＮＯＳＣＩ ＮＡＮＯＴＥＣＨＮＯ； （８）； ｐｐ． １－４； ２００８を参照のこと）。
したがって、本発明の方法の一部の実施形態によれば、ハンドルウェハは、まず、熱酸化又はＰＥＣＶＤ酸化物の堆積を含む酸化物の堆積を被る。したがって、平滑な窒化ケイ素ファイルは、熱窒化物形成又はマイクロウェーブ励起ＰＥＣＶＤのような窒化物堆積技術により堆積される。結果として得られるウェハは、選択的な高密度化焼きなましに曝され得る。窒化物の表面は、選択的な焼きなましの後、接合の前の化学機械研磨又はイオンミリングにより平滑化される。
［７．バック側の層の除去］
全体的な堆積処理、例えば熱酸化及び／又はＬＰＣＶＤが用いられる実施形態において、バック側の酸化物層及び／又は窒化物層は、ＳＯＩ多層構造の製造中、一部の位置で除去される。バック側の層の除去は、例えばウェハの接合の前、ウェハの接合の後且つ機械的切断の前、及び機械的切断の後で起こり得る。バック側の除去工程のタイミングは変わり得る。また、それぞれの選択が有利な点と不利な点を有する。バック側の酸化物と窒化物が、接合の前に、（またＣＭＰの前に、）ハンドルウェハから剥がされるとき、（層を有する）接合側と（層のない）バック側との間の応力の差により、ウェハは反りが増加し得る。（例えば、バック側を除去するために用いられ得るＨＦ酸蒸気により、）接合表面へのいずれかのダメージがＣＭＰ処理で回復され得る。接合側の層がバック側のエッチング液によりエッチングされることを防ぐように注意を払うことが必要である。
代替として、ハンドルとドナーが接合され、ＳＯＩウェハが注入界面で切断することにより形成され、その後、バック側の層が除去されてもよい。これは、ハンドルウェハの接合界面が完全であり、ウェハの端部においてダメージがないという有利な点を有する。一方、ＳＯＩウェハが、除去されるバック側に固定され、取り付けられるとき、最終的に洗浄され、平滑化され、ダメージのないＳＯＩ面にダメージがあり得る。
バック側の層がＣＭＰと接合の前に除去されるとき、複数の可能性がある。
ｉ． フロント側をマスキングし、バック側をプラズマエッチングし、酸化物をウェットエッチングし、抵抗を剥ぎ、窒化物層にＣＭＰを行うこと。
ｉｉ． （エッチング液がフロント側の周りを覆うことを防ぐように注意して、）バック側フィルムをウェットエッチングするためにスピンプロセッサを用い、接合界面において窒化物層にＣＭＰを行うこと。
ＳＯＩウェハが接合されて、バック側の層が剥がされる場合、これは、スピンプロセッサを用いることにより行われ得る。このスピンプロセッサにおいて、ウェハは、端部保持チャック又はベルヌーイ型チャックにおいて下向きのＳＯＩ面に取り付けられる。
両方の実施形態において、フィルムの応力に対して「ストーニーの方程式」を用いて、応力を釣り合わせ、最終的な応力を最小化させ、ウェハの曲げを最小化させることができてもよい。このストーニーの方程式は以下の数１である。
Figure 2022084662000002
この数１において、ｒは反りの曲率であり、ｔｓは基板の厚みであり、ｔｆはフィルムの厚みであり、σｆはフィルムの応力であり、Ｅｓは基板のヤング率であり、νは基板のポアソン比である。層の応力が釣り合い得るため、バック側の層の堆積は有利である。一般的に、窒化物層は引張応力を示す一方、酸化物層は圧縮応力を示す。同等の厚みを有するフロント側とバック側の酸化物層における圧縮応力は実質的に釣り合い、ウェハの曲げを最小化する。堆積がフロント側だけで起こる実施形態において、層の厚みと組成を注意して考慮することにより、フロント側の酸化物層と窒化物層の応力が釣り合い得る。また、バック側とフロント側の両方の層の適切な厚みと組成を有するウェハは、バック側の層を除去した後も、応力を釣り合わせ得る。
図４は、本発明の一部の実施形態に記載の工程フローを示す。図４に示す実施形態に記載のバック側の層の除去は接合の前に起こる。ドナーウェハは、いずれかの全体的な堆積処理、例えば熱酸化により酸化され得る。ハンドルウェハは、いずれかの全体的な堆積処理、例えば熱酸化により酸化され、全体的な窒化物形成、例えばＬＰＣＶＤにより形成される。ウェハのいずれか又は両方が、堆積の後、高密度化焼きなましに曝され得る。高密度化焼きなましが必要である場合、好ましくは、焼きなましは、ウェハの反りが固定され、接合面の窒化物層が酸（ＨＦ）蒸気からのダメージに抵抗するため、バック側の層を剥く前に起こる。また、この処理は、好ましくは、ＣＭＰ又はイオンミリングステップの前に行われる。したがって、窒化物の接合表面は、接合の前の接合表面に対する最後の機械的動作としてＣＭＰ又はイオンミリングが行われる。（洗浄及び検査がプラズマ活性化及び接合の前に必要でもよい。）したがって、窒化物層と酸化物層が、適切な方法（例えば、単一の側のスピンエッチング、又はマスキング、ドライエッチングの除去、及び／若しくは浸漬ウェットエッチング、さらにマスキングの除去）により剥かれる。酸化物は、ウェットエッチングに対して、標準的なフッ化水素酸エッチング溶液を用いて有効に剥かれる。例えば、二酸化ケイ素のウェットエッチングは、緩衝ＨＦ溶液（フッ化アンモニウム：フッ化水素＝６（４０％の溶液）：１（４９％の溶液））を用いて起こり得る。これは、ウェットエッチングによる窒化物除去のため、濃縮したＨＦ（５０％の含水ＨＦ）、又はＨＦ（５０％の含水ＨＦ）と硝酸（７０％の硝酸）と水を備える（例えば溶液の体積が３：２：５の）溶液である。この組成物は、より高速な除去速度のため、例えば６０～９０℃に加熱され得る。また、エッチング溶液は酢酸（ＨＮＡエッチング溶液）を備える。この酢酸は、界面のエッチングされた端部からエッチングされていない端部への遷移の精度を向上させるように追加され得る。好ましくは、エッチング溶液は、ハンドルウェハの端部の周りを覆うことと、ＳＯＩウェハのテラスを形成するウェハの領域における層を破壊することができない。または、テラスにおけるドナーウェハとハンドルウェハとの間の接合は十分強くない。また、（上部ケイ素を含む）層は剥離する、又は切断において適切に転写しない。窒化物接合表面は、ＣＭＰ又はイオンミリングのような適切な平滑化処理を受ける。最後に、ドナーウェハとハンドルウェハの両方が洗浄と検査を受け得る。ウェハは、オゾン処理水とＳＣ１／ＳＣ２の化学的性質を用いて、従来の線形なウェットベンチで洗浄され得る。洗浄タンク（特にＳＣ１）は、マイクロキャビテーション及び／又は音響流による粒子除去を助けるためのメガソニック変換器を有する。最後に、ウェハはプラズマ活性化される。プラズマは減圧して形成される。このプラズマは、接合を強めるために（また表面の親水性（水接触角）を増すために）接合されるウェハの表面を変える。処理されたハンドルウェハが、ドナーウェハに接合するために形成されている。
［８．工程の種類］
したがって、本発明は、ＯＮＯ誘電体層と非絶縁体層をハンドルウェハのバック側に備えるＳＯＩ構造を生じるため、複数の工程の種類を含む。
一部の実施形態において、ＳＯＩ製造は以下のステップを有する。
１． ＰＥＣＶＤによる単一の側への酸化物層の堆積
２． ＰＥＣＶＤによる単一の側への窒化物層の堆積
３． 選択的な高密度化焼きなまし
４． ＣＭＰ又はイオンミリングによる選択的なウェハ平滑化
５． 酸化されたドナーウェハに対する接合
一部の実施形態において、ＳＯＩ製造は以下のステップを有する。
１． 熱酸化による酸化物層の両側への堆積
２． ＰＥＣＶＤによる単一の側への窒化物層の堆積
３． 選択的な高密度化焼きなまし
４． ＣＭＰ又はイオンミリングによる選択的なウェハ平滑化
５． 酸化されたドナーウェハに対する接合
６． エッチングによるバック側の酸化物の除去
一部の実施形態において、ＳＯＩ製造は以下のステップを有する。
１． 熱酸化による酸化物層の両側への堆積
２． ＬＰＣＶＤによる窒化物層の両側への堆積
３． ＬＰＣＶＤ窒化物を除去するためのバック側のプラズマエッチング
４． エッチングによるバック側の酸化物除去
５． 選択的な高密度化焼きなまし
６． ＣＭＰ又はイオンミリングによる選択的なウェハ平滑化
７． 酸化されたドナーウェハに対する接合
一部の実施形態において、ＳＯＩ製造は以下のステップを有する。
１． 熱酸化による酸化物層の両側への堆積
２． ハンドルウェハのフロント側のマスキングを用いる、ＬＰＣＶＤによる単一の側への窒化物層の堆積
３． エッチングによるバック側の酸化物除去
４． マスキングの剥離
５． 選択的な高密度化焼きなまし
６． ＣＭＰ又はイオンミリングによる選択的なウェハ平滑化
７． 酸化されたドナーウェハに対する接合
他の工程の種類は、本発明の範囲に含まれる。
［９．接合構造の形成］
図２を参照して、本明細書に記載されている方法に従って形成されている単結晶シリコンハンドルウェハのような単結晶半導体ハンドルウェハ１００は、単結晶半導体ドナーウェハ５００に接合される。この単結晶半導体ドナーウェハ５００は、従来の層転写方法に従って形成されている。好ましい実施形態において、単結晶半導体ドナーウェハ５００は、シリコン、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素、ゲルマニウム、及びその組み合わせから構成されるグループから選択される材料を備える。最終的に統合される回路装置の所望の特性に応じて、単結晶半導体（例えばシリコン）ドナーウェハ５００は、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、及びヒ素（ｎ型）のような電気的に活性のドーパントを備えてもよい。単結晶半導体（例えばシリコン）ドナーウェハの抵抗率は、１～５０オームセンチメートル、又は一般的に５～２５オームセンチメートルである。単結晶半導体ドナーウェハ５００は、酸化、注入、及び後注入洗浄を含む標準的な処理ステップを受けてもよい。したがって、エッチングされ、研磨され、また任意で酸化される単結晶半導体ドナーウェハ５００は、ドナー基板においてダメージ層を形成するため、イオン注入を受ける。
一部の実施形態において、単結晶半導体ドナーウェハ５００は誘電体層を備える。誘電体層は、単結晶半導体ドナーウェハ５００のフロント表面に形成される１つ以上の絶縁体層を備えてもよい。図２に示すように、一部の実施形態において、例えば、誘電体層４２０は、多層の絶縁体材料を備える。一方、他の構成は、本発明の範囲内である。それぞれの絶縁体材料は、二酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素から構成されるグループから選択される材料を備える。それぞれの絶縁体層は、少なくとも約１０ナノメートル、約１０～１００００ナノメートル、約１０～５０００ナノメートル、約５０～４００ナノメートル、約１００～４００ナノメートル、約５０ナノメートル、約１００ナノメートル、又は約２００ナノメートルの厚みを有してもよい。図２に示すように、誘電体層４２０は３つの層を備える。１つ、２つ、又は３つの層が単結晶半導体ハンドルウェハ１００に形成されてもよい。１つ、２つ、又は３つの層が単結晶半導体ドナーウェハ５００に形成されてもよい。また、１つ又は２つの層が単結晶半導体ハンドルウェハ１００に形成されてもよく、さらに１つ又は２つの層が単結晶半導体ドナーウェハ５００に形成されてもよい。
イオン注入は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ ＩＩ、Ｑｕａｎｔｕｍ ＬＥＡＰ、又はＱｕａｎｔｕｍ Ｘのような商業的に利用できる手段で行われ得る。注入されるイオンは、Ｈｅ、Ｈ、Ｈ２、又はその組み合わせを含む。イオン注入は、半導体ドナー基板においてダメージ層を形成するために十分な密度と持続時間であるとして実行される。注入密度は、約１０１２～１０１７ｉｏｎｓ／ｃｍ２、約１０１４～１０１７ｉｏｎｓ／ｃｍ２、又は約１０１５～１０１６ｉｏｎｓ／ｃｍ２に及び得る。注入エネルギーは、約１～３０００ｋｅＶ、又は約１０～３０００ｋｅＶに及び得る。注入エネルギーは、約１～３０００ｋｅＶ、約５～１０００ｋｅＶ、約５～２００ｋｅＶ、約５～１００ｋｅＶ、又は約５～８０ｋｅＶに及び得る。注入深さは、最終的なＳＯＩ構造において単結晶半導体素子層の厚みを決める。イオンは、約１００～３００００オングストローム、約２００～２００００オングストローム、約２０００～１５０００オングストローム、又は約１５０００～３００００オングストロームの深さに注入され得る。一部の実施形態において、注入の後、単結晶半導体ドナーウェハ、例えば単結晶シリコンドナーウェハを洗浄することが好ましくてもよい。好ましい一部の実施形態において、洗浄は、Ｐｉｒａｎｈａ洗浄、ＤＩ水すすぎ、及びＳＣ１／ＳＣ２洗浄を含む。
本発明の一部の実施形態において、Ｈｅ＋、Ｈ＋、Ｈ２＋、及びその組み合わせにより形成されるイオン注入領域を有する単結晶半導体ドナーウェハ５００は、単結晶半導体ドナー基板において熱活性化された切断面を形成するために十分な温度で焼きなましされる。適切な手段の例は、Ｂｌｕｅ Ｍモデルのような単純なボックス炉でもよい。好ましい一部の実施形態において、イオン注入された単結晶半導体ドナー基板は、約２００～３５０℃、約２２５～３２５℃、好ましくは約３００℃の温度で焼きなましされる。熱焼きなましは、約２～１０時間、又は約２～８時間の持続時間で起こり得る。これらの温度範囲での焼きなましは、熱活性化された切断面を形成するために十分である。切断面を活性化するための熱焼きなましの後、単結晶半導体ドナー基板の表面は、好ましくは洗浄される。
一部の実施形態において、イオン注入され、選択的に洗浄され、且つ選択的に焼きなましされる単結晶半導体ドナーウェハ５００は、酸素プラズマ及び／又は窒素プラズマ表面活性化に曝される。一部の実施形態において、酸素プラズマ表面活性化手段は、ＥＶＧ（登録商標）８１０ＬＴ Ｌｏｗ Ｔｅｍｐ Ｐｌａｓｍａ Ａｃｔｉｖａｔｉｏｎ ＳｙｓｔｅｍなどのＥＶ Ｇｒｏｕｐから入手できるような、商業的に利用できる手段である。イオン注入される、及び選択的に洗浄される単結晶半導体ドナーウェハは、チャンバに投入される。チャンバは真空にされ、大気圧よりも小さい圧力になるように、Ｏ２で再充填され、プラズマを形成する。単結晶半導体ドナーウェハは、約１～１２０秒に及ぶ所望の時間、このプラズマに曝される。酸素プラズマ表面酸化は、単結晶半導体ドナー基板のフロント表面を親水性にし、上述の方法に従って形成される単結晶半導体ハンドル基板に接合できるようにするために行われる。
単結晶半導体ドナーウェハ５００の親水性フロント表面、及び単結晶半導体ハンドルウェハ１００のフロント表面は、密着されて、接合構造を形成する。本発明の方法に従って、単結晶半導体ドナーウェハ５００のフロント表面、及び単結晶半導体ハンドルウェハ１００のフロント表面のそれぞれが１つ以上の絶縁体層を備えてもよい。絶縁体層は接合構造の誘電体層を形成する。図２を参照して、代表的な誘電体層４２０を示す。図に示すように、接合構造の誘電体層４２０は、第１酸化物層２００、窒化物層３００、及び第２酸化物層４００を備えてもよい。別の構成は、本発明の範囲内である。
機械的接合が相対的に弱いため、接合構造は、単結晶半導体ドナーウェハ５００と単結晶半導体ハンドルウェハ１００との間の接合を固めるためにさらに焼きなましされる。本発明の一部の実施形態において、接合構造は、単結晶半導体ドナー基板において熱活性化された切断面を形成するために十分な温度で焼きなましされる。適切な手段の例は、Ｂｌｕｅ Ｍモデルのような単純なボックス炉でもよい。一部の実施形態において、接合構造は、約２００～４００℃、約３００～４００℃、又は約３５０～４００℃の温度で焼きなましされる。
一部の実施形態において、焼きなましは、相対的に高圧、すなわち約０．５～２００ＭＰａ、約０．５～１００ＭＰａ、約０．５～５０ＭＰａ、約０．５～１０ＭＰａ、又は約０．５～５ＭＰａで起こり得る。従来の接合方法において、温度は「自動切断」により制限され得る。これは、注入面におけるプレートレットの圧力が外部の平衡圧力を越えるとき、起こる。したがって、従来の焼きなましは、自動切断のため、約３５０～４００℃の間の接合温度に制限され得る。注入と接合の後、ウェハは弱く結合している。一方、ウェハの間のギャップは、ガス貫通又はガス漏れを防ぐために十分である。弱い接合は熱処理により強化され得る。一方、注入の間、形成される空洞はガスで満たされる。加熱する間、空洞内部のガスは圧力を加える。圧力が、投与量に応じて、０．２～１ＧＰａに達し得ることが推定される（Ｃｈｅｒｋａｓｈｉｎ ｅｔ ａｌ．， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． １１８， ２４５３０１（２０１５））。圧力が臨界値を越えるとき、層が剥離する。これは、自動切断又は熱切断と呼称される。これは、焼きなましにおいて、より高温になること又はより長時間になることを防ぐ。本発明の一部の実施形態によれば、接合は、上昇した圧力、例えば約０．５～２００ＭＰａ、約０．５～１００ＭＰａ、約０．５～５０ＭＰａ、約０．５～１０ＭＰａ、又は約０．５～５ＭＰａで起こる。したがって、この圧力により、上昇した温度で接合できる。一部の実施形態において、接合構造は、約３００～７００℃、約４００～６００℃、約４００～４５０℃、約４５０～６００℃、又は約３５０～４５０℃の温度で焼きなましされる。熱量を増すことは、接合の強さに好ましい効果を有する。熱焼きなましは、約０．５～１０時間、又は約０．５～３時間の持続時間、好ましくは約２時間の持続時間で起こり得る。これらの温度範囲での熱焼きなましは、熱活性化された切断面を形成するために十分である。従来の接合焼きなましにおいて、ハンドルウェハとドナーウェハの両方の端部は、ロールオフのため、遠く離れ得る。この領域において、層転写はない。この領域はテラスと呼称される。このテラスを減らすため、圧力を加えられた接合が求められ、端部に向けてＳＯＩ層をさらに伸ばす。この仕組みは、圧縮され、外側を「絞めた」、空気を閉じ込めるポケットに基づく。切断面を活性化するための熱焼きなましの後、接合構造は切断され得る。
熱焼きなましの後、単結晶半導体ドナーウェハ５００と単結晶半導体ハンドルウェハ１００との間の接合は、切断面における接合構造の切断により層転写を始めるために十分強い。切断は、当業者に知られている技術に応じて起こり得る。一部の実施形態において、接合構造は、片側において、固定された吸着カップに貼り付けられ、また別の片側において、ヒンジアーム上の追加の吸着カップにより貼り付けられる従来の切断位置に配置され得る。亀裂は吸着カップの取り付け部の近くで始まる。また、可動アームは、ウェハを部分的に切断するヒンジ周りで回転する。この切断により、半導体ドナーウェハの一部を除去し、単結晶半導体素子層６００、好ましくはシリコン素子層を絶縁体上半導体複合構造に残す（図３参照）。
切断の後、切断された構造は、転写された素子層６００と単結晶半導体ハンドルウェハ１００との間の接合をさらに強化するため、高温焼きなましに曝される。適切な手段の例は、ＡＳＭ Ａ４００のような垂直型炉でもよい。好ましい一部の実施形態において、接合構造は、約１０００～１２００℃、好ましくは約１０００℃の温度で焼きなましされる。熱焼きなましは、約０．５～８時間、好ましくは約４時間の持続時間で起こり得る。これらの温度範囲での熱焼きなましは、転写された素子層と単結晶半導体ハンドル基板との間の接合を強化するために十分である。
切断と高温焼きなましの後、接合構造は、薄い熱酸化物と洗浄粒子を表面から除去するために考案された洗浄処理に曝され得る。一部の実施形態において、単結晶半導体素子層は、搬送ガスとしてＨ２を用いて、水平流単一ウェハエピタキシャルリアクタ内で気相ＨＣｌエッチング処理を受けることにより、所望の厚みと平滑性をもたらされ得る。一部の実施形態において、半導体素子層６００は、約２０ナノメートル～３マイクロメートル、約２０ナノメートル～２マイクロメートル、約２０ナノメートル～１．５マイクロメートル、又は約１．５マイクロメートル～３マイクロメートルの厚みを有してもよい。
一部の実施形態において、エピタキシャル層は、転写された単結晶半導体素子層６００に堆積され得る。堆積されたエピタキシャル層は、基礎となる単結晶半導体素子層６００と実質的に同じ電気的特性を備えてもよい。代替として、エピタキシャル層は、基礎となる単結晶半導体素子層６００と異なる電気的特性を備えてもよい。エピタキシャル層は、シリコン、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素、ゲルマニウム、及びその組み合わせから構成されるグループから選択される材料を備えてもよい。最終的に統合される回路装置の所望の特性に応じて、エピタキシャル層は、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、及びヒ素（ｎ型）のような電気的に活性のドーパントを備えてもよい。エピタキシャル層の抵抗率は、１～５０オームセンチメートル、又は一般的に５～２５オームセンチメートルに及び得る。一部の実施形態において、エピタキシャル層は、約２０ナノメートル～３マイクロメートル、約２０ナノメートル～２マイクロメートル、約２０ナノメートル～１．５マイクロメートル、又は約１．５マイクロメートル～３マイクロメートルの厚みを有してもよい。
仕上げされたＳＯＩウェハは、単結晶半導体ハンドルウェハ１００、誘電体層４２０、及び半導体素子層６００を備え、最終工程の計測検査を受け、最後に、一般的なＳＣ１－ＳＣ２処理を用いて洗浄される。
以下の非限定的な例は、本発明の実施形態を示す。
［実施例１．バック側除去のないＳＯＩウェハの製造］
この実施例１は、バック側の層を除去するための工程ステップがないＳＯＩ製造を示す。１５～１６Ωｃｍの抵抗率を有する直径２００ｍｍの単結晶シリコンｐ型（ホウ素ドープ）ウェハが２５個形成される。酸素濃度は８．０ＰＰＭＡ（ＳＥＭＩ ＭＦ １１８８－１１０５）と測定される。これらのウェハは最終的なＯＮＯＳＯＩ構造のハンドルウェハである。ハンドルウェハは、２００ｎｍの酸化物の公称厚みを有する二酸化ケイ素層でウェハを包むため、ＡＳＭ Ａ４００ＸＴ垂直型チューブ内でウェット熱酸化により酸化される。ウェハは、目標厚み１７５ｎｍで堆積される窒化物でウェハを包むため、チューブ炉内で、ＬＰＣＶＤ窒化物の堆積に曝される。２５個のウェハそれぞれの接合表面は、目標厚み７５ｎｍに対するシリカ研磨スラリーで、Ｍｉｒｒａ Ｍｅｓａ ２００ｍｍ ＣＭＰツールを用いて化学機械研磨される。セットアップのため、ロット内の最初の６個のウェハが、異なる持続時間で研磨され、洗浄される。また、窒化物層の厚みが、除去速度を定め、且つＣＭＰ研磨時間を設定するため、測定される。残りの１９個のウェハは、設定した研磨時間で研磨される。ウェハは、洗浄され、また窒化物層の厚み、平面度、反り、及びＫＬＡ Ｔｅｎｃｏｒ ＳＰ１表面検査に対して測定される。１個のウェハ（最初の６個の研磨速度セットアップウェハの内の１個）が金属サンプリングを受けて、２４個のウェハを接合する。
９．５Ωｃｍの抵抗率を有する直径２００ｍｍのドナーシリコンｐ型（ホウ素ドープ）ウェハ２５個の平行なグループが形成される。酸素濃度は８．０ＰＰＭＡ（ＳＥＭＩ ＭＦ １１８８－１１０５）と測定される。ドナーウェハは、２００ｎｍの酸化物の公称厚みを有する二酸化ケイ素層でウェハを包むため、ＡＳＭ Ａ４００ＸＴ垂直型チューブ内でウェット熱酸化により酸化される。洗浄と表面検査工程が、酸化処理、又は酸素計測及び平面度／反り測定中のウェハの取り扱いにより生じるいずれかの粒子を除去するために行われる。次に、３個のドナーウェハは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ Ｘイオン注入機を用いて、（６０ＫｅＶのエネルギーを用いて１．１Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）ヘリウムと（７１ＫｅＶのエネルギーを用いて０．５５Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）Ｈ２＋イオンを注入される。ドナーウェハは、注入工程又は取り扱いにより生じるいずれかの汚染物質又は粒子を除去するため、一連の大まかな洗浄と微細洗浄と検査を通過する。これにより、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じる。
上述のように形成されるＮＯ誘電体層を備える２４個のハンドルウェハが、上述のように生じる２４個のドナーウェハに接合される。ＳＯＩ構造を形成するための手順は以下のように行われる。
（ａ）ペアリング
ドナーウェハがハンドルウェハに合致するように、１組のウェハが並べられる。
（ｂ）プラズマ活性化
それぞれのペアに対するドナーウェハの接合界面とハンドルウェハの接合界面は、低圧下（０．４５ｍｂａｒまで）の窒素ガス、４００ｋＨｚまでの周波数で６０Ｗまでの上部電極電力、及び５０ｋＨｚまでの周波数で５００Ｗまでの下部電極電力を用いるＥＶＧ ８００ 低温直列プラズマ活性化を用いてプラズマ活性化される。電極は、（作動圧力下で）合計１５秒間電圧を加えられる。プラズマ活性化は、ドナー接合表面とハンドル接合表面に対して連続して（一度に１つの接合表面に）行われる。
（ｃ）すすぎ
それぞれのウェハはプラズマ活性化チャンバから外される。また、活性化された接合表面は、脱イオンされたウェハ内ですすがれる。すすがれたウェハは遠心力で脱水される。
（ｄ）接触接合
ドナーとハンドルの接合ペアは、接合表面が互いに対向しながら接合チャンバに配置される。接合チャンバの圧力は約１５０ｍｂａｒに減少する。また、ウェハは密接している。ウェハの分離はファンデルワールス反発力により制限される。接触ピンが端部近くのドナーウェハの外部表面に取り付けられる。接触力は局所的なファンデルワールス反発力より大きい。接触ピンの力は、接触点から発するように接合波を生じる。また、この波の範囲内で、２つの接合表面が接合する。接合波は、すべての方向において端部に向けて外側に移動する。波が接合ペアの全周で完全に端部に移動するとき、（この段階の）接合工程は完了する。
（ｅ）焼きなまし
２４個の接合ペアが工程カセットに集められる。接合ペアは、接合を強めるため、Ｌｉｎｄｂｅｒｇｈ Ｂｌｕｅ Ｍ対流オーブンにおいて、約２５０～３７５℃に及ぶ温度で１～４時間、焼きなましされる。また、焼きなましは、水素とヘリウムで満たされたプレートレットをドナーウェハの注入面に沿って核形成成長させる。４２５～４７５℃以上に及ぶ温度での焼きなましにより、プレートレットを成長させ、互いに結合し、切断面を形成する。この切断面は熱切断をもたらし得る。この例において、ウェハは、３５０℃で２時間、接合焼きなましされる。（増産と減産の時間は合計３５分である。）
（ｆ）機械的切断
十分冷却すると、接合ペアは、ＯＮＯ ＢＯＸ構造を備えるＳＯＩウェハを形成するため、機械的に切断される。この構造は、ハンドル側を下にして接合ペアを固定することにより切断される。回転する上部アームに設けられた一連の吸着カップは（真空が作用されながら）、ドナーウェハに上向きの力を作用する。かみそり刃は、端部輪郭の間の接合ペアに接触して、力を与えるように移動する。かみそり刃の力はドナーウェハに亀裂を生じる。亀裂は、プレートレットと微視的破壊で満たされた注入面（範囲）の深さに達する。この亀裂は、ドナーウェハのバック側を引く上部アームから与えられる応力ですべての方向に広がる。ドナーウェハの残りは、新たに形成されたＳＯＩウェハから分離する。また、この残りの／使用済みのウェハは、切断波が伝播するにつれて、ＳＯＩウェハから剥がれる。
（ｇ）表面洗浄及び検査
新たに形成されたＳＯＩウェハは、切断又はウェハの取り扱いにおいて生じるいずれかの粒子を除去するため、洗浄され、検査される。層（下部酸化物、窒化物、上部酸化物、及び上部ケイ素）の厚み、及び平面度又は反りが測定される。
（ｈ）強化焼きなまし
構造は、接合界面をさらに強化するため、１０００℃で４時間、焼きなましされる（プレエピタキシー平滑化焼きなまし又はＰＥＳＡ）。この構造は、焼きなまし中、形成し得る酸化物を除去するため、洗浄される。
（ｉ）エピタキシャル薄化
切断のダメージは除去される。また、上部ケイ素層はエピタキシーリアクタ内で薄化される。上部ケイ素は約２２５ｎｍから１４８ｎｍの目標に薄化される。その後、ウェハは洗浄及び検査される。洗浄処理は、約３ｎｍを除去し、１４５ｎｍの最終的な上部ケイ素の厚みを残す。上部酸化物の厚みは約２００ｎｍであり、窒化物の厚みは約７５ｎｍであり、また下部酸化物の厚みは約２００ｎｍである。
この工程を用いる窒化物酸化物間接合の品質は優れている。接合界面のＴＥＭ断面図は、明らかな空間と不完全な接合界面がないことを示す。また、ＨＦアンダーカットデータ（接合界面におけるＨＦ内部のウィッキングの試験）は非常に小さく、平均約２．５マイクロメートルである。一般的に、ＰＥＳＡ工程と呼称される、低温を用いて形成されるＳＯＩウェハは、少なくとも１０マイクロメートル、多くの場合、約５０マイクロメートル以上のより大きなＨＦアンダーカットを示す。これは、酸化物が低温ＰＥＳＡ工程で流れない一方、酸化物が高温（例えば１１２５℃）で流れることが原因である。一方、ウェハは高温で滑りやすい。また、一部のＳＯＩ生成物（例えばチャージトラップ層（ＣＴＬ）ＳＯＩウェハ）に対して、高温により、ポリシリコンＣＴＬ層を再結晶化させて、機能性の損失（ＨＤ２損失の減少）をもたらす。
［実施例２．単一の側への酸化物と窒化物の堆積を受けるハンドル基板を備えるＳＯＩウェハの製造］
（直径２００ｍｍの）３個のハンドルシリコンウェハはＰＥＣＶＤ酸化物の堆積処理を受ける。このＰＥＣＶＤ酸化物の堆積処理は、２００ｎｍの厚みを有するＰＥＣＶＤ酸化物層を接合表面に堆積する。堆積手段はＬＡＭ Ｓｅｑｕｅｌ Ｃ２である。ＰＥＣＶＤ酸化物層の上に、１７５ｎｍの厚みのＰＥＣＶＤ窒化物の層は、同じＰＥＣＶＤ堆積手段を用いて堆積される。１個のウェハは高密度化焼きなましを受ける。この高密度化焼きなましにおいて、ウェハは、窒素環境大気圧における１１００℃で４時間、焼きなましを受ける。（一方が高密度化されている）２個のウェハは、約７５ｎｍの厚みの窒化物層を残すようにＭｉｒａ Ｍｅｓａ ＣＭＰ手段において化学機械研磨される。したがって、１個のハンドルウェハは高密度化も研磨もされない。研磨後の洗浄処理が、清浄で乾燥した表面を生じるために行われる。微細な洗浄と表面検査が、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じるために行われる。
３個のドナーウェハは、２００ｎｍの酸化物の公称厚みを有する二酸化ケイ素層でウェハを包むため、ＡＳＭ Ａ４００ＸＴ垂直型チューブ内でウェット熱酸化により酸化される。洗浄と表面検査工程が、酸化処理、又は酸素計測及び平面度／反り測定中のウェハの取り扱いにより生じるいずれかの粒子を除去するために行われる。次に、３個のドナーウェハは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ Ｘイオン注入機を用いて、（６０ＫｅＶのエネルギーを用いて１．１Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）ヘリウムと（７１ＫｅＶのエネルギーを用いて０．５５Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）Ｈ２＋イオンを注入される。ドナーウェハは、注入工程又は取り扱いにより生じるいずれかの汚染物質又は粒子を除去するため、一連の大まかな洗浄と微細洗浄と検査を通過する。これにより、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じる。
ＳＯＩ構造を形成するための手順は以下のように行われる。
（ａ）ペアリング
ドナーウェハがハンドルウェハに合致するように、１組のウェハが並べられる。
（ｂ）プラズマ活性化
それぞれのペアに対するドナーウェハの接合界面とハンドルウェハの接合界面は、低圧下（０．４５ｍｂａｒまで）の窒素ガス、４００ｋＨｚまでの周波数で６０Ｗまでの上部電極電力、及び５０ｋＨｚまでの周波数で５００Ｗまでの下部電極電力を用いるＥＶＧ ８００ 低温直列プラズマ活性化を用いてプラズマ活性化される。電極は、（作動圧力下で）合計１５秒間電圧を加えられる。プラズマ活性化は、ドナー接合表面とハンドル接合表面に対して連続して（一度に１つの接合表面に）行われる。
（ｃ）すすぎ
それぞれのウェハはプラズマ活性化チャンバから外される。また、活性化された接合表面は、脱イオンされたウェハ内ですすがれる。すすがれたウェハは遠心力で脱水される。
（ｄ）接触接合
ドナーとハンドルの接合ペアは、接合表面が互いに対向しながら接合チャンバに配置される。接合チャンバの圧力は約１５０ｍｂａｒに減少する。また、ウェハは密接している。ウェハの分離はファンデルワールス反発力により制限される。接触ピンが端部近くのドナーウェハの外部表面に取り付けられる。接触力は局所的なファンデルワールス反発力より大きい。接触ピンの力は、接触点から発するように接合波を生じる。また、この波の範囲内で、２つの接合表面が接合する。接合波は、すべての方向において端部に向けて外側に移動する。波が接合ペアの全周で完全に端部に移動するとき、（この段階の）接合工程は完了する。
（ｅ）焼きなまし
接合ペアが工程カセットに集められる。接合ペアは、接合を強めるため、Ｌｉｎｄｂｅｒｇｈ Ｂｌｕｅ Ｍ対流オーブンにおいて、約２５０～３７５℃に及ぶ温度で１～４時間、焼きなましされる。また、焼きなましは、水素とヘリウムで満たされたプレートレットをドナーウェハの注入面に沿って核形成成長させる。４２５～４７５℃以上に及ぶ温度での焼きなましにより、プレートレットを成長させ、互いに結合し、切断面を形成する。この切断面は熱切断をもたらし得る。この例において、ウェハは、３５０℃で２時間、接合焼きなましされる。（増産と減産の時間は合計３５分である。）
（ｆ）機械的切断
十分冷却すると、接合ペアは、ＯＮＯ ＢＯＸ構造を備えるＳＯＩウェハを形成するため、機械的に切断される。この構造は、ハンドル側を下にして接合ペアを固定することにより切断される。回転する上部アームに設けられた一連の吸着カップは（真空が作用されながら）、ドナーウェハに上向きの力を作用する。かみそり刃は、端部輪郭の間の接合ペアに接触して、力を与えるように移動する。かみそり刃の力はドナーウェハに亀裂を生じる。亀裂は、プレートレットと微視的破壊で満たされた注入面（範囲）の深さに達する。この亀裂は、ドナーウェハのバック側を引く上部アームから与えられる応力ですべての方向に広がる。ドナーウェハの残りは、新たに形成されたＳＯＩウェハから分離する。また、この残りの／使用済みのウェハは、切断波が伝播するにつれて、ＳＯＩウェハから剥がれる。
（ｇ）表面洗浄及び検査
新たに形成されたＳＯＩウェハは、切断又はウェハの取り扱いにおいて生じるいずれかの粒子を除去するため、洗浄され、検査される。表面検査（例えばＫＬＡ Ｔｅｎｃｏｒ ＳＰ１）及び外観検査は、ＰＥＣＶＤ酸化物上に堆積されるＰＥＣＶＤ窒化物を用いて形成され、接合の前に研磨されないＯＮＯ ＳＯＩウェハが層転写欠陥（空間）を有することを示す。層（下部酸化物、窒化物、上部酸化物、及び上部ケイ素）の厚み、及び平面度又は反りが測定される。
（ｈ）強化焼きなまし
構造は、接合界面をさらに強化するため、１１２５℃で４時間、焼きなましされる（プレエピタキシー平滑化焼きなまし又はＰＥＳＡ）。この焼きなましは、２～４時間、１０００～１１２５℃に及ぶ温度になり得る。この構造は、焼きなまし中、形成し得る酸化物を除去するため、洗浄される。
（ｉ）エピタキシャル薄化
切断のダメージは除去される。また、上部ケイ素層はエピタキシーリアクタ内で薄化される。上部ケイ素は約２２５ｎｍから１４８ｎｍの目標に薄化される。その後、ウェハは洗浄及び検査される。洗浄処理は、約３ｎｍを除去し、１４５ｎｍの最終的な上部ケイ素の厚みを残す。上部酸化物の厚みは約２００ｎｍであり、窒化物の厚みは約７５ｎｍであり、また下部酸化物の厚みは約２００ｎｍである。
図５Ａ及び５Ｂは、この例に従って形成された２つのウェハの光点欠陥密度図を示す。ＬＰＤはＫＬＡ Ｔｅｎｃｏｒ ＳＰ１表面検査も用いて測定される。図５Ａは、高密度化と研磨を受けたウェハのＬＰＤ密度を示す。図５Ｂは、研磨の前に高密度化されていないウェハのＬＰＤ密度を示す。これらの図は、良好な層転写と小さな欠陥性を示す。
表１は、最終工程におけるウェハの反りを示す。これらのウェハは、（層を備える）フロント側と（層を備えない）バック側との間のフィルムの応力差により反る。焼きなまし工程により、反りを減少させるようにみえる。これは、焼きなまし工程が層の厚みを縮めると分かることにより説明され得る。焼きなまし工程がＣＭＰの前に行われる場合、ＣＭＰの材料除去は小さく（この場合、約２０ｎｍ未満に）なる。
Figure 2022084662000003
図６Ａ及び６Ｂは、ハンドル窒化物とドナー酸化物との間の接合界面のＴＥＭ断面図である。図６Ａは、高密度化と研磨を受けたウェハの界面を示す。図６Ｂは、研磨の前に高密度化されていないウェハの界面を示す。窒化物（ハンドル）と酸化物（ドナー）との間の接合は良好である。また、目に見える亀裂、空間、又は割れが界面にない。この界面は、ハンドル（ＰＥＣＶＤ）酸化物とＰＥＣＶＤ酸化物の上部に堆積されるハンドル（ＰＥＣＶＤ）窒化物との間の界面と同じにみえる。ＰＥＣＶＤ酸化物により生じる粗い表面のため、（この層を平滑化するためのＣＭＰがないため、）ＰＥＣＶＤ酸化物とＰＥＣＶＤ窒化物との間の界面は、研磨された窒化物と（相対的に平滑な）熱酸化物との間の反対側の界面よりも粗い。
［実施例３．両側への酸化物の堆積と単一の側への窒化物の堆積を受けるハンドル基板を備えるＳＯＩウェハの製造］
（直径２００ｍｍの）３個のハンドルシリコンウェハは熱酸化処理を受け、２００ｎｍの厚みを有する熱酸化物層でウェハを包む。熱酸化物層の上に、１７５ｎｍの厚みのＰＥＣＶＤ窒化物の層は、同じＰＥＣＶＤ堆積手段を用いて堆積される。１個のウェハは高密度化焼きなましを受ける。この高密度化焼きなましにおいて、ウェハは、窒素環境大気圧における１１００℃で４時間、焼きなましを受ける。（一方が高密度化されている）２個のウェハは、約７５ｎｍの厚みの窒化物層を残すようにＭｉｒａ Ｍｅｓａ ＣＭＰ手段において化学機械研磨される。したがって、１個のハンドルウェハは高密度化も研磨もされない。研磨後の洗浄処理が、清浄で乾燥した表面を生じるために行われる。微細な洗浄と表面検査が、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じるために行われる。
３個のドナーウェハは、２００ｎｍの酸化物の公称厚みを有する二酸化ケイ素層でウェハを包むため、ＡＳＭ Ａ４００ＸＴ垂直型チューブ内でウェット熱酸化により酸化される。洗浄と表面検査工程が、酸化処理、又は酸素計測及び平面度／反り測定中のウェハの取り扱いにより生じるいずれかの粒子を除去するために行われる。次に、３個のドナーウェハは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ Ｘイオン注入機を用いて、（６０ＫｅＶのエネルギーを用いて１．１Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）ヘリウムと（７１ＫｅＶのエネルギーを用いて０．５５Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）Ｈ２＋イオンを注入される。ドナーウェハは、注入工程又は取り扱いにより生じるいずれかの汚染物質又は粒子を除去するため、一連の大まかな洗浄と微細洗浄と検査を通過する。これにより、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じる。
３個のハンドルウェハは、実施例２に開示されているものと同じ手順で、酸化された３個のドナーウェハに接合される。図７Ａ及び７Ｂは、この例に従って形成された２つのウェハの光点欠陥密度図を示す。ＬＰＤはＫＬＡ Ｔｅｎｃｏｒ ＳＰ１表面検査も用いて測定される。図７Ａは、高密度化と研磨を受けたウェハのＬＰＤ密度を示す。図７Ｂは、研磨の前に高密度化されていないウェハのＬＰＤ密度を示す。これらのウェハは、実施例２の方法に従って形成されたウェハと比べて、表面欠陥性が大きい。高密度化しない焼きなましは熱切断される。熱切断は、接合焼きなましの間、ウェハが切断するとき、起こる。接合強化焼きなまし工程の温度及び／又は時間が減少するとき、熱切断を防ぐことができる。
表２は、最終工程におけるウェハの反りを示す。これらのウェハは、（層を備える）フロント側と（層を備えない）バック側との間のフィルムの応力差により反る。焼きなまし工程により、反りを減少させるようにみえる。これは、焼きなまし工程が層の厚みを縮めると分かることにより説明され得る。焼きなまし工程がＣＭＰの前に行われる場合、ＣＭＰの材料除去は小さく（この場合、約２０ｎｍ未満に）なる。
Figure 2022084662000004
表１及び２を比べて、フィルム応力が両側で同じであるため、熱酸化物を備えるウェハが小さな反りを有していることが分かる。酸化物がウェハのバック側から除去されるとき、反りは増加する。バック側の酸化物層は、（ＳＯＩ上部ケイ素表面を保護するため、）ベルヌーイ型チャックを用いるスピンプロセッサにより除去され得る。
図８Ａ及び８Ｂは、ハンドル窒化物とドナー酸化物との間の接合界面のＴＥＭ断面図である。図８Ａは、高密度化と研磨を受けたウェハの界面を示す。図８Ｂは、研磨の前に高密度化されていないウェハの界面を示す。窒化物（ハンドル）と酸化物（ドナー）との間の接合は良好である。また、目に見える亀裂、空間、又は割れが界面にない。
［実施例４．両側への酸化物の堆積と両側への窒化物の堆積を受けるハンドル基板を備えるＳＯＩウェハの製造］
（直径２００ｍｍの）３個のハンドルシリコンウェハは熱酸化処理を受け、２００ｎｍの厚みを有する熱酸化物層でウェハを包む。熱酸化物層の上に、１７５ｎｍの厚みのＬＰＣＶＤ窒化物の層は堆積される。ウェハはフロント側においてマスキングされる。ハンドルウェハのバック側における窒化物層はプラズマエッチングにより除去される。プラズマエッチングは、（裸のバック側表面がプラズマエッチングにより外見上変わることを防ぐため、）酸化物が除去される前に終了される。酸化物は、ウェットＨＦエッチングを用いて剥離される。最後に、フロント側マスキングは除去される。これにより、バック側に層のないウェハを生じる。
１個のウェハは高密度化焼きなましを受ける。この高密度化焼きなましにおいて、ウェハは、窒素環境大気圧における１１００℃で４時間、焼きなましを受ける。（一方が高密度化されている）２個のウェハは、約７５ｎｍの厚みの窒化物層を残すようにＭｉｒａ Ｍｅｓａ ＣＭＰ手段において化学機械研磨される。したがって、１個のハンドルウェハは高密度化も研磨もされない。研磨後の洗浄処理が、清浄で乾燥した表面を生じるために行われる。微細な洗浄と表面検査が、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じるために行われる。
３個のドナーウェハは、２００ｎｍの酸化物の公称厚みを有する二酸化ケイ素層でウェハを包むため、ＡＳＭ Ａ４００ＸＴ垂直型チューブ内でウェット熱酸化により酸化される。洗浄と表面検査工程が、酸化処理、又は酸素計測及び平面度／反り測定中のウェハの取り扱いにより生じるいずれかの粒子を除去するために行われる。次に、３個のドナーウェハは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ Ｘイオン注入機を用いて、（６０ＫｅＶのエネルギーを用いて１．１Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）ヘリウムと（７１ＫｅＶのエネルギーを用いて０．５５Ｅ１６ａｔｍｏｓ／ｃｍ２投与する）Ｈ２＋イオンを注入される。ドナーウェハは、注入工程又は取り扱いにより生じるいずれかの汚染物質又は粒子を除去するため、一連の大まかな洗浄と微細洗浄と検査を通過する。これにより、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じる。
３個のハンドルウェハは、実施例２に開示されているものと同じ手順で、酸化された３個のドナーウェハに接合される。図９Ａ及び９Ｂは、この例に従って形成された２つのウェハの光点欠陥密度図を示す。ＬＰＤはＫＬＡ Ｔｅｎｃｏｒ ＳＰ１表面検査も用いて測定される。図９Ａは、高密度化と研磨を受けたウェハのＬＰＤ密度を示す。図９Ｂは、研磨の前に高密度化されていないウェハのＬＰＤ密度を示す。表面図の左側下方に示すように、図８Ｂに示すウェハは窒化物層において傷を有する。
表３は、最終工程において、バック側の層を剥離した後における裸のウェハの反りを示す。バック側の層が剥離して、反りが増加することが分かる。
Figure 2022084662000005
本発明を詳細に記載したことにより、添付された請求項において定義されている本発明の範囲から逸脱することなく、変更及び変化させられることが分かる。
本発明又は好ましい実施形態の要素を示すとき、「ある」、「上記」、及び「該」は、１つ以上の要素があることをいうように意図されている。「備える」、「含む」、及び「有する」という用語は、包括的であり、且つ挙げられた要素以外の追加の要素があり得ることをいうように意図されている。
上述を考慮して、本発明の複数の目的が達成され、且つ他の有利な点が得られることが示される。
本発明の範囲から逸脱することなく、上述の製品と方法において、複数の変更が行われ得るため、上述の記載に含まれ、且つ添付図面に示す、すべての事項は、限定的な意味ではなく実例として説明されることが意図されている。

Claims (31)

  1. 多層構造を形成する方法であって、
    前記方法は、
    単結晶シリコンハンドルウェハのフロントハンドル表面にフロントハンドル二酸化ケイ素層を、また単結晶シリコンハンドルウェハのバックハンドル表面にバックハンドル二酸化ケイ素層を形成するステップ（ａ）を備えており、
    前記単結晶シリコンハンドルウェハは、一般的に平行である主要な２つの表面を備えており、
    前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面であり、
    前記表面の他方は、前記単結晶シリコンハンドルウェハの前記バックハンドル表面であり、
    前記単結晶シリコンハンドルウェハは、
    前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、
    前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、
    及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備えており、
    前記方法は、
    前記フロントハンドル二酸化ケイ素層にフロントハンドル窒化ケイ素層を、また前記バックハンドル二酸化ケイ素層にバックハンドル窒化ケイ素層を形成するステップ（ｂ）と、
    接合構造を形成するため、単結晶シリコンドナーウェハのフロントドナー表面におけるドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合するステップ（ｃ）とを備えており、
    前記単結晶シリコンドナーウェハは、一般的に平行である主要な２つの表面を備えており、
    前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面であり、
    前記表面の他方は、前記単結晶シリコンドナーウェハのバックドナー表面であり、
    前記単結晶シリコンドナーウェハは、
    前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー表面を接合する円周端部、
    前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー表面との間の中央面、
    及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー表面との間のバルク領域を備えており、
    前記単結晶シリコンドナーウェハは、イオン注入により形成されるダメージ層を備えており、
    前記方法は、
    前記バックハンドル窒化ケイ素層を除去するステップ（ｄ）と、
    前記バックハンドル二酸化ケイ素層を除去するステップ（ｅ）とを備える、ことを特徴とする方法。
  2. 前記ステップ（ｃ）は前記ステップ（ｄ）と前記ステップ（ｅ）の前に起こる、ことを特徴とする請求項１の方法。
  3. 前記バックハンドル窒化ケイ素層はプラズマエッチングにより除去される、ことを特徴とする請求項２の方法。
  4. 前記バックハンドル二酸化ケイ素層はウェットエッチングにより除去される、ことを特徴とする請求項２又は３の方法。
  5. 前記ステップ（ｄ）と前記ステップ（ｅ）は前記ステップ（ｃ）の前に起こる、ことを特徴とする請求項１の方法。
  6. 前記バックハンドル窒化ケイ素層はプラズマエッチングにより除去される、ことを特徴とする請求項５の方法。
  7. 前記バックハンドル二酸化ケイ素層はウェットエッチングにより除去される、ことを特徴とする請求項５又は６の方法。
  8. 前記フロントハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記フロントハンドル表面に熱酸化により形成されており、
    前記バックハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記バックハンドル表面に熱酸化により形成されている、ことを特徴とする請求項１～７のいずれかの方法。
  9. 前記フロントハンドル窒化ケイ素層が前記フロントハンドル二酸化ケイ素層に低圧化学気相堆積法により形成されており、
    前記バックハンドル窒化ケイ素層が前記バックハンドル二酸化ケイ素層に低圧化学気相堆積法により形成されている、ことを特徴とする請求項１～８のいずれかの方法。
  10. 前記方法は、前記フロントハンドル二酸化ケイ素層、前記フロントハンドル窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントハンドル二酸化ケイ素層と前記フロントハンドル窒化ケイ素層とを有する前記単結晶シリコンハンドルウェハの焼きなましを備えており、
    前記焼きなましは、単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に起こる、ことを特徴とする請求項１～９のいずれかの方法。
  11. 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面のイオンミリングを備える、ことを特徴とする請求項１～１０のいずれかの方法。
  12. 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面の化学機械研磨を備える、ことを特徴とする請求項１～１０のいずれかの方法。
  13. 前記フロントハンドル窒化ケイ素層と前記ドナー二酸化ケイ素層との間の接合を強化するために十分な温度と時間で前記接合構造を焼きなますことを備える、ことを特徴とする請求項１～１２のいずれかの方法。
  14. 前記単結晶シリコンハンドルウェハ、ハンドル二酸化ケイ素層、ハンドル窒化ケイ素層、前記ドナー二酸化ケイ素層、及び単結晶ケイ素の素子層を備える切断された構造を形成するため、
    前記単結晶シリコンドナーウェハの前記ダメージ層で前記接合構造を機械的に切断することを備える、ことを特徴とする請求項１～１３のいずれかの方法。
  15. 多層構造を形成する方法であって、
    前記方法は、
    単結晶シリコンハンドルウェハのフロントハンドル表面にフロントハンドル二酸化ケイ素層を形成するステップ（ａ）を備えており、
    前記単結晶シリコンハンドルウェハは、一般的に平行である主要な２つの表面を備えており、
    前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面であり、
    前記表面の他方は、前記単結晶シリコンハンドルウェハのバックハンドル表面であり、
    前記単結晶シリコンハンドルウェハは、
    前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、
    前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、
    及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備えており、
    前記方法は、
    前記フロントハンドル二酸化ケイ素層にフロントハンドル窒化ケイ素層を形成するステップ（ｂ）と、
    前記フロントハンドル二酸化ケイ素層、前記フロントハンドル窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントハンドル二酸化ケイ素層と前記フロントハンドル窒化ケイ素層とを有する前記単結晶シリコンハンドルウェハを焼きなますステップ（ｃ）と、
    接合構造を形成するため、単結晶シリコンドナーウェハのフロントドナー表面におけるドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合するステップ（ｄ）とを備えており、
    前記単結晶シリコンドナーウェハは、一般的に平行である主要な２つの表面を備えており、
    前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面であり、
    前記表面の他方は、前記単結晶シリコンドナーウェハのバックドナー面であり、
    前記単結晶シリコンドナーウェハは、
    前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面を接合する円周端部、
    前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間の中央面、
    及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間のバルク領域を備えており、
    前記単結晶シリコンドナーウェハは、イオン注入により形成されるダメージ層を備える、ことを特徴とする方法。
  16. 前記フロントハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記フロントハンドル表面にプラズマ化学気相堆積法により形成されており、
    バックハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハのバックハンドル表面にプラズマ化学気相堆積法により形成されている、ことを特徴とする請求項１５の方法。
  17. 前記フロントハンドル窒化ケイ素層が前記フロントハンドル二酸化ケイ素層にプラズマ化学気相堆積法により形成されており、
    バックハンドル窒化ケイ素層がバックハンドル二酸化ケイ素層にプラズマ化学気相堆積法により形成されている、ことを特徴とする請求項１５又は１６の方法。
  18. 前記方法は、前記フロントハンドル二酸化ケイ素層、前記フロントハンドル窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントハンドル二酸化ケイ素層と前記フロントハンドル窒化ケイ素層とを有する前記単結晶シリコンハンドルウェハの焼きなましを備えており、
    前記焼きなましは、単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に起こる、ことを特徴とする請求項１５～１７のいずれかの方法。
  19. 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面のイオンミリングを備える、ことを特徴とする請求項１５～１８のいずれかの方法。
  20. 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面の化学機械研磨を備える、ことを特徴とする請求項１５～１８のいずれかの方法。
  21. 前記フロントハンドル窒化ケイ素層と前記ドナー二酸化ケイ素層との間の接合を強化するために十分な温度と時間で前記接合構造を焼きなますことを備える、ことを特徴とする請求項１５～２０のいずれかの方法。
  22. 前記単結晶シリコンハンドルウェハ、ハンドル二酸化ケイ素層、ハンドル窒化ケイ素層、前記ドナー二酸化ケイ素層、及び単結晶ケイ素の素子層を備える切断された構造を形成するため、
    前記単結晶シリコンドナーウェハの前記ダメージ層で前記接合構造を機械的に切断することを備える、ことを特徴とする請求項１５～２１のいずれかの方法。
  23. 多層構造を形成する方法であって、
    前記方法は、
    単結晶シリコンドナーウェハのフロントドナー表面にフロントドナー二酸化ケイ素層を形成するステップ（ａ）を備えており、
    前記単結晶シリコンドナーウェハは、一般的に平行である主要な２つの表面を備えており、
    前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面であり、
    前記表面の他方は、前記単結晶シリコンドナーウェハのバックドナー面であり、
    前記単結晶シリコンドナーウェハは、
    前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面を接合する円周端部、
    前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間の中央面、
    及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間のバルク領域を備えており、
    前記方法は、
    前記フロントドナー二酸化ケイ素層にフロントドナー窒化ケイ素層を形成するステップ（ｂ）と、
    ダメージ層を形成するため、前記フロントドナー窒化ケイ素層及び前記フロントドナー二酸化ケイ素層を通して、前記単結晶シリコンドナーウェハの前記バルク領域にイオンを埋め込むステップ（ｃ）と、
    単結晶シリコンハンドルウェハのフロントハンドル表面におけるハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合するステップ（ｄ）とを備えており、
    前記単結晶シリコンハンドルウェハは、一般的に平行である主要な２つの表面を備えており、
    前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面であり、
    前記表面の他方は、前記単結晶シリコンハンドルウェハのバックハンドル表面であり、
    前記単結晶シリコンハンドルウェハは、
    前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、
    前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、
    及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備える、ことを特徴とする方法。
  24. フロントハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記フロントハンドル表面にプラズマ化学気相堆積法又は熱酸化により形成されている、ことを特徴とする請求項２３の方法。
  25. 前記フロントドナー二酸化ケイ素層が前記単結晶シリコンドナーウェハの前記フロントドナー表面にプラズマ化学気相堆積法又は熱酸化により形成されている、ことを特徴とする請求項２３の方法。
  26. 前記フロントドナー窒化ケイ素層が前記フロントドナー二酸化ケイ素層に低圧化学気相堆積法又はプラズマ化学気相堆積法により形成されている、ことを特徴とする請求項２３～２５のいずれかの方法。
  27. 前記方法は、前記フロントドナー二酸化ケイ素層、前記フロントドナー窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントドナー二酸化ケイ素層と前記フロントドナー窒化ケイ素層とを有する前記単結晶シリコンドナーウェハの焼きなましを備えており、
    前記焼きなましは、単結晶シリコンハンドルウェハの前記フロントハンドル表面における前記ハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合する前に起こる、ことを特徴とする請求項２３～２６のいずれかの方法。
  28. 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合する前に、前記フロントドナー窒化ケイ素層の表面のイオンミリングを備える、ことを特徴とする請求項２３～２７のいずれかの方法。
  29. 単結晶シリコンドナーウェハの前記フロントハンドル表面における前記ハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合する前に、前記フロントドナー窒化ケイ素層の表面の化学機械研磨を備える、ことを特徴とする請求項２３～２７のいずれかの方法。
  30. 前記ハンドル二酸化ケイ素層とドナー窒化ケイ素層との間の接合を強化するために十分な温度と時間で接合構造を焼きなますことを備える、ことを特徴とする請求項２３～２９のいずれかの方法。
  31. 前記単結晶シリコンハンドルウェハ、前記ハンドル二酸化ケイ素層、ドナー窒化ケイ素層、ドナー二酸化ケイ素層、及び単結晶ケイ素の素子層を備える切断された構造を形成するため、
    前記単結晶シリコンドナーウェハの前記ダメージ層で接合構造を機械的に切断することを備える、ことを特徴とする請求項２３～３０のいずれかの方法。
JP2022031040A 2017-07-14 2022-03-01 絶縁体上半導体構造の製造方法 Active JP7274631B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762532417P 2017-07-14 2017-07-14
US62/532,417 2017-07-14
JP2019572224A JP7034186B2 (ja) 2017-07-14 2018-06-05 絶縁体上半導体構造の製造方法
PCT/US2018/036091 WO2019013904A1 (en) 2017-07-14 2018-06-05 METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE ON INSULATION

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019572224A Division JP7034186B2 (ja) 2017-07-14 2018-06-05 絶縁体上半導体構造の製造方法

Publications (2)

Publication Number Publication Date
JP2022084662A true JP2022084662A (ja) 2022-06-07
JP7274631B2 JP7274631B2 (ja) 2023-05-16

Family

ID=62751565

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019572224A Active JP7034186B2 (ja) 2017-07-14 2018-06-05 絶縁体上半導体構造の製造方法
JP2022031040A Active JP7274631B2 (ja) 2017-07-14 2022-03-01 絶縁体上半導体構造の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019572224A Active JP7034186B2 (ja) 2017-07-14 2018-06-05 絶縁体上半導体構造の製造方法

Country Status (8)

Country Link
US (2) US10475696B2 (ja)
EP (3) EP3652780B1 (ja)
JP (2) JP7034186B2 (ja)
KR (1) KR102390772B1 (ja)
CN (2) CN117038572A (ja)
SG (2) SG11201913769RA (ja)
TW (1) TWI750389B (ja)
WO (1) WO2019013904A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742138B (zh) * 2019-01-02 2022-12-16 北京工业大学 具有低温度敏感性的SOI SiGe异质结双极晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010515254A (ja) * 2006-12-26 2010-05-06 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 半導体オンインシュレータ構造体を製造する方法
JP2011228680A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20120091587A1 (en) * 2010-02-16 2012-04-19 Zvi Or-Bach Method for fabrication of a semiconductor device and structure

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
KR100268800B1 (ko) * 1997-06-26 2000-10-16 김영환 접합형 soi기판의 제조방법
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
DE69841104D1 (de) * 1998-12-10 2009-10-08 St Microelectronics Srl Herstellungsverfahren für eine SOI-Scheibe
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
ATE426918T1 (de) 2003-01-07 2009-04-15 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dunnen schicht
EP1665367A2 (en) 2003-09-26 2006-06-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
JP2006114847A (ja) * 2004-10-18 2006-04-27 Sony Corp 半導体装置、及び貼り合わせ基板の製造方法
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
JP2008210909A (ja) * 2007-02-26 2008-09-11 Toshiba Corp 半導体装置の製造方法
WO2008105101A1 (ja) * 2007-02-28 2008-09-04 Shin-Etsu Chemical Co., Ltd. 貼り合わせ基板の製造方法および貼り合わせ基板
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
EP2105957A3 (en) 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
JP5663150B2 (ja) 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2942911B1 (fr) 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8252624B2 (en) 2010-01-18 2012-08-28 Applied Materials, Inc. Method of manufacturing thin film solar cells having a high conversion efficiency
US20120003475A1 (en) * 2010-06-30 2012-01-05 Uop Llc Synthesis Methodology to Produce Nano Metal Organic Framework Crystals
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5917036B2 (ja) * 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
EP2656388B1 (en) 2010-12-24 2020-04-15 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8735263B2 (en) * 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
CN103430298B (zh) 2011-03-16 2016-03-16 Memc电子材料有限公司 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5859758B2 (ja) * 2011-07-05 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US9922866B2 (en) * 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US20170087393A1 (en) * 2015-09-25 2017-03-30 Gravity Wells Technology, Inc. Fire suppression and/or extinguishment systems and devices
US10529616B2 (en) * 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2010515254A (ja) * 2006-12-26 2010-05-06 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 半導体オンインシュレータ構造体を製造する方法
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20120091587A1 (en) * 2010-02-16 2012-04-19 Zvi Or-Bach Method for fabrication of a semiconductor device and structure
JP2011228680A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
CN117038572A (zh) 2023-11-10
EP3652780B1 (en) 2022-01-05
TW201909289A (zh) 2019-03-01
KR20200026836A (ko) 2020-03-11
EP3993018A1 (en) 2022-05-04
TWI750389B (zh) 2021-12-21
WO2019013904A1 (en) 2019-01-17
JP7034186B2 (ja) 2022-03-11
CN111033719A (zh) 2020-04-17
US20200035544A1 (en) 2020-01-30
JP7274631B2 (ja) 2023-05-16
SG10201913850VA (en) 2020-03-30
US20190019721A1 (en) 2019-01-17
JP2020526918A (ja) 2020-08-31
US10475696B2 (en) 2019-11-12
KR102390772B1 (ko) 2022-04-25
US10796946B2 (en) 2020-10-06
CN111033719B (zh) 2023-08-18
EP3652780A1 (en) 2020-05-20
EP3989272A1 (en) 2022-04-27
SG11201913769RA (en) 2020-01-30

Similar Documents

Publication Publication Date Title
TWI727123B (zh) 高電阻率絕緣體上矽結構及其製造方法
TWI721223B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
JP6517360B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
TWI626690B (zh) 使半導體表面平整之製造方法
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
JP2022084662A (ja) 絶縁体上半導体構造の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150