CN109742138B

CN109742138B - 具有低温度敏感性的SOI SiGe异质结双极晶体管

Info

Publication number: CN109742138B
Application number: CN201910000686.7A
Authority: CN
Inventors: 金冬月; 郭斌; 张万荣; 陈蕊; 王利凡; 陈虎; 贾晓雪
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2019-01-02
Filing date: 2019-01-02
Publication date: 2022-12-16
Anticipated expiration: 2039-01-02
Also published as: CN109742138A

Abstract

本发明公开了一种具有低温度敏感性的SOI SiGe异质结双极晶体管。晶体管采用由SiO₂绝缘层和Si₃N₄绝缘层组成的多层绝缘层结构，可以有效减小衬底寄生电容，提高器件频率特性；降低漏电流，使得器件具有更低的功耗；消除闩锁效应以及改善混频信号电路串扰问题。Si₃N₄绝缘层改善器件热阻，达到降低器件整体温度分布的目的。晶体管的SiGe基区中Ge组分采用从发射结侧向集电结侧呈递增的阶梯型分布结构，在保证较高特征频率和较大电流增益的同时，使器件电流增益随温度变化趋势变缓，器件的温度敏感性得到改善。所述晶体管的结温更低，电流增益和静态工作点抗扰动能力更强，可在较宽的工作偏置范围内实现器件的热稳定工作。

Description

具有低温度敏感性的SOI SiGe异质结双极晶体管

技术领域

本发明涉及绝缘体上硅(SOI)硅锗(SiGe)异质结双极晶体管(HBT)，特别是应用于高集成收发组件、功率放大器、射频开关及空间通讯系统等射频和微波领域的具有低温度敏感性的SOI SiGe异质结双极晶体管。

背景技术

与传统SiGe HBT相似，SOI SiGe HBT在具有大电流处理能力的同时还具有优异的高频特性。此外，SOI技术引入的二氧化硅(SiO₂)绝缘层隔离，还将在很大程度上减小衬底寄生电容、降低漏电流、消除闩锁效应以及改善信号串扰问题，从而进一步降低器件功耗和提高器件频率特性。

图1(a)示例了常规SOI SiGe HBT的纵向剖面示意图，主要由Si衬底(10)、SiO₂绝缘层(11)、Si集电区(12)、SiGe基区(14)、Si发射区(15)和浅槽隔离层(13)组成。

众所周知，SiGe HBT工作时热量主要产生于集电结处，对于传统SiGe HBT，热量将经由Si衬底散出。然而，SOI SiGe HBT中由于在集电结下方引入了SiO₂绝缘层，且SiO₂绝缘层材料的热导率远低于Si材料，此时集电结处产生的热量将很难先通过SiO₂绝缘层再经由衬底散出。集电结处产生的大部分热量将经由基区和发射结并通过电极接触等路径散出。因此，SiO₂绝缘层的引入会显著增大SOI SiGe HBT的热阻，改变器件散热路径，进而增大器件结温，最终造成器件静态工作点随结温变化而发生漂移，使得器件处于热不稳定状态，造成器件性能退化。

可见，如何在保持SOI SiGe HBT高频、大功率特性的同时，设计出一种结温更低、电流增益和静态工作点抗扰动能力更强的具有低温度敏感性的SOI SiGe HBT具有重要的理论和实际意义。

发明内容

本发明公开了一种具有低温度敏感性的SOI SiGe异质结双极晶体管。

本发明的一种具有低温度敏感性的SOI SiGe异质结双极晶体管，其特征在于：包括Si衬底(20)、多层绝缘层(21)、Si集电区(22)、SiGe基区(24)、Si发射区(25)、浅槽隔离层(23)。

所述的多层绝缘层(21)位于Si衬底(20)正上方和Si集电区(22)的正下方，由底层SiO₂绝缘层(211)、Si₃N₄绝缘层(212)以及顶层SiO₂绝缘层(213)组成，总厚度为300nm；所述的底层SiO₂绝缘层(211)与顶层SiO₂绝缘层(213)的厚度相等，均介于40nm至100nm之间；所述的Si₃N₄绝缘层(212)厚度介于100nm至220nm之间；所述的浅槽隔离结构(23)对应位于多层绝缘层(21)的正上方和Si集电区(22)的外侧，厚度介于100nm至150nm之间。

所述的SiGe基区(24)中，基区Ge组分从发射结侧向集电结侧呈递增的阶梯形分布结构，且Ge含量的表达式为：

其中，W_B为基区宽度，x₁、x₂、x₃、x₄为距发射结端的距离，y₀、y₃分别为基区靠近发射结侧和基区靠近集电结侧的Ge组分含量，y₁、y₂分别基区中x₂－x₁、x₄－x₃区域内对应的Ge组分含量，并且满足：y₁＝(y₀+y₂)/2；y₂＝(y₁+y₃)/2。所述的浅槽隔离结构(23)对应位于多层绝缘层(21)的正上方和Si集电区(22)的外侧，厚度介于100nm至150nm之间。

所述晶体管在常规的SOI SiGe HBT的基础上引入高热导率的Si₃N₄绝缘层，降低了器件的热阻，改善了器件的整体温度分布。此外，SiGe基区(24)中Ge组分采用从发射结侧向集电结侧呈递增的阶梯形分布结构，将在保证较高特征频率和较大电流增益的同时，使器件电流增益随温度变化的趋势变缓，从而改善了器件电流增益的温度敏感性，在较宽的工作偏置范围内起到了防止静态工作点随器件温度变化而发生漂移的作用。

与常规的SOI SiGe异质结双极晶体管相比，本发明所述的具有低温度敏感性的SOI SiGe异质结双极晶体管结温更低、电流增益和静态工作点抗扰动能力更强，有利于器件在较宽的工作偏置范围内热稳定工作。

附图说明

结合附图所进行的下列描述，可进一步理解本发明的目的和优点。在这些附图中：

图1(a)示例了常规SOI SiGe HBT纵向剖面示意图；

图1(b)示例了常规SOI SiGe HBT基区Ge组分分布图；

图2(a)示例了本发明实施例纵向剖面示意图；

图2(b)示例了本发明实施例基区Ge组分分布图；

图3(a)示例了常规SOI SiGe HBT的温度分布图；

图3(b)示例了本发明实施例的温度分布图；

图4示例了本发明实施例对器件内部温度分布的改善；

图5示例了本发明实施例对器件电流增益随温度变化关系的改善。

具体实施方式

本发明实施例以具有三个发射极单元的SOI SiGe HBT为例，对本发明内容进行具体表述。本发明涉及领域并不限制于此。

实施示例：

本发明实施例公开的SOI SiGe HBT，参见图2(a)可知，其同时具有多层绝缘层结构和基区Ge组分从发射结侧向集电结侧呈递增的阶梯形分布结构。

为减小器件热阻、提高散热能力，本发明实施例在传统SiO₂绝缘层结构的基础上，引入多层绝缘层结构，其中，多层绝缘层的厚度d₂与传统SiO₂绝缘层的厚度d₁相等。

多层绝缘层由底层SiO₂绝缘层(211)、Si₃N₄绝缘层(212)以及顶层SiO₂绝缘层(213)组成，总厚度d₂为300nm；所述的底层SiO₂绝缘层(211)与顶层SiO₂绝缘层(213)的厚度d₂₁相等，均为100nm；所述的Si₃N₄绝缘层(212)的厚度d₂₂为100nm。与常规SOI SiGe HBT相比，本发明所述的具有低温度敏感性的SOI SiGe HBT由于采用了热导率高于SiO₂绝缘层材料13倍的Si₃N₄绝缘层材料，使得集电结处产生的热量更容易通过其下方多层绝缘层再由Si衬底散出，从而降低了器件的热阻。此外，器件热阻的降低又会使得器件的结温下降。

进一步地，由于基区Ge组分从发射结侧向集电结侧递增的阶梯形分布结构可以通过引入少子加速电场来提高器件的特征频率并且改善器件的温度敏感性。在保证基区Ge组分总量一定的情况下，本发明实施例基区Ge组分采用从发射结侧向集电结侧呈递增的阶梯形分布结构且阶梯形基区Ge组分分布的Ge含量的表达式为：

其中，W_B为基区宽度，x₁、x₂、x₃、x₄为距发射结端的距离，y₀、y₃分别为基区靠近发射结侧和基区靠近集电结侧的Ge组分含量，y₁、y₂分别为基区x₂－x₁、x₄－x₃区域内对应的Ge组分含量，并且满足y₁＝(y₀+y₂)/2；y₂＝(y₁+y₃)/2。基区Ge组分采用阶梯型分布是为了引入少子加速电场，有效提高器件的特征频率，并使得器件电流增益随温度变化趋势变缓，从而降低器件的温度敏感性，提高静态工作点的抗扰动能力。本发明实施例中y₀＝0.03，y₁＝0.11，y₂＝0.19，y₃＝0.27。

为了更好地展现本发明晶体管的性能，以本发明实施例为例，通过建立具有三个发射极单元的SOI SiGe HBT模型并对器件的三维温度场分布进行模拟，最终提取得到器件内部的温度分布和电流增益随温度的变化关系。

图2(a)示例本发明实施例的纵向剖面图。其中包括Si衬底(20)，厚度为500nm；多层绝缘层(21)，总厚度为300nm，包括：底层SiO₂绝缘层(211)，厚度为100nm；Si₃N₄绝缘层(212)，厚度为100nm；顶层SiO₂绝缘层(213)，厚度为100nm；Si集电区(22)，厚度为100nm；SiGe基区(24)，总厚度为50nm，平均Ge组分含量为0.15，包括：线性渐变SiGe层(241)，厚度为10nm，均匀SiGe层(242)，Ge组分含量y₂＝0.19，厚度为10nm，线性渐变SiGe层(243)，厚度为10nm，均匀SiGe层(244)，Ge组分含量y₂＝0.11，厚度为10nm，线性渐变SiGe层(245)，厚度为10nm；发射区(25)，厚度为100nm；浅槽隔离结构(23)，厚度为100nm。

图3示例了本发明实施例的温度分布图，并与常规SOI SiGe HBT进行比较。可以看出，常规SOI SiGe HBT与本发明实施例器件的热量都主要集中在集电结处。与常规SOISiGe HBT相比，本发明实施例的整体温度分布，特别是三个发射极单元的结温均显著下降。

图4示例了本发明实施例对器件内部温度分布的改善。可以看出，对于本发明实施例和常规SOI SiGe HBT，器件的峰值结温均位于各个发射极单元的中心处。当环境温度为300K、功耗为0.6mW时，与常规SOI SiGe HBT相比，本发明实施例中位于三个发射极单元中心处的峰值结温分别下降了4.07％、2.02％、3.67％。可以看出，本发明实施例可有效降低器件峰值结温，从而达到改善整体温度分布的目的。

图5示例了本发明实施例对器件电流增益(β)随温度变化关系的改善。对于本发明实施例和常规SOI SiGe HBT，器件的β均随温度升高而减小。在相同的功耗下，当温度从300K升高为380K时，本发明实施例的β仅减小了128.19，远低于常规SOI SiGe HBT中β的减小量158.37。与常规SOI SiGe HBT相比，本发明实施例中电流增益温度敏感性改善高达19.06％，表明本发明实施例的电流增益随温度变化的趋势更平缓，器件静态工作点的抗扰动能力更强。

上述结果均显示了本发明实施例的优越性，本发明对设计和制造一种具有低温度敏感性的可在较宽的工作偏置范围内热稳定工作的SOI SiGe HBT具有重要的理论和实际意义。

Claims

1.一种具有低温度敏感性的SOI SiGe异质结双极晶体管，其特征在于：同时具有多层绝缘层结构和基区Ge组分从发射结侧向集电结侧呈递增的阶梯形分布结构，包括依次形成的Si衬底(20)、多层绝缘层(21)、Si集电区(22)、SiGe基区(24)、Si发射区(25)和浅槽隔离层(23)；

所述的多层绝缘层(21)位于Si衬底(20)的正上方和Si集电区(22)的正下方，由底层SiO₂绝缘层(211)、Si₃N₄绝缘层(212)以及顶层SiO₂绝缘层(213)组成，总厚度为300nm；所述的底层SiO₂绝缘层(211)与顶层SiO₂绝缘层(213)的厚度相等，均介于40nm至100nm之间；所述的Si₃N₄绝缘层(212)的厚度介于100nm至220nm之间；所述的浅槽隔离层(23)对应位于多层绝缘层(21)的正上方和Si集电区(22)的外侧，厚度介于100nm至150nm之间；

所述Si发射区(25)有三个，且每一个Si发射区(25)对应一个发射极单元；

其中，W_B为基区宽度，x₁、x₂、x₃、x₄为距发射结端的距离，y₀、y₃分别为基区靠近发射结侧和基区靠近集电结侧的Ge组分含量，y₁、y₂分别为基区中x₂－x₁、x₄－x₃区域内对应的Ge组分含量，并且满足：y₁＝(y₀+y₂)/2；y₂＝(y₁+y₃)/2；x＝0处y₀＝0.03。