CN111129120A - 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法 - Google Patents

一种NPN型横向GaN/SiGe HBT器件结构及其制备方法 Download PDF

Info

Publication number
CN111129120A
CN111129120A CN202010042636.8A CN202010042636A CN111129120A CN 111129120 A CN111129120 A CN 111129120A CN 202010042636 A CN202010042636 A CN 202010042636A CN 111129120 A CN111129120 A CN 111129120A
Authority
CN
China
Prior art keywords
region
layer
base region
gan
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010042636.8A
Other languages
English (en)
Inventor
李迈克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhonghe Boxin (chongqing) Semiconductor Co Ltd
Original Assignee
Zhonghe Boxin (chongqing) Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhonghe Boxin (chongqing) Semiconductor Co Ltd filed Critical Zhonghe Boxin (chongqing) Semiconductor Co Ltd
Priority to CN202010042636.8A priority Critical patent/CN111129120A/zh
Publication of CN111129120A publication Critical patent/CN111129120A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种NPN型横向GaN/SiGe HBT器件结构，包括蓝宝石衬底，蓝宝石衬底表面形成有SiON氧化层，SiON氧化层表面从左至右形成有厚度相同而宽度不同的发射区、基区和集电区，发射区和集电区里淀积有N型掺杂GaN层，基区里生长有Ge组分从左至右逐渐变大的P型掺杂Si1‑ rGer层且0<r<1，发射区、基区和集电区表面对应生长有发射极、基极和集电极的电极引出层，各个电极均选用相同的金属硅化物，相邻电极区域之间通过隔离氧化层绝缘隔离。本申请还提供一种前述器件结构制备方法。本申请能提高GaN层和SiGe层的界面特性，提高基区电子迁移率，减小基区渡越时间，提高器件频率使频率特性更加优良，同时利用金属硅化物层还能提高器件开关速度和截止频率。

Description

一种NPN型横向GaN/SiGe HBT器件结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种NPN型横向GaN/SiGe HBT器件结构及其制备方法。
背景技术
以硅(Si)和砷化镓(GaAs)为代表的传统半导体材料，其器件在抗辐射、高温、高压和高功率的要求下已逐渐不能满足现代电子技术的发展。宽禁带半导体GaN电子器件，可以应用在高温、高压、高频和恶劣的环境中，如雷达和无线通信的基站及卫星通信。
由于GaN的禁带宽度大、击穿电压高、电子饱和漂移速度高，具有优良的电学和光学特性以及良好的化学稳定性，使其在高频大功率、高温电子器件等方面倍受青睐。目前，据报道用于大功率通信和雷达的功率放大器的GaN HBT器件，其高温工作的温度可达到300℃，从而得到了国防、通信领域的广泛重视。
随着GaN器件技术的日渐成熟，越来越多的通信系统设备中会更多的使用GaNHBT，使系统的工作能力与可靠性都得到最大限度的提升：在军事方面，美国雷声公司正在研发基于GaN HBT的收发组件，以用于未来的军事雷达升级；在民用方面，GaN HBT对高频率和大功率的处理能力对于发展高级通信网络中的放大器和调制器以及其它关键器件都很重要。
随着HBT(Heterojunction Bipolar Transistor，异质结双极性晶体管)朝着更小特征尺寸、更高集成度方向发展，将传统GaN HBT与应变技术相结合，可进一步提升GaN HBT的性能，扩展其应用范围。应变技术可以有效的提高晶体管的迁移率，从而提高器件的性能，已成为高频/高性能半导体器件和集成电路重要的成熟技术和高速发展方向。应变技术按照应力引入方式主要可分为双轴应变和单轴应变，大尺寸CMOS器件主要使用双轴应变(体应变)技术与异质沟道，而对于小尺寸器件主要使用单轴应变技术。
本发明的发明人经过研究发现，小尺寸GaN HBT在太赫兹频段内具有比较优异的性能，并且与硅基工艺有兼容的潜力，所以从工艺技术的角度考虑，如何将应变技术和SiGe技术同时引入到小尺寸GaN HBT的器件结构中，从而合理改变器件的能带结构与材料参数，进一步提高其高频特性；此外，由于电子的迁移率明显高于空穴迁移率，HBT大多选用NPN型，如果考虑利用现有的“应变技术”，利用GaN与SiGe晶格常数的差异，如何在SiGe基区之中引入单轴张应力，从而有效提高基区少数载流子电子的迁移率，同时使器件结构相对简单，成为目前亟待解决的技术问题。
发明内容
针对现有如何将应变技术和SiGe技术同时引入到小尺寸GaN HBT的器件结构中，来合理改变器件的能带结构与材料参数及进一步提高其高频特性，并如何在SiGe基区之中引入单轴张应力，来提高基区少数载流子电子迁移率的技术问题，本发明提供一种NPN型横向GaN/SiGe HBT器件结构。
为了解决上述技术问题，本发明采用了如下的技术方案：
一种NPN型横向GaN/SiGe HBT器件结构，包括蓝宝石衬底，所述蓝宝石衬底的表面形成有SiON氧化层，所述SiON氧化层的表面从左至右形成有发射区、基区和集电区，所述发射区、基区和集电区三个区域的厚度相同而宽度不同，所述发射区和集电区区域里淀积有N型掺杂GaN层，所述基区区域里生长有P型掺杂Si1-rGer层且0<r<1，所述Si1-rGer层包括从左至右形成的Si1-r1Ger1薄层1、Si1-r2Ger1薄层2、……、Si1-rnGern薄层n，该n个薄层中每一层的宽度相等且Ge组分从左至右由小到大渐变，所述发射区、基区和集电区的表面淀积有隔离氧化层，所述隔离氧化层在下方发射区、基区和集电区对应处形成有发射区、基区和集电区电极窗口，每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度，所述发射区、基区和集电区电极窗口内生长金属硅化物形成电极引出层。
进一步，所述蓝宝石衬底的厚度为420～1300μm。
进一步，所述SiON氧化层的厚度为5nm。
进一步，所述发射区、基区和集电区的厚度为20～50nm，所述发射区和集电区的宽度为100～200nm，所述基区的宽度为20～30nm。
进一步，所述Si1-rGer层包括从左至右形成的Si1-r1Ger1薄层1、Si1-r2Ger1薄层2、Si1-r3Ger3薄层3、Si1-r4Ger4薄层4和Si1-r5Ger5薄层5共五个薄层，所述基区的宽度为25nm，每个薄层的宽度为5nm，r1＝0.1，r2＝0.15，r3＝0.2，r4＝0.25，r5＝0.3。
进一步，所述隔离氧化层为SiO2氧化层。
本发明还提供一种前述NPN型横向GaN/SiGe HBT器件结构制备方法，所述方法包括以下步骤：
S1、准备一个蓝宝石衬底；
S2、在蓝宝石衬底表面CVD生长一层SiON氧化层，并在生长完毕对SiON氧化层表面进行化学机械抛光；
S3、在SiON氧化层表面MOCVD生长一层N型掺杂GaN层，掺杂方式为原位掺杂，掺杂杂质原子为磷或砷，掺杂浓度为1×1017cm-3；
S4、在GaN层内确定发射区宽度为WE，基区宽度为WB，集电区宽度为WC，之后将宽度为WB的基区区域内的GaN层刻蚀掉；
S5、在所刻蚀区域内的最左侧部分，首先生长一层Ge组分为r1、宽度为W1的Si1- r1Ger1薄层1，然后在Si1-r1Ger1的右侧继续生长一层Ge组分为r2、宽度为W2并包裹住薄层1的Si1-r2Ger1薄层2，……，如此依次下去，在所刻蚀区域内的最右侧部分生长一层Ge组分为rn、宽度为Wn并包裹住薄层n-1的Si1-rnGern薄层n，且满足0<r1<r2<…<rn<1，W1＝W2＝W3＝…Wn＝WB/n，至此在刻蚀好的WB基区范围内，前述n个薄层共同形成了从左至右Ge组分由小到大渐变的P型掺杂Si1-rGer层，Si1-rGer层的生长方式和掺杂方式均为原位Ge掺杂；
S6、将WB基区范围内Ge组分渐变区域超过GaN层厚度的多余部分进行化学机械抛光，去除多余部分，使Si1-rGer层和GaN层具有相同的厚度；
S7、继续对发射区的GaN层进行二次掺杂，二次掺杂杂质原子与步骤S3中第一次掺杂杂质原子相同，二次掺杂浓度为1×1019cm-3；
S8、继续在发射区、基区和集电区表面淀积一层隔离氧化层，在所述隔离氧化层内定义发射区、基区和集电区的电极窗口，所述发射区、基区和集电区的电极窗口与下方发射区、基区和集电区相对，且每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度，然后刻蚀每个电极窗口区域内的隔离氧化层；
S9、在每个刻蚀后的电极窗口区域内采用蒸镀方式生长金属硅化物形成电极引出层即电极接触层，至此器件制作完成。
进一步，所述步骤S5中n个薄层的Ge组分从左至右成等差数列由小到大渐变。
进一步，所述步骤S5中Si1-rGer层的生长方式和掺杂方式均为原位Ge掺杂具体为：在生长SiGe的同时也进行了Ge的原子掺杂以及硼的原位掺杂，硼的掺杂浓度为5×1018cm-3～1×1019cm-3。
进一步，所述步骤S9中金属硅化物为TiSi2或CoSi2或NiSi2。
与现有技术相比，本发明提供的NPN型横向GaN/SiGe HBT器件结构及其制备方法，具有以下技术优点：
1、由于通常在蓝宝石衬底上所直接生长的GaN材料层和SiGe层的质量不是很高，界面缺陷密度较大，为此本申请提出了在蓝宝石衬底和GaN层、SiGe层之间加入一层极薄的SiON氧化层作为缓冲层，以提高在此之上的GaN层、SiGe层的界面特性；SiON主要有三方面的优点：1)具有较高的介电常数，可减小蓝宝石界面处的表面局部电场，提高器件的击穿电压；2)改善GaN/蓝宝石以及SiGe/蓝宝石的界面特性，可以大大减小界面处的泄漏电流；3)SiON中的氮元素对基区重掺杂的硼离子有较好的阻挡作用，能防止硼粒子在热退火处理中向蓝宝石衬底扩散；
2、发射区、基区和集电区的初始材料为GaN，在GaN层的中间区域刻蚀出预定宽度的区域作为基区区域，利用多次SiGe选择性生长技术来填充Si1-rGer(0<r<1)，使Ge组分r从左至右是由小到大渐变的，如果合理调节基区Ge组分r，使GaN的晶格常数小于Si1-rGer晶格常数，这样在Si1-rGer基区中会产生一个单轴张应力，来提高基区电子的迁移率，减小基区渡越时间，提高器件的频率；由于发射区和集电区的GaN禁带宽度很大，又可以提高器件的击穿电压；由于此时发射结和集电结具有相同的结面积，较之传统的垂直型(纵向)HBT结构，具有更小的集电结结面积，因此频率特性更加优良；
3、在目前广泛应用的金属硅化物中，金属硅化物具有非常理想的材料物理特性如高导电性、高选择性、优良的热稳定性、更好的硅吸附性、好的工艺适应性以及很低的信号干扰性，因此利用极薄的金属硅化物层，可以分别与发射区、基区和集电区的半导体材料形成良好的肖特基接触，由此既保证了优良的接触界面特性，又可以提高器件开关速度和截止频率。
附图说明
图1是本发明提供的NPN型横向GaN/SiGe HBT器件结构示意图。
图2a～2h是本发明提供的NPN型横向GaN/SiGe HBT器件结构制备方法中各个流程阶段的截面结构示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
在本发明的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
请参考图1所示，本发明提供一种NPN型横向GaN/SiGe HBT器件结构，包括蓝宝石衬底，所述蓝宝石衬底的表面形成有SiON氧化层，所述SiON氧化层的表面从左至右形成有发射区、基区和集电区，所述发射区、基区和集电区三个区域的厚度相同而宽度不同，即三个区域具有相同的厚度和不同的宽度，所述发射区和集电区区域里淀积有N型掺杂GaN层，即所述发射区和集电区区域里的半导体材料为N型掺杂的GaN层，所述基区区域里生长有P型掺杂Si1-rGer层且0<r<1，即所述基区区域里的材料为Ge组分渐变且为P型掺杂的Si1-rGer层，所述Si1-rGer层包括从左至右形成的Si1-r1Ger1薄层1、Si1-r2Ger1薄层2、……、Si1-rnGern薄层n，该n个薄层中每一层的宽度相等且Ge组分从左至右由小到大渐变，即在基区区域范围内，从左至右形成了Ge组分由小到大的渐变区域，所述发射区、基区和集电区的表面淀积有隔离氧化层，所述隔离氧化层在下方发射区、基区和集电区对应处形成有发射区、基区和集电区电极窗口，每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度，由此各个电极窗口之间以隔离氧化层作为绝缘介质隔离开来，所述发射区、基区和集电区电极窗口内生长金属硅化物形成电极引出层，即将金属硅化物作为发射极、基极和集电极的电极引出层。
作为具体实施例，所述蓝宝石衬底的厚度为420～1300μm，由此可以和GaN工艺兼容，同时可以减小器件的热阻。
作为具体实施例，所述SiON氧化层的厚度为5nm，即在蓝宝石衬底和GaN层、SiGe层之间加入一层极薄的SiON层作为缓冲层，由此可以提高在SiON氧化层上的GaN层和SiGe层的界面特性。
作为具体实施例，所述发射区、基区和集电区的厚度为20～50nm，即在发射区和集电区内生长的GaN层和在基区内生长的Si1-rGer层厚度为20～50nm，所述发射区和集电区的宽度为100～200nm，所述基区的宽度为20～30nm，当基区宽度小于20nm，则基区中的电子以弹道输运的方式通过，容易发生速度过冲效应，此时基区的Ge组分渐变的方式就失效了，但是当基区宽度超过30nm时，基区的渡越时间会随之增大，频率性能降低；而发射区和集电区则要求有比较大的宽度，由此可以减小发射区的串联电阻及减小集电区的电容，器件的频率就会提高，因而工艺上发射区和集电区的典型宽度为100-200nm。
作为具体实施例，所述Si1-rGer层包括从左至右形成的Si1-r1Ger1薄层1、Si1-r2Ger1薄层2、Si1-r3Ger3薄层3、Si1-r4Ger4薄层4和Si1-r5Ger5薄层5共五个薄层，即在所述基区区域内从左至右生长有5层SiGe，所述基区的宽度为25nm，按照前述生长过程中每个薄层宽度相等，则每个薄层的宽度为5nm，每个薄层中Ge组分从左至右分别为r1＝0.1，r2＝0.15，r3＝0.2，r4＝0.25，r5＝0.3，即每个薄层中Ge组分从左至右成等差数列由小到大渐变，至此在基区区域范围内，从左至右形成了Ge组分由小到大的渐变区域，使得Si1-rGer的禁带宽度从左至右不断减小，导带形成了有利于电子输运的加速电场。
作为具体实施例，所述隔离氧化层为SiO2氧化层，通过该SiO2氧化层可实现各个电极区域之间以绝缘介质隔离。
本发明还提供一种前述NPN型横向GaN/SiGe HBT器件结构制备方法，所述方法包括以下步骤：
S1、准备一个蓝宝石衬底，例如准备一个(0001)晶面蓝宝石衬底，厚度在420～1300μm，具体结构请参见图2a所示；
S2、在蓝宝石衬底表面利用CVD(化学气相淀积)生长一层极薄(如5nm)的SiON氧化层，并在生长完毕对SiON氧化层表面进行化学机械抛光(CMP)，具体结构请参见图2b所示；
S3、在SiON氧化层表面采用MOCVD(金属有机化学气相淀积)生长一层20～50nm的N型掺杂GaN层，掺杂方式为原位掺杂，即采用原位掺杂(in-situ)的方式进行掺杂，掺杂杂质原子为磷(P)或砷(As)，掺杂浓度为1×1017cm-3，具体结构请参见图2c所示；
S4、在GaN层内确定发射区宽度为WE，基区宽度为WB，集电区宽度为WC，之后将宽度为WB的基区区域内的GaN层刻蚀掉，具体结构请参见图2d所示；
S5、在所刻蚀区域内的最左侧部分，首先生长一层Ge组分为r1、宽度为W1的Si1- r1Ger1薄层1，然后在Si1-r1Ger1的右侧继续生长一层Ge组分为r2、宽度为W2并包裹住薄层1的Si1-r2Ger1薄层2，……，如此依次下去，在所刻蚀区域内的最右侧部分生长一层Ge组分为rn、宽度为Wn并包裹住薄层n-1的Si1-rnGern薄层n，且满足0<r1<r2<…<rn<1，W1＝W2＝W3＝…Wn＝WB/n，至此在刻蚀好的WB基区范围内，前述n个薄层共同形成了从左至右Ge组分由小到大渐变的P型掺杂Si1-rGer层，具体结构请参见图2e所示，由此使得Si1-rGer的禁带宽度从左至右不断减小，导带形成了有利于电子输运的加速电场，而Si1-rGer层的生长方式和掺杂方式均为原位Ge掺杂，即在生长SiGe的同时也进行了Ge的原子掺杂以及硼(B)的原位掺杂，硼的掺杂浓度典型值为5×1018cm-3～1×1019cm-3；
S6、将WB基区范围内Ge组分渐变区域超过GaN层厚度的多余部分进行化学机械抛光，去除多余部分，使Si1-rGer层和GaN层具有相同的厚度，具体结构请参见图2f所示；
S7、为保证发射区有很高的掺杂浓度，继续对发射区的GaN层进行二次掺杂，二次掺杂杂质原子与步骤S3中第一次掺杂杂质原子相同即为磷或砷，二次掺杂浓度为1×1019cm-3；
S8、继续在发射区、基区和集电区表面淀积一层隔离氧化层如SiO2氧化层，在所述隔离氧化层内定义发射区、基区和集电区的电极窗口，所述发射区、基区和集电区的电极窗口与下方发射区、基区和集电区相对，且每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度，即发射区的电极窗口与发射区相对且宽度小于发射区宽度，基区的电极窗口与基区相对且宽度小于基区宽度，集电区的电极窗口与集电区相对且宽度小于集电区宽度，然后刻蚀每个电极窗口区域内的隔离氧化层，最终保留相邻电极窗口之间的4个隔离氧化层，具体结构请参见图2g所示；
S9、在每个刻蚀后的电极窗口区域内采用蒸镀方式生长金属硅化物形成电极引出层即电极接触层，由此形成发射极、基极和集电极的电极引出层，至此器件制作完成，具体结构请参见图2h所示；其中，所述金属硅化物为TiSi2或CoSi2或NiSi2等。
作为具体实施例，所述基区的宽度值WB不应太大，其典型值一般在20～30nm，此时发射区和集电区的典型宽度值为100～200nm；作为一种具体实施方式，若取WB＝25nm，且从左至右生长有5层SiGe，按照前述生长过程中每个薄层宽度相等，则每个薄层的宽度为5nm，每个薄层中Ge组分从左至右分别为r1＝0.1，r2＝0.15，r3＝0.2，r4＝0.25，r5＝0.3，由此每个薄层中Ge组分从左至右成等差数列由小到大渐变。
与现有技术相比，本发明提供的NPN型横向GaN/SiGe HBT器件结构及其制备方法，具有以下技术优点：
1、由于通常在蓝宝石衬底上所直接生长的GaN材料层和SiGe层的质量不是很高，界面缺陷密度较大，为此本申请提出了在蓝宝石衬底和GaN层、SiGe层之间加入一层极薄的SiON氧化层作为缓冲层，以提高在此之上的GaN层、SiGe层的界面特性；SiON主要有三方面的优点：1)具有较高的介电常数，可减小蓝宝石界面处的表面局部电场，提高器件的击穿电压；2)改善GaN/蓝宝石以及SiGe/蓝宝石的界面特性，可以大大减小界面处的泄漏电流；3)SiON中的氮元素对基区重掺杂的硼离子有较好的阻挡作用，能防止硼粒子在热退火处理中向蓝宝石衬底扩散；
2、发射区、基区和集电区的初始材料为GaN，在GaN层的中间区域刻蚀出预定宽度的区域作为基区区域，利用多次SiGe选择性生长技术来填充Si1-rGer(0<r<1)，使Ge组分r从左至右是由小到大渐变的，如果合理调节基区Ge组分r，使GaN的晶格常数小于Si1-rGer晶格常数，这样在Si1-rGer基区中会产生一个单轴张应力，来提高基区电子的迁移率，减小基区渡越时间，提高器件的频率；由于发射区和集电区的GaN禁带宽度很大，又可以提高器件的击穿电压；由于此时发射结和集电结具有相同的结面积，较之传统的垂直型(纵向)HBT结构，具有更小的集电结结面积，因此频率特性更加优良；
3、在目前广泛应用的金属硅化物中，金属硅化物具有非常理想的材料物理特性如高导电性、高选择性、优良的热稳定性、更好的硅吸附性、好的工艺适应性以及很低的信号干扰性，因此利用极薄的金属硅化物层，可以分别与发射区、基区和集电区的半导体材料形成良好的肖特基接触，由此既保证了优良的接触界面特性，又可以提高器件开关速度和截止频率。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种NPN型横向GaN/SiGe HBT器件结构，其特征在于，包括蓝宝石衬底，所述蓝宝石衬底的表面形成有SiON氧化层，所述SiON氧化层的表面从左至右形成有发射区、基区和集电区，所述发射区、基区和集电区三个区域的厚度相同而宽度不同，所述发射区和集电区区域里淀积有N型掺杂GaN层，所述基区区域里生长有P型掺杂Si1-rGer层且0<r<1，所述Si1-rGer层包括从左至右形成的Si1-r1Ger1薄层1、Si1-r2Ger1薄层2、……、Si1-rnGern薄层n，该n个薄层中每一层的宽度相等且Ge组分从左至右由小到大渐变，所述发射区、基区和集电区的表面淀积有隔离氧化层，所述隔离氧化层在下方发射区、基区和集电区对应处形成有发射区、基区和集电区电极窗口，每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度，所述发射区、基区和集电区电极窗口内生长金属硅化物形成电极引出层。
2.根据权利要求1所述的NPN型横向GaN/SiGe HBT器件结构，其特征在于，所述蓝宝石衬底的厚度为420～1300μm。
3.根据权利要求1所述的NPN型横向GaN/SiGe HBT器件结构，其特征在于，所述SiON氧化层的厚度为5nm。
4.根据权利要求1所述的NPN型横向GaN/SiGe HBT器件结构，其特征在于，所述发射区、基区和集电区的厚度为20～50nm，所述发射区和集电区的宽度为100～200nm，所述基区的宽度为20～30nm。
5.根据权利要求1所述的NPN型横向GaN/SiGe HBT器件结构，其特征在于，所述Si1-rGer层包括有Si1-r1Ger1薄层1、Si1-r2Ger1薄层2、Si1-r3Ger3薄层3、Si1-r4Ger4薄层4和Si1-r5Ger5薄层5共五个薄层，所述基区的宽度为25nm，每个薄层的宽度为5nm，r1＝0.1，r2＝0.15，r3＝0.2，r4＝0.25，r5＝0.3。
6.根据权利要求1所述的NPN型横向GaN/SiGe HBT器件结构，其特征在于，所述隔离氧化层为SiO2氧化层。
7.一种根据权利要求1-6中任一项所述的NPN型横向GaN&SiGe HBT器件结构制备方法，其特征在于，所述方法包括以下步骤：
S1、准备一个蓝宝石衬底；
S2、在蓝宝石衬底表面CVD生长一层SiON氧化层，并在生长完毕对SiON氧化层表面进行化学机械抛光；
S3、在SiON氧化层表面MOCVD生长一层N型掺杂GaN层，掺杂方式为原位掺杂，掺杂杂质原子为磷或砷，掺杂浓度为1×1017cm-3；
S4、在GaN层内确定发射区宽度为WE，基区宽度为WB，集电区宽度为WC，之后将宽度为WB的基区区域内的GaN层刻蚀掉；
S5、在所刻蚀区域内的最左侧部分，首先生长一层Ge组分为r1、宽度为W1的Si1-r1Ger1薄层1，然后在Si1-r1Ger1的右侧继续生长一层Ge组分为r2、宽度为W2并包裹住薄层1的Si1-r2Ger1薄层2，……，如此依次下去，在所刻蚀区域内的最右侧部分生长一层Ge组分为rn、宽度为Wn并包裹住薄层n-1的Si1-rnGern薄层n，且满足0<r1<r2<…<rn<1，W1＝W2＝W3＝…Wn＝WB/n，至此在刻蚀好的WB基区范围内，前述n个薄层共同形成了从左至右Ge组分由小到大渐变的P型掺杂Si1-rGer层，Si1-rGer层的生长方式和掺杂方式均为原位Ge掺杂；
S6、将WB基区范围内Ge组分渐变区域超过GaN层厚度的多余部分进行化学机械抛光，去除多余部分，使Si1-rGer层和GaN层具有相同的厚度；
S7、继续对发射区的GaN层进行二次掺杂，二次掺杂杂质原子与步骤S3中第一次掺杂杂质原子相同，二次掺杂浓度为1×1019cm-3；
S8、继续在发射区、基区和集电区表面淀积一层隔离氧化层，在所述隔离氧化层内定义发射区、基区和集电区的电极窗口，所述发射区、基区和集电区的电极窗口与下方发射区、基区和集电区相对，且每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度，然后刻蚀每个电极窗口区域内的隔离氧化层；
S9、在每个刻蚀后的电极窗口区域内采用蒸镀方式生长金属硅化物形成电极引出层即电极接触层，至此器件制作完成。
8.根据权利要求7所述的NPN型横向GaN&SiGe HBT器件结构制备方法，其特征在于，所述步骤S5中n个薄层的Ge组分从左至右成等差数列由小到大渐变。
9.根据权利要求7所述的NPN型横向GaN&SiGe HBT器件结构制备方法，其特征在于，所述步骤S5中Si1-rGer层的生长方式和掺杂方式均为原位Ge掺杂具体为：在生长SiGe的同时也进行了Ge的原子掺杂以及硼的原位掺杂，硼的掺杂浓度为5×1018cm-3～1×1019cm-3。
10.根据权利要求7所述的NPN型横向GaN&SiGe HBT器件结构制备方法，其特征在于，所述步骤S9中金属硅化物为TiSi2或CoSi2或NiSi2。
CN202010042636.8A 2020-01-15 2020-01-15 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法 Pending CN111129120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010042636.8A CN111129120A (zh) 2020-01-15 2020-01-15 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010042636.8A CN111129120A (zh) 2020-01-15 2020-01-15 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111129120A true CN111129120A (zh) 2020-05-08

Family

ID=70490581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010042636.8A Pending CN111129120A (zh) 2020-01-15 2020-01-15 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111129120A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113479A (zh) * 2021-03-10 2021-07-13 西安电子科技大学 基于新型自对准技术的GaN基毫米波功率器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113479A (zh) * 2021-03-10 2021-07-13 西安电子科技大学 基于新型自对准技术的GaN基毫米波功率器件及其制备方法
CN113113479B (zh) * 2021-03-10 2022-11-04 西安电子科技大学 基于自对准技术的GaN基毫米波功率器件及其制备方法

Similar Documents

Publication Publication Date Title
US6251738B1 (en) Process for forming a silicon-germanium base of heterojunction bipolar transistor
EP1065728B1 (en) Heterojunction bipolar transistors and corresponding fabrication methods
EP0445475B1 (en) Heterojunction bipolar transistor
CN107342319B (zh) 一种复合应变Si/SiGe异质结双极晶体管及其制备方法
CN108630748B (zh) 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法
CN108649067B (zh) 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法
CN110690277A (zh) 一种台面型肖特基集电区NPN SiGe HBT器件及其制备方法
US20100283084A1 (en) Bipolar transistor and method for fabricating the same
EP1997130B1 (en) Method of manufacturing a bipolar transistor
US6573539B2 (en) Heterojunction bipolar transistor with silicon-germanium base
CN111129120A (zh) 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
US20160190293A1 (en) A Transistor and Method of Making
CN211182211U (zh) 一种NPN型横向GaN/SiGe HBT器件结构
CN211743162U (zh) 一种NPN型横向SOI AlGaN/Si HBT器件结构
CN111106164A (zh) 一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法
CN103137676A (zh) 一种锗硅异质结双极晶体管及其制造方法
CN108054203B (zh) 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法
CN110676313A (zh) 台面结构PNP型肖特基集电区SOI SiGe HBT结构及其制备方法
CN210110780U (zh) PNP型肖特基集电区AlGaN/GaN HBT器件
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
CN210110779U (zh) NPN型肖特基集电区AlGaN/GaN HBT器件
CN209981219U (zh) 台面结构PNP型肖特基集电区SOI SiGe HBT结构
EP1406309A1 (en) Semiconductor device
CN209947843U (zh) 一种台面型肖特基集电区NPN SiGe HBT器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination