CN103996608A - 改善外延层电阻率均匀性的方法 - Google Patents

改善外延层电阻率均匀性的方法 Download PDF

Info

Publication number
CN103996608A
CN103996608A CN201410250516.1A CN201410250516A CN103996608A CN 103996608 A CN103996608 A CN 103996608A CN 201410250516 A CN201410250516 A CN 201410250516A CN 103996608 A CN103996608 A CN 103996608A
Authority
CN
China
Prior art keywords
epitaxial loayer
cavity
dopant
resistivity
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410250516.1A
Other languages
English (en)
Other versions
CN103996608B (zh
Inventor
史超
王海红
曹荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN201410250516.1A priority Critical patent/CN103996608B/zh
Publication of CN103996608A publication Critical patent/CN103996608A/zh
Application granted granted Critical
Publication of CN103996608B publication Critical patent/CN103996608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明提供了一种改善外延层电阻率均匀性的方法，通过根据测试样品生长的外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖，即在所述腔体内生长一层含有所述掺杂剂的薄膜，之后对衬底进行外延工艺。在进行外延工艺过程中，进行过预覆盖的腔体的内部的腔体的侧壁和基座上的所覆盖的掺杂剂会受高温影响扩散出来，从而改变衬底边缘的掺杂气体浓度，掺杂气体进入外延层中，改变了所述外延层边缘的电阻率分布，降低了自掺杂现象对外延层电阻率均匀性的影响，提高了产品良率。

Description

改善外延层电阻率均匀性的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种改善外延层电阻率均匀性的方法。
背景技术
外延工艺是指在单晶衬底上生长一层单晶层，新生长的这一层称为外延层。衬底与外延层的组合结构被称作外延片，外延片又分为同质外延片和异质外延片。目前大量使用的同质外延片中，衬底与外延层的掺杂剂主要有N型元素及P型元素。现有的外延片，衬底与外延层两者掺杂剂的元素种类和浓度不相同。如常用的一种外延片，其衬底为N型，即衬底中掺杂N型元素磷、砷或锑中的一种或几种；其外延层掺杂有P型元素硼。但是在外延片的生产过程中，存在着普遍的自掺杂现象。自掺杂是由于热蒸发或者化学反应的副产物对衬底的扩散，衬底中的硅及杂质进入气相，改变了气相中的掺杂成分和浓度，从而导致了外延层中的杂质实际分布偏离理想的情况。按产生的原因，自掺杂可分为气相自掺杂、固相外扩散及系统自掺杂。气相自掺杂的掺杂物主要来自晶圆的背面和边缘固相外扩散。固相外扩散的掺杂物主要来自衬底的扩散，掺杂物在衬底与外延层的接触面由衬底扩散至外延层。系统自掺杂的掺杂物来自气体晶片，石墨盘和反应炉腔体等外延片生产装置的内部。
目前还没有完全解决自掺杂现象的有效方法，只是对外延工艺过程中的参数进行精确而细微地调节来抑制自掺杂现象，例如反应时间、温度、气体流量等，从而尽量保证外延层的均匀性。但是上述参数的控制受较多因素的影响，控制精准度不是很高，难以完全避免自掺杂现象的发生，进而使所生生长出的外延层电阻率均匀性差。
为了解决自掺杂现象造成衬底上外延层电阻率的均匀性差的问题，本领域技术人员一直在寻找解决这一问题的有效方法。
发明内容
本发明的目的在于提供一种改善外延层电阻率均匀性的方法，以解决自掺杂现象造成衬底上外延层电阻率的均匀性差的问题。
为解决上述技术问题，本发明提供改善外延层电阻率均匀性的方法，所述改善外延层电阻率均匀性的方法包括：
提供进行外延工艺的腔体、测试样品及衬底；
对所述测试样品进行外延工艺，在所述测试样品上生长一外延层；
对测试样品的所述外延层进行电阻率的测试；
对经过外延工艺的腔体的内部进行刻蚀；
根据所述外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖；
将所述衬底放入预覆盖处理过的腔体中，进行外延工艺。
可选的，在改善外延层电阻率均匀性的方法中，所述外延层为P型外延层，所述外延层的电阻率的分布情况为中间低边缘高时，所述掺杂剂选用P型元素。
可选的，在改善外延层电阻率均匀性的方法中，所述外延层为P型外延层，所述外延层的电阻率的分布情况为中间高边缘低时，所述掺杂剂选用N型元素。
可选的，在改善外延层电阻率均匀性的方法中，所述外延层为N型外延层，所述外延层的电阻率的分布情况为中间低边缘高时，所述掺杂剂选用N型元素。
可选的，在改善外延层电阻率均匀性的方法中，所述外延层为N型外延层，所述外延层的电阻率的分布情况为中间高边缘低时，所述掺杂剂选用P型元素。
可选的，在改善外延层电阻率均匀性的方法中，所述P型元素为硼。
可选的，在改善外延层电阻率均匀性的方法中，所述N型元素为磷、砷或锑中的一种或几种。
可选的，在改善外延层电阻率均匀性的方法中，所述腔体的内部包括一用于承载所述衬底的基座，在根据所述外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖的步骤中，对所述腔体的内部的腔体的侧壁和所述基座均进行预覆盖。
在本发明所提供的改善外延层电阻率均匀性的方法中，通过根据测试样品生长的外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖，即在所述腔体内生长一层含有所述掺杂剂的薄膜，之后对衬底进行外延工艺。在进行外延工艺过程中，进行过预覆盖的腔体的内部的腔体的侧壁和基座的所覆盖的掺杂剂会受高温影响扩散出来，从而改变衬底边缘的掺杂气体浓度，掺杂气体进入外延层中，改变了所述外延层边缘的电阻率分布，降低了自掺杂现象对外延层电阻率均匀性的影响，提高了产品良率。
附图说明
图1是本发明一实施例的改善外延层电阻率均匀性的方法的流程图。
具体实施方式
以下结合附图和具体实施例对本发明提出的改善外延层电阻率均匀性的方法及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明一实施例的改善外延层电阻率均匀性的方法的流程图。如图1所示，所述的改善外延层电阻率均匀性的方法包括以下步骤：
首先，执行步骤S10，提供进行外延工艺的腔体、测试样品及衬底。
接着，执行步骤S20，对所述测试样品进行外延工艺，在所述测试样品上生长一外延层。
本实施例中，所述外延层为P型外延层或者Ｎ型外延层。其中，P型外延层是指在生长外延层时，掺杂气体中掺杂有P型元素硼；P型外延层是指在生长外延层时，掺杂气体中掺杂有N型元素磷、砷或锑中的一种或几种。
接着，执行步骤S30，对测试样品的所述外延层进行电阻率的测试。
具体的，测试样品用以表征待进行外延工艺的衬底的特性，通过对测试样品的外延层进行电阻率、厚度等参数的测试，从而选取工艺参数及相应的方法，解决或完善测试结果所体现的问题。而电阻率的高低可以体现出所述Ｐ型外延层掺杂的P型元素浓度的高低，或者Ｎ型外延层中掺杂的N元素的浓度高低。
接着，执行步骤S40，对经过外延工艺的腔体的内部进行刻蚀。
本实施例中选用盐酸对经过外延工艺的腔体的内部进行刻蚀这一操作，主要考虑测量样品进行过外延工艺后，腔体的内部的腔体的侧壁和基座均会残留一些杂质，为使后续外延工艺在洁净的环境中进行操作，采用盐酸将杂质去除，提高外延工艺的良率。
接着，执行步骤S50，根据所述外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖。
本实施例中，由于外延生长过程中难以避免会发生自掺杂现象，从而影响外延层电阻率的均匀性，对于测试样品为通常情况的圆形，因此外延层的电阻率的分布情况会包括两种情况，即中间低边缘高、及中间高边缘低。而掺杂剂的浓度高低与电阻率分布成反比，即掺杂剂浓度越高，此时电阻率越低，本发明正是基于这一特点，根据生长外延层的种类及其电阻率的分布情况选择掺杂剂对所述腔体的内部进行预覆盖的。
具体的，当所述测试样品上生长的所述外延层为P型外延层，所述外延层的电阻率的分布情况为中间低边缘高时，所述掺杂剂选用P型元素。在进行外延工艺过程中，存在着普遍的自掺杂现象。自掺杂现象会降低所述Ｐ型外延层中Ｐ型元素的浓度，Ｐ型元素的浓度的高低与电阻率分布成反比，即Ｐ型元素的浓度的越高，此时电阻率就越低，因此，此时所述Ｐ型外延层中Ｐ型元素的浓度为中间低边缘高的情况，由于本发明中在对所述腔体的内部进行预覆盖处理时选择的掺杂剂类型为Ｐ型元素，在温度的影响下，腔体的内部的腔体的侧壁和基座上覆盖的掺杂剂会扩散出来，提高了自掺杂现象所扩散出的杂质气体浓度，使得所述第一外延层边缘的电阻率降低，从而降低自掺杂现象对于外延层电阻率均匀性的影响，提高了产品的良率。
进一步地，所述外延层为P型外延层，所述外延层的电阻率的分布情况为中间高边缘低时，所述掺杂剂选用N型元素。此时所述Ｐ型外延层中Ｐ型元素的浓度分布情况为中间高边缘低，由于本发明中在对所述腔体的内部进行预覆盖处理时选择的掺杂剂类型为Ｎ型元素，在温度的影响下，腔体的内部的腔体的侧壁和基座上覆盖的掺杂剂会扩散出来，即Ｎ型元素会扩散出来，降低了自掺杂现象所扩散出的杂质气体浓度，使得所述第一外延层边缘的电阻率提高，从而降低自掺杂现象对于外延层电阻率均匀性的影响，提高了产品的良率。
进一步地，所述外延层为N型外延层，所述外延层的电阻率的分布情况为中间低边缘高时，所述掺杂剂选用N型元素。此时所述Ｎ型外延层中N型元素的浓度分布情况为中间低边缘高，由于本发明中在对所述腔体的内部进行预覆盖处理时选择的掺杂剂类型为Ｎ型元素，在温度的影响下，腔体的内部的腔体的侧壁和基座上覆盖的掺杂剂会扩散出来，即Ｎ型元素会扩散出来，提高了自掺杂现象所扩散出的杂质气体浓度，使得所述第一外延层边缘的电阻率降低，从而降低自掺杂现象对于外延层电阻率均匀性的影响，提高了产品的良率。
进一步地，所述外延层为N型外延层，所述外延层的电阻率的分布情况为中间高边缘低时，所述掺杂剂选用P型元素。此时所述Ｎ型外延层中N型元素的浓度分布情况为中间高边缘低，由于本发明中在对所述腔体的内部进行预覆盖处理时选择的掺杂剂类型为P型元素，在温度的影响下，腔体的内部的的腔体的侧壁和基座上覆盖的掺杂剂会扩散出来，即P型元素会扩散出来，降低了自掺杂现象所扩散出的杂质气体浓度，使得所述第一外延层边缘的电阻率提高，从而降低自掺杂现象对于外延层电阻率均匀性的影响，提高了产品的良率。
本实施例中，选用的所述掺杂剂的所述P型元素为硼；所述N型元素为磷、砷或锑中的一种或几种。
接着，执行步骤S60，将所述衬底放入预覆盖处理过的腔体中，进行外延工艺。
本实施例中，所述腔体的内部包括一用于承载所述衬底的基座，在根据所述外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖的步骤中，对所述腔体的内部的腔体的侧壁和所述基座均进行预覆盖。
综上，在本发明所提供的改善外延层电阻率均匀性的方法中，通过根据测试样品生长的外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖，即在所述腔体内生长一层含有所述掺杂剂的薄膜，之后对衬底进行外延工艺。在进行外延工艺过程中，进行过预覆盖的腔体的内部所覆盖的掺杂剂会受高温影响扩散出来，从而改变衬底边缘的掺杂气体浓度，掺杂气体进入外延层中，改变了所述外延层边缘的电阻率分布，降低了自掺杂现象对外延层电阻率均匀性的影响，提高了产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种改善外延层电阻率均匀性的方法，其特征在于，包括：
提供进行外延工艺的腔体、测试样品及衬底；
对所述测试样品进行外延工艺，在所述测试样品上生长一外延层；
对测试样品的所述外延层进行电阻率的测试；
对经过外延工艺的腔体的内部进行刻蚀；
根据所述外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖；
将所述衬底放入预覆盖处理过的腔体中，进行外延工艺。
2.如权利要求1所述的改善外延层电阻率均匀性的方法，其特征在于，所述外延层为P型外延层，所述外延层的电阻率的分布情况为中间低边缘高时，所述掺杂剂选用P型元素。
3.如权利要求1所述的改善外延层电阻率均匀性的方法，其特征在于，所述外延层为P型外延层，所述外延层的电阻率的分布情况为中间高边缘低时，所述掺杂剂选用N型元素。
4.如权利要求1所述的改善外延层电阻率均匀性的方法，其特征在于，所述外延层为N型外延层，所述外延层的电阻率的分布情况为中间低边缘高时，所述掺杂剂选用N型元素。
5.如权利要求1所述的改善外延层电阻率均匀性的方法，其特征在于，所述外延层为N型外延层，所述外延层的电阻率的分布情况为中间高边缘低时，所述掺杂剂选用P型元素。
6.如权利要求2或5所述的改善外延层电阻率均匀性的方法，其特征在于，所述P型元素为硼。
7.如权利要求3或4所述的改善外延层电阻率均匀性的方法，其特征在于，所述N型元素为磷、砷或锑中的一种或几种。
8.如权利要求1所述的改善外延层电阻率均匀性的方法，其特征在于，所述腔体的内部包括一用于承载所述衬底的基座，在根据所述外延层的电阻率的分布情况，选择掺杂剂对所述腔体的内部进行预覆盖的步骤中，对所述腔体的内部的腔体的侧壁和所述基座均进行预覆盖。
CN201410250516.1A 2014-06-06 2014-06-06 改善外延层电阻率均匀性的方法 Active CN103996608B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410250516.1A CN103996608B (zh) 2014-06-06 2014-06-06 改善外延层电阻率均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410250516.1A CN103996608B (zh) 2014-06-06 2014-06-06 改善外延层电阻率均匀性的方法

Publications (2)

Publication Number Publication Date
CN103996608A true CN103996608A (zh) 2014-08-20
CN103996608B CN103996608B (zh) 2016-07-06

Family

ID=51310728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410250516.1A Active CN103996608B (zh) 2014-06-06 2014-06-06 改善外延层电阻率均匀性的方法

Country Status (1)

Country Link
CN (1) CN103996608B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876248A (zh) * 2017-02-21 2017-06-20 河北普兴电子科技股份有限公司 8英寸薄层外延片、均匀性控制方法及应用
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
JP2010192814A (ja) * 2009-02-20 2010-09-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 オートドープの検出方法
CN102324382A (zh) * 2011-10-20 2012-01-18 上海先进半导体制造股份有限公司 重掺杂p型衬底上生长高阻n型外延层的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030535A (zh) * 2007-04-11 2007-09-05 河北普兴电子科技股份有限公司 一种重掺砷衬底的硅外延方法
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
JP2010192814A (ja) * 2009-02-20 2010-09-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 オートドープの検出方法
CN102324382A (zh) * 2011-10-20 2012-01-18 上海先进半导体制造股份有限公司 重掺杂p型衬底上生长高阻n型外延层的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876248A (zh) * 2017-02-21 2017-06-20 河北普兴电子科技股份有限公司 8英寸薄层外延片、均匀性控制方法及应用
CN106876248B (zh) * 2017-02-21 2019-11-12 河北普兴电子科技股份有限公司 8英寸薄层外延片、均匀性控制方法及应用
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Also Published As

Publication number Publication date
CN103996608B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN102376749A (zh) 硅晶片及其制造方法
CN102844474A (zh) 外延碳化硅单晶基板及其制造方法
CN108417484B (zh) 一种提升光电传感器用硅外延层掺杂浓度均匀性的方法
CN104112653A (zh) 一种自补偿背封半导体衬底的制备方法
CN105442039A (zh) 一种mocvd中用于放置硅衬底的石墨盘
JP6749309B2 (ja) 化合物半導体ウエハ、および光電変換素子
CN103996608B (zh) 改善外延层电阻率均匀性的方法
US11578424B2 (en) Epitaxially coated semiconductor wafer of monocrystalline silicon and method for production thereof
CN205313713U (zh) 一种mocvd中用于放置硅衬底的石墨盘
CN105671631B (zh) 一种原位清洗200mm-300mm外延设备基座背面的方法
CN105568371A (zh) 一种改善硅基氮化物各圈波长均值的石墨盘
CN102623285A (zh) 等离子体蚀刻用硅电极板
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN105489478B (zh) 重掺磷衬底薄层外延过渡区的调控方法
JP5780491B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN109037136B (zh) 支撑台、改善晶圆或外延生长晶圆表面的顶针痕迹的方法
CN102456571B (zh) 发射极掺杂多晶硅的制造方法
CN204029812U (zh) 一种具有自补偿背封层的半导体衬底
CN205313714U (zh) 一种改善硅基氮化物各圈波长均值的石墨盘
KR20090017074A (ko) 에피층 성장방법
CN102324435A (zh) 衬底、外延片及半导体器件
CN117089926B (zh) 一种用于提高碳化硅外延片均匀性的载具及其使用方法
CN111769034B (zh) 一种渐变式pn结材料的制备方法
EP4006954A1 (en) Manufacturing method of a sic wafer with residual stress control
KR102417484B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant