CN106876248B - 8英寸薄层外延片、均匀性控制方法及应用 - Google Patents
8英寸薄层外延片、均匀性控制方法及应用 Download PDFInfo
- Publication number
- CN106876248B CN106876248B CN201710093514.XA CN201710093514A CN106876248B CN 106876248 B CN106876248 B CN 106876248B CN 201710093514 A CN201710093514 A CN 201710093514A CN 106876248 B CN106876248 B CN 106876248B
- Authority
- CN
- China
- Prior art keywords
- inches
- epitaxial wafer
- resistivity
- epitaxial
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000000407 epitaxy Methods 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000009826 distribution Methods 0.000 claims abstract description 18
- 238000002360 preparation method Methods 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 8
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 238000010924 continuous production Methods 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000003449 preventive effect Effects 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical compound [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 45
- 239000004744 fabric Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Abstract
本发明公开了一种8英寸薄层外延片、均匀性控制方法及在低压MOS器件中的应用，属于半导体外延材料的制备技术领域，外延片厚度在20um以内，电阻率在0‑2Ω.cm之间；外延片厚度分布为中心向边缘逐渐变厚，电阻率分布为中心向边缘逐渐走高；最低点为中心，最高点在距边缘10mm处和距边缘6mm处，在上述两处外延片的厚度和电阻率均大于半径1/2处，在6mm处外延片厚度和电阻率的测试值的最小值均高于中心值以及半径1/2处的均值，外延片的电阻率均匀性在2%‑3%之间，外延片的厚度均匀性在1%‑2%之间，通过本发明提供的均匀性控方法获得的外延片，漏源击穿电压离散性明显小于常规外延片的离散性，用于低压MOS器件加工，可以明显改善击穿电压片内的离散性。
Description
技术领域
本发明属于半导体外延材料的制备技术领域，尤其涉及一种8英寸薄层外延片、均匀性控制方法及应用。
背景技术
硅外延材料是半导体功率器件的关键支撑材料，随着技术和工艺发展，尽管新材料层出不穷，但硅材料仍然是半导体行业的主体。
8英寸薄层外延片，主要由单片炉生产，使用红外线加热技术，具有升温快、温区均匀、沉积速率快等特点。
随着工艺技术发展和降低成本的要求，硅外延材料已由原来的5英寸、6英寸发展至8英寸和12英寸。随着尺寸扩大，均匀性控制要求也越来越高，理论上，外延片均匀性要求越低越好，见图3示。对于8英寸薄层外延片，尽管均匀性控制可以达到1％以内，但是MOS器件企业的使用结果并不理想，晶圆内的击穿电压离散性较大，良率损失较高。因此需要一种新的8英寸薄层外延片的外延层厚度和电阻率的分布评价方法，以及实现该分布的工艺方法来确保半导体后道器件参数如漏源击穿电压(BVDS)的离散性得到控制，提高8英寸晶圆的良率。
发明内容
本发明所要解决的技术问题是提供一种8英寸薄层外延片,其外延层边缘的厚度和电阻率相对于中心适当调高，能够避免制备的器件的漏源击穿电压BVDS降低，从而改善晶圆的离散性。
为解决上述技术问题，本发明所采取的技术方案是：8英寸薄层外延片，外延片厚度在20um以内，电阻率在0-2Ω.cm之间；外延片厚度分布为中心向边缘逐渐变厚，电阻率分布为中心向边缘逐渐走高；最低点为中心，最高点在距边缘10mm处和距边缘6mm处，在上述两处外延片的厚度和电阻率均大于半径1/2处，在6mm处外延片厚度和电阻率的测试值的最小值均高于中心值以及半径1/2处的均值，外延片的电阻率均匀性在2％-3％之间，外延片的厚度均匀性在1％-2％之间。
本发明提供的8英寸薄层外延片所产生的有益效果在于：外延片厚度和电阻率分布为中心向边缘，逐渐走高，形成“碗状”分布，可以防止该区域的器件的BVDS降低，从而改善晶圆的离散性。
本发明另一目的在于提供一种8英寸薄层外延片均匀性控制方法，通过该方法获得的外延片，获得的漏源击穿电压(BVDS)离散性明显小于常规外延片的离散性，用于低压MOS器件加工，可以明显改善击穿电压片内的离散性。
为解决上述技术问题，本发明8英寸薄层外延片均匀性控制方法所采取的技术方案，包括：
采用单片外延生长系统，红外线灯阵列辐射加热，高纯石墨基座为硅片载体，保护气体为超高纯H2气体；
使用8英寸重掺As衬底，晶向<100>，电阻率0.001-0.003Ω.cm之间，背面使用SiO2背封；
外延生长前，对单片外延生长系统进行充分去除自掺处理，在1180℃-1200℃温度下，通入大流量HCL气体15-25slm/min，腐蚀掉残留的Si,腐蚀基座上残留的Si时，H2流量设定为5-15slm/min,腐蚀钟罩内壁上残留的Si时，加大H2流量至40-80slm/min；
外延生长前，对衬底表面进行H2烘烤和前抛光处理，烘烤温度和时间设定为1160℃-1180℃和30s-50s，H2流量为120-150slm/min；HCL流量设定为0.2-0.8slm/min,腐蚀时间为5-15s，H2流量为120-150slm/min；
外延生长使用本征层覆盖工艺，在本征层和外延层之间进行60±10秒的变H2流量赶气,然后在生长温度和流量固定的情况下开始生长剩余的厚度；
使用低温生长，生长温度控制在1120℃-1130℃之间，边缘温度低于中心温度不超过30℃；
使用的外延生长速率大于4um/min。
进一步地，采用TCS流量计，流量固定为15g/min，在此条件下，外延生长速率达到4um/min之上。
进一步地，所述生长温度固定为1130℃。
进一步地，采用的单片外延生长系统为ASM E2000型单片外延生长系统。
进一步地，所述超高纯H2气体的纯度达到99.999999％以上。
进一步地，所述单片外延生长系统预防性维护后连续生产时间不超过40天。
本发明另一目的在于提供一种8英寸薄层外延片均匀性控制方法制备的外延片在低压MOS器件中的应用。
采用上述技术方案所产生的有益效果在于：本发明使用单片外延生长系统，通过工艺调整，获得的8英寸薄层外延片厚度和电阻率由中心向边缘逐渐走高，形成“碗状”分布，使外延片边缘的厚度和电阻率在一定程度上高于中心区域，这样的外延片均匀性在一定程度上较“差”，但是用于MOS器件加工，获得的漏源击穿电压(BVDS)离散性明显小于常规外延片的离散性，明显提高晶圆的良率。
附图说明
图1是本发明实施例提供的8英寸薄层外延片的俯视图；
图2是图1的主视图；
图3是常规外延片的主视图；
图4是常规外延片得到的BVDS离散性数据；
图5是本发明外延片得到的BVDS离散性数据。
图中：1、外延层；2、衬底；3、外延片。
具体实施方式
下面结合附图和具体实施方式对对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1、图2所示，本发明实施例提供的8英寸薄层外延片，外延片厚度在20um以内，电阻率在0-2Ω.cm之间；外延片厚度分布为中心向边缘逐渐变厚，电阻率分布为中心向边缘逐渐走高；最低点为中心，最高点在距边缘10mm处和距边缘6mm处，图1中A处为距边缘10mm处，B处为距边缘6mm处，C处为半径1/2处，O为圆心，半径记为R，在上述两处外延片的厚度和电阻率均大于半径1/2处，要求6mm处外延片厚度和电阻率的测试值的最小值均要高于中心值和半径1/2处的均值，即min(6mm)-center>0,min(6mm)-average(1/2R)>0；外延片的电阻率均匀性在2％-3％之间，外延片的厚度均匀性在1％-2％之间。
本发明提供的外延片厚度和电阻率分布为中心向边缘，逐渐走高，形成“碗状”分布，可以防止制成的器件的BVDS降低，从而改善晶圆的离散性。
进一步地，上述均匀性计算方法为(最大值-最小值)/(最大值+最小值)×100％。
本发明提供的8英寸薄层外延片所产生的有益效果在于：外延片厚度和电阻率分布为中心向边缘，逐渐走高，形成“碗状”分布，如图2所示，可以防止该区域的器件的BVDS降低，从而改善晶圆的离散性。
本发明另一目的在于提供一种8英寸薄层外延片均匀性控制方法及应用，通过该方法获得的外延片，获得的漏源击穿电压(BVDS)离散性明显小于常规外延片的离散性，用于低压MOS器件加工，可以明显改善击穿电压片内的离散性。
为解决上述技术问题，本发明8英寸薄层外延片均匀性控制方法所采取的技术方案，包括：
采用单片外延生长系统，红外线灯阵列辐射加热，高纯石墨基座为硅片载体，保护气体为超高纯H2气体；
使用8英寸重掺As衬底，晶向<100>，电阻率0.001-0.003Ω.cm之间，背面使用SiO2背封；
外延生长前，对单片外延生长系统进行充分去除自掺处理，在1180℃-1200℃温度下，通入大流量HCL气体15-25slm/min，腐蚀掉残留的Si,腐蚀基座上残留的Si时，H2流量设定为5-15slm/min，腐蚀钟罩内壁上残留的Si时，加大H2流量至40-80slm/min；
外延生长前，对衬底表面进行H2烘烤和前抛光处理，烘烤温度和时间设定为1160℃-1180℃和30s-50s，H2流量为120-150slm/min；对衬底表面腐蚀处理，HCL流量设定为0.2-0.8slm/min，腐蚀时间为5-15s，H2流量为120-150slm/min；
外延生长使用本征层覆盖工艺，在本征层和外延层之间进行60±10秒的变H2流量赶气,然后在生长温度和流量固定的情况下开始生长剩余的厚度；
使用低温生长，生长温度控制在1120℃-1130℃之间，优选的，生长温度固定为1130℃，对比可知，现有技术中由于生长温度较高，一般在1150℃左右，本发明选用较低的生长温度，此生长温度既能降低系统自掺的影响，又能保证避免晶格缺陷的产生；边缘温度设定尽量高，但以不出现滑移线为前提，滑移线可采用颗粒测试仪进行测试，一般情况下，边缘温度低于中心温度不超过30℃；
使用的外延生长速率大于4um/min。
本发明实施例提供的8英寸薄层外延片均匀性控制方法，通过该方法获得的外延片，用于低压MOS器件加工，可以明显改善击穿电压片内的离散性。本专利使用ASM单片外延系统，通过工艺调整，获得的8英寸薄层外延层厚度和电阻率由中心向边缘逐渐走高，形成“碗状”分布，使外延片边缘的厚度和电阻率在一定程度上高于中心区域，这样的外延片均匀性在一定程度上较“差”，但是MOS器件加工企业使用该外延片，获得的击穿电压(BVDS)离散性明显小于常规外延片的离散性，明显提高了晶圆的良率。
应理解，在上述实施例中，各步骤并不意味着顺序的先后，各步骤的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
进一步地，本发明实施例提供的8英寸薄层外延片均匀性控制方法的具体实施方式是，采用TCS流量计，流量固定为15g/min，在此条件下，外延生长速率达到4um/min之上。
进一步地，本发明实施例提供的8英寸薄层外延片均匀性控制方法的具体实施方式是，采用单片外延生长系统为ASM E2000型单片外延生长系统。
进一步地，本发明实施例提供的8英寸薄层外延片均匀性控制方法的具体实施方式是，超高纯H2气体的纯度达到99.999999％以上。
进一步地，本发明实施例提供的8英寸薄层外延片均匀性控制方法的具体实施方式是，单片外延生长系统预防性维护后连续生产时间不超过40天。
使用以上方法得到的外延片，在MOS器件厂家流片结果见图5，图4示出了常规外延片得到的BVDS离散性数据。表征离散性的重要指标是标准差，使用常规的外延片BVDS的标准差为1.2764V，见图4，而使用本发明得到的标准差为0.5362V，离散性明显好于常规外延片，见图5，其中图中的CDF图为累积分布函数图。
本发明还提供了8英寸薄层外延片的外延层厚度和电阻率的分布评价方法，也即，外延片厚度分布为中心向边缘逐渐变厚，电阻率分布为中心向边缘逐渐走高；最低点为中心，最高点在距边缘10mm处和距边缘6mm处，在上述两处外延片的厚度和电阻率均大于半径1/2处，要求6mm处外延片厚度和电阻率的测试值的最小值均要高于中心值和半径1/2处的均值，即min(6mm)-center>0,min(6mm)-average(1/2R)>0；外延片的电阻率均匀性在2％-3％之间，外延片的厚度均匀性在1％-2％之间，均匀性计算方法为(最大值-最小值)/(最大值+最小值)×100％以，该分布评价方法及实现该分布的工艺方法来确保后道器件参数如BVds的离散性得到控制，提高8英寸晶圆的良率。
本发明另一目的在于提供一种8英寸薄层外延片均匀性控制方法制备的外延片在低压MOS器件中的应用。也即采用本发明实施例提供的控制方法制备的外延片，能够制备低压MOS器件，其中低压在200V以内。
以上对本发明提供的技术方案进行了详细介绍，本发明中应用具体个例对本发明的实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明，应当指出，对于本技术领域的技术人员来说，在不脱离本发明原理的前提下，还可对本发明进行若干改进，这些改进也落入本发明权利要求的保护范围内。
Claims (8)
1.8英寸薄层外延片，其特征在于，外延片厚度在20um以内，电阻率在0-2Ω.cm之间；外延片厚度分布为中心向边缘逐渐变厚，电阻率分布为中心向边缘逐渐走高，最低点为中心，最高点在距外延片边缘10mm处和距外延片边缘6mm处，在上述两处外延片的厚度和电阻率均大于半径1/2处，在6mm处外延片厚度和电阻率的测试值的最小值均高于中心值以及半径1/2处的均值，外延片的电阻率的均匀性在2％-3％之间，外延片的厚度均匀性在1％-2％之间。
2.如权利要求1所述的8英寸薄层外延片均匀性控制方法，其特征在于，包括：
采用单片外延生长系统，红外线灯阵列辐射加热，高纯石墨基座为硅片载体，保护气体为超高纯H2气体；
使用8英寸重掺As衬底，晶向<100>，电阻率0.001-0.003Ω.cm之间，背面使用SiO2背封；
外延生长前，对单片外延生长系统进行充分去除自掺处理，在1180℃-1200℃温度下，通入大流量HCL气体15-25slm/min，腐蚀掉残留的Si，腐蚀基座上残留的Si时，H2流量设定为5-15slm/min,腐蚀钟罩内壁上残留的Si时，加大H2流量至40-80slm/min；
外延生长前，对衬底表面进行H2烘烤和前抛光处理，烘烤温度和时间设定为1160℃-1180℃和30s-50s，H2流量为120-150slm/min；HCL流量设定为0.2-0.8slm/min，腐蚀时间为5-15s，H2流量为120-150slm/min；
外延生长使用本征层覆盖工艺，在本征层和外延层之间进行60±10秒的变H2流量赶气,然后在生长温度和流量固定的情况下开始生长剩余的厚度；
使用低温生长，生长温度控制在1120℃-1130℃之间，边缘温度低于中心温度不超过30℃；
使用的外延生长速率大于4um/min。
3.如权利要求2所述的8英寸薄层外延片均匀性控制方法，其特征在于，采用TCS流量计，流量固定为15g/min，在此条件下，外延生长速率达到4um/min之上。
4.如权利要求2所述的8英寸薄层外延片均匀性控制方法，其特征在于，所述生长温度固定为1130℃。
5.如权利要求2所述的8英寸薄层外延片均匀性控制方法，其特征在于，采用的单片外延生长系统为ASM E2000型单片外延生长系统。
6.如权利要求2所述的8英寸薄层外延片均匀性控制方法，其特征在于，所述超高纯H2气体的纯度达到99.999999％以上。
7.如权利要求2所述的8英寸薄层外延片均匀性控制方法，其特征在于，所述单片外延生长系统预防性维护后连续生产时间不超过40天。
8.如权利要求2-7任一项所述的8英寸薄层外延片均匀性控制方法制备的外延片在低压MOS器件中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710093514.XA CN106876248B (zh) | 2017-02-21 | 2017-02-21 | 8英寸薄层外延片、均匀性控制方法及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710093514.XA CN106876248B (zh) | 2017-02-21 | 2017-02-21 | 8英寸薄层外延片、均匀性控制方法及应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876248A CN106876248A (zh) | 2017-06-20 |
| CN106876248B true CN106876248B (zh) | 2019-11-12 |
Family
ID=59167522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710093514.XA Active CN106876248B (zh) | 2017-02-21 | 2017-02-21 | 8英寸薄层外延片、均匀性控制方法及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876248B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113322513A (zh) * | 2021-08-03 | 2021-08-31 | 南京国盛电子有限公司 | 一种生长薄层高阻硅外延片的方法及所制得的外延片 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044908A (ja) * | 2003-07-24 | 2005-02-17 | Toshiba Ceramics Co Ltd | 基板熱処理支持部材 |
| CN101123179A (zh) * | 2007-09-18 | 2008-02-13 | 河北普兴电子科技股份有限公司 | 6英寸As背封衬底MOS器件外延片均匀性的控制方法 |
| CN102157359A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 6英寸powermos管外延层的制造方法 |
| CN102412124A (zh) * | 2011-09-30 | 2012-04-11 | 上海晶盟硅材料有限公司 | 新型衬底的生产方法、外延片及半导体器件 |
| CN103996608A (zh) * | 2014-06-06 | 2014-08-20 | 上海先进半导体制造股份有限公司 | 改善外延层电阻率均匀性的方法 |
| CN104851784A (zh) * | 2015-05-29 | 2015-08-19 | 中国电子科技集团公司第四十六研究所 | 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法 |
| CN106057650A (zh) * | 2016-08-01 | 2016-10-26 | 中国电子科技集团公司第四十六研究所 | 一种ldmos晶体管用硅外延片的制备方法 |
-
2017
- 2017-02-21 CN CN201710093514.XA patent/CN106876248B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044908A (ja) * | 2003-07-24 | 2005-02-17 | Toshiba Ceramics Co Ltd | 基板熱処理支持部材 |
| CN101123179A (zh) * | 2007-09-18 | 2008-02-13 | 河北普兴电子科技股份有限公司 | 6英寸As背封衬底MOS器件外延片均匀性的控制方法 |
| CN102157359A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 6英寸powermos管外延层的制造方法 |
| CN102412124A (zh) * | 2011-09-30 | 2012-04-11 | 上海晶盟硅材料有限公司 | 新型衬底的生产方法、外延片及半导体器件 |
| CN103996608A (zh) * | 2014-06-06 | 2014-08-20 | 上海先进半导体制造股份有限公司 | 改善外延层电阻率均匀性的方法 |
| CN104851784A (zh) * | 2015-05-29 | 2015-08-19 | 中国电子科技集团公司第四十六研究所 | 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法 |
| CN106057650A (zh) * | 2016-08-01 | 2016-10-26 | 中国电子科技集团公司第四十六研究所 | 一种ldmos晶体管用硅外延片的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876248A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
| US7922813B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| JP5719815B2 (ja) | エピタキシコーティングされたシリコンウェーハの製造法 | |
| JP2827885B2 (ja) | 半導体単結晶基板およびその製造方法 | |
| US20080217745A1 (en) | Nitride Semiconductor Wafer | |
| US20070096117A1 (en) | Nitride Semiconductor Wafer | |
| WO2019128524A1 (zh) | 一种消除晶圆翘曲的方法及复合衬底 | |
| CN100449692C (zh) | 一种重掺砷衬底的硅外延方法 | |
| CN100501925C (zh) | 6″vdmos管用硅外延片的制造方法 | |
| TW201031773A (en) | Method for producing epitaxially coated silicon wafers | |
| WO2017138247A1 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 | |
| US10858758B2 (en) | Manufacturing method for silicon carbide epitaxial wafer and manufacturing method for silicon carbide semiconductor device | |
| CN102939642B (zh) | 半导体晶片及其制造方法 | |
| US20160163545A1 (en) | Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device | |
| CN106803480A (zh) | 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用 | |
| CN106876248B (zh) | 8英寸薄层外延片、均匀性控制方法及应用 | |
| CN104779280A (zh) | 氮化物半导体外延晶圆和氮化物半导体器件 | |
| JP6387799B2 (ja) | 半導体基板およびその製造方法 | |
| US20100025696A1 (en) | Process for Producing a Silicon Carbide Substrate for Microelectric Applications | |
| CN207362367U (zh) | 外延涂覆的硅晶片 | |
| JPH0769791A (ja) | 高配向性ダイヤモンド放熱基板 | |
| JP3788836B2 (ja) | 気相成長用サセプタ及びその製造方法 | |
| CN111554565A (zh) | 硅8英寸大功率元器件外延片制备工艺 | |
| JP3424069B2 (ja) | エピタキシャルシリコン基板の製造方法 | |
| CN105489478B (zh) | 重掺磷衬底薄层外延过渡区的调控方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |