CN102157359A - 6英寸powermos管外延层的制造方法 - Google Patents

6英寸powermos管外延层的制造方法 Download PDF

Info

Publication number
CN102157359A
CN102157359A CN2011100316335A CN201110031633A CN102157359A CN 102157359 A CN102157359 A CN 102157359A CN 2011100316335 A CN2011100316335 A CN 2011100316335A CN 201110031633 A CN201110031633 A CN 201110031633A CN 102157359 A CN102157359 A CN 102157359A
Authority
CN
China
Prior art keywords
powermos
epitaxial loayer
purges
inches
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100316335A
Other languages
English (en)
Other versions
CN102157359B (zh
Inventor
万华勇
熊爱华
梅海军
李豪
林立桂
林善彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUJIAN FUSHUN MICROELECTRONIC Co Ltd
Original Assignee
FUJIAN FUSHUN MICROELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUJIAN FUSHUN MICROELECTRONIC Co Ltd filed Critical FUJIAN FUSHUN MICROELECTRONIC Co Ltd
Priority to CN 201110031633 priority Critical patent/CN102157359B/zh
Publication of CN102157359A publication Critical patent/CN102157359A/zh
Application granted granted Critical
Publication of CN102157359B publication Critical patent/CN102157359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种6英寸POWERMOS管外延层的制造方法，其特征在于：按以下步骤进行：1）选择合适的POWERMOS管衬底片，并进行一定的前处理；2）对衬底片在一定温度下进行HCL气相腐蚀；3）进行第一次H2变速吹扫；4）在衬底片上淀积一层厚度为1-2um的无掺杂本征层；5）进行第二次H2变速吹扫；6）在本征层上形成第二外延层，该方法在高温情况下最大限度抑制了自掺杂现象，有效的阻挡衬底杂质向外延层扩散和掺杂，从而保证了电阻率的均匀性和过渡区的宽度，使器件的击穿电压BVDSS和导通电阻RDSON都达到要求。

Description

6英寸POWERMOS管外延层的制造方法
技术领域
本发明涉及一种6英寸POWERMOS管外延层的制造方法。
背景技术
随着电子器件的发展，作为可以控制大电流、高电压的器件正广泛投入实际应用。POWERMOS就是由此而产生的一种器件，由于控制精确而倍受青睐，但6英寸POWERMOS外延相对与一般的外延来说，外延层厚、电阻率高，其表面积又比较大，是4英寸的2.25倍、5英寸的1.44倍，因此对外延片有特殊要求和标准。
POWERMOS外延片的结构，就是在N+衬底上生长一层电阻率高的外延层（N+/N），普通的外延工艺是无法实现的，如果采用“硅转移（mass-transfer）”工艺，基座上的硅会很不均匀的转移到硅片背面，平整度无法满足现在STEP光刻机的要求。所以我们对衬底片提出了要求，选用了重掺SB、AS的N型两种抛光片，电阻率分别为：0.007~0.02Ωcm、0.001~0.004Ωcm，背封层分别为：LTOSiO2（8000±800埃）、PLOY（8000±800埃）+LTOSiO2（8000±800埃）。边缘氧化层去除宽度1.0~2.0mm，衬底晶向均为<100>。由于衬底片都为重掺的，表层中的杂质在高温下蒸发又通过气相掺入正在生长的外延层中，就会产生自掺杂现象。常用的杂质扩散系数：P>B>AS>SB。在这种情况下要生长电阻率均匀性好的且过渡区又能得到有效控制的外延层，是相当困难的，POWERMOS管外延片材料要求是电阻率分布的均匀性≤5%，过渡区能够控制在总厚度的10%左右。理想的外延层与衬底的界面过渡区是陡峭的，然而在自掺杂的现象下，已经影响到了过渡区的分布。
主要有以下两种情况：1、衬底中的高浓度杂质原子向外延层固态扩散；2、衬底中的高浓度杂质从衬底边缘、背面和正面蒸发，又掺杂外延层。对于外延生长阶段，在外延生长初期，存储在滞留层中的杂质与硅原子一道通过扩散运输到外延生长层表面，然后经过吸附—解吸的表面反应结合进入生长的外延层。因在预加热阶段在滞留层存储了大量的从衬底蒸发出的杂质原子，所以在外延生长初期自掺杂现象最严重。随着外延生长的进行，衬底上表面被外延层所覆盖，正表面杂质蒸发被抑制，正面因杂质蒸发而产生的自掺杂现象消失了。这时杂质蒸发主要通过背面，全部外延过程中背面杂质蒸发的最多，对自掺杂贡献最大。由于自掺杂现象，导致过渡区加宽，从而减少外延层的有效性厚度。同时导致中间的电阻率比边缘的电阻率要大，中间的过渡区比边缘的过渡区要窄，其结果是：整片器件的击穿电压BVDSS和导通电阻RDSON分布的均匀性差，造成了器件成品率的下降。这就需要提高外延参数的控制，必须要优化外延工艺。
发明内容
本发明的目的在于提供一种6英寸POWERMOS管外延层的制造方法，该方法在高温情况下最大限度抑制了自掺杂现象，有效的阻挡衬底杂质向外延层扩散和掺杂，从而保证了电阻率的均匀性和过渡区的宽度，使器件的击穿电压BVDSS和导通电阻RDSON都达到要求。
本发明的技术方案在于：一种6英寸POWERMOS管外延层的制造方法，其特征在于：按以下步骤进行：
1）选择合适的POWERMOS管衬底片，并进行一定的前处理；
2）对衬底片在一定温度下进行HCL气相腐蚀；
3）进行第一次H2变速吹扫；
4）在衬底片上淀积一层厚度为1-2 um的无掺杂本征层；
5）进行第二次H2变速吹扫；
6）在本征层上形成第二外延层。
所选择的POWERMOS管衬底片为重掺SB的N型抛光片，其衬底电阻率为0.007--0.02Ωcm，背封层为LTOSiO2，厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0~2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm2。
所选择的POWERMOS管衬底片为重掺AS的N型抛光片，衬底电阻率为0.001~0.004Ωcm，背封层为PLOY+LTOSiO2，其中PLOY的厚度为8000±800埃，LTOSiO2的厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0~2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm2。
所述HCL气相腐蚀的温度为1140~1160℃，气相腐蚀的时间为3~6min，HCL的流量为5~8L/min。
所述第一次H2变速吹扫流量为300~350L/min，吹扫时间3~8min。
所述第一次H2变速吹扫为在1140~1160℃温度下，先使用H2流量为300~320L/min，吹扫2~3min，再将H2流量提升到320~350L/min，吹扫1~5min。
所述无掺杂本征层的淀积温度1060~1070℃，淀积速率0.9~1.0um/min，淀积时间1~2min。
所述第二次H2变速吹扫H2流量300~350L/min，吹扫时间2~6min。
所述第二次H2变速吹扫在1130~1150℃温度下，用H2流量300~350L/min，吹扫时间2~6min，可以先使用H2流量为300~320L/min，吹扫1~3min，再将H2流量提升到320~350L/min，吹扫1~3min。
所述第二外延层的淀积温度1130~1150℃；淀积速率1.3~1.6um/min。
本发明的优点在于：本发明6英寸POWERMOS管的外延层制造方法，其目的是在高温情况下最大限度抑制了自掺杂现象，有效的阻挡衬底杂质向外延层扩散和掺杂，从而保证了电阻率的均匀性和过渡区的宽度，使器件的击穿电压BVDSS和导通电阻RDSON都达到要求，大大的提高了器件的电性能和成品率，使用本发明方法生长的外延层比常规外延工艺生长的外延层的厚度均匀性、电阻率均匀性和过渡区宽度的一致性有了显著的改善。
附图说明
图1为本发明的POWERMOS管外延层的结构示意图。
图2为现有技术和采用本发明生长外延层的浓度分布对比。
图中标号为：1、衬底片层   2、无掺杂本征层   3、外延层。
具体实施方式
一种6英寸POWERMOS管外延层的制造方法，其特征在于：按以下步骤进行：
1）选择合适的POWERMOS管衬底片1，并进行一定的前处理；
2）对衬底片在一定温度下进行HCL气相腐蚀；
3）进行第一次H2变速吹扫；
4）在衬底片上淀积一层厚度为1-2 um的无掺杂本征层2；
5）进行第二次H2变速吹扫；
6）在本征层上形成第二外延层3。
本发明所用的设备是意大利生产的PE-2061S外延炉，用高频感应方式加热，基座是高纯石墨表面经裂解处理并表面包一层高纯SiC。
反应腔体、衬底片清洗及石墨基座的处理：反应腔体在进行外延生长时，必须保证腔体的洁净，所以要定期对石英钟罩和其它石英支架进行清洗，目的是清除吸附在反应腔体内部及石英器件上的杂质原子和残留物。衬底片的清洗，目的是去除衬底表面的金属杂质、颗粒和表面的氧化层等，减少外延层的缺陷。在进行外延生长前，都须对基座重新处理，以去除基座表面的高浓度杂质和淀积在基座表面的多晶层，目的是减少自掺杂。
衬底片的选择：为保证击穿电压BVDSS和导通电阻RDSON参数合格，也就是让电阻率均匀性和过渡区宽度符合要求，所选择的POWERMOS管衬底片为重掺SB的N型抛光片，其衬底电阻率为0.007--0.02Ωcm，背封层为LTOSiO2，厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0—2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm2。
为保证击穿电压BVDSS和导通电阻RDSON参数合格，也就是让电阻率均匀性和过渡区宽度符合要求，所选择的POWERMOS管衬底片为重掺AS的N型抛光片，衬底电阻率为0.001—0.004Ωcm，背封层为PLOY+LTOSiO2，其中PLOY的厚度为8000±800埃，LTOSiO2的厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0—2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm2。
所述HCL气相腐蚀的温度为1140~1160℃，气相腐蚀的时间为3~6min，HCL的流量为5~8L/min，气相腐蚀目的是使衬底表面干净，减少外延层的缺陷，提高了外延层的质量，但气腐同时带出大量的杂质，从而影响过渡区的宽度。
为了减少气腐杂质在反应腔中的浓度，在高温下进行了大量的H2变速吹扫，所述第一次H2变速吹扫流量为300~350L/min，吹扫时间3~8min。
所述第一次H2变速吹扫为在1140~1160℃温度下，先使用H2流量为300~320L/min，吹扫2~3min，再将H2流量提升到320~350L/min，吹扫1~5min，这样即可以保证衬底表面的洁净度，变速吹扫又最大程度的减少了气腐杂质对过渡区的影响，以保证过渡区的理想分布。
采用低温淀积一层厚度约为1~2um的无掺杂本征层，低温的目的是减少自掺杂杂质的蒸汽压和固态扩散速率，淀积一层无掺杂本征层是对衬底片表面和边缘进行包封，从而抑制自掺杂现象，达到控制过渡区宽度目的，无掺杂本征层的淀积需要选择合适的淀积温度、淀积速率、淀积时间，才能达到理想的效果，所述无掺杂本征层的淀积温度1060~1070℃，淀积速率0.9~1.0um/min，淀积时间1~2min。
所述第二次H2变速吹扫H2流量300~350L/min，吹扫时间2~6min。
所述第二次H2变速吹扫在1130~1150℃温度下，用H2流量300~350L/min，吹扫时间2~6min，可以先使用H2流量为300~320L/min，吹扫1~3min，再将H2流量提升到320~350L/min，吹扫1~3min，进一步减少反应腔中的杂质。
接着淀积一层厚度和电阻率符合器件要求的外延层，淀积时温度和速率可以适当的提高，淀积温度1130~1150℃；淀积速率1.3~1.6um/min，掺杂流量视器件要求而定。
如图2所示，1为本发明外延层的浓度分布，2为现有技术外延层的浓度分布，采用本发明方法的外延工艺技术，能有效的抑制自掺杂现象，得到理想的过渡区分布、中间与边缘的差异也减小了，电阻率分布的均匀性≤5%，纵向电阻率分布一致，所得到的硅外延片完全符合器件的要求。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种6英寸POWERMOS管外延层的制造方法，其特征在于：按以下步骤进行：
1）选择合适的POWERMOS管衬底片，并进行一定的前处理；
2）对衬底片在一定温度下进行HCL气相腐蚀；
3）进行第一次H2变速吹扫；
4）在衬底片上淀积一层厚度为1-2 um的无掺杂本征层；
5）进行第二次H2变速吹扫；
6）在本征层上形成第二外延层。
2.根据权利要求1所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所选择的POWERMOS管衬底片为重掺SB的N型抛光片，其衬底电阻率为0.007~0.02Ωcm，背封层为LTOSiO2，厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0~2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm2。
3.根据权利要求1所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所选择的POWERMOS管衬底片为重掺AS的N型抛光片，衬底电阻率为0.001—0.004Ωcm，背封层为PLOY+LTOSiO2，其中PLOY的厚度为8000±800埃，LTOSiO2的厚度为8000±800埃，前处理是将边缘氧化层去除宽度1.0~2.0mm，倒角的角度22±0.5°，TTV<10um，TIR<5um，STIR<1.5@15*15mm2。
4.根据权利要求1所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所述HCL气相腐蚀的温度为1140~1160℃，气相腐蚀的时间为3~6min，HCL的流量为5~8L/min。
5.根据权利要求1所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所述第一次H2变速吹扫流量为300~350L/min，吹扫时间3~8min。
6.根据权利要求1或5所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所述第一次H2变速吹扫为在1140~1160℃温度下，先使用H2流量为300~320L/min，吹扫2~3min，再将H2流量提升到320~350L/min，吹扫1~5min。
7.根据权利要求1所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所述无掺杂本征层的淀积温度1060~1070℃，淀积速率0.9~1.0um/min，淀积时间1~2min。
8.根据权利要求1所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所述第二次H2变速吹扫H2流量300~350L/min，吹扫时间2~6min。
9.根据权利要求1或8所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所述第二次H2变速吹扫在1130~1150℃温度下，用H2流量300~350L/min，吹扫时间2~6min，可以先使用H2流量为300~320L/min，吹扫1~3min，再将H2流量提升到320~350L/min，吹扫1~3min。
10.根据权利要求1所述的6英寸POWERMOS管外延层的制造方法，其特征在于：所述第二外延层的淀积温度1130~1150℃；淀积速率1.3~1.6um/min。
CN 201110031633 2011-01-30 2011-01-30 6英寸powermos管外延层的制造方法 Active CN102157359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110031633 CN102157359B (zh) 2011-01-30 2011-01-30 6英寸powermos管外延层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110031633 CN102157359B (zh) 2011-01-30 2011-01-30 6英寸powermos管外延层的制造方法

Publications (2)

Publication Number Publication Date
CN102157359A true CN102157359A (zh) 2011-08-17
CN102157359B CN102157359B (zh) 2012-12-05

Family

ID=44438773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110031633 Active CN102157359B (zh) 2011-01-30 2011-01-30 6英寸powermos管外延层的制造方法

Country Status (1)

Country Link
CN (1) CN102157359B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290337A (zh) * 2011-09-26 2011-12-21 南京国盛电子有限公司 低压tvs用硅外延片的制造方法
CN102332497A (zh) * 2011-10-08 2012-01-25 南京国盛电子有限公司 毫米波雪崩二极管用硅外延片的制造方法
CN103489761A (zh) * 2013-09-17 2014-01-01 杭州立昂微电子股份有限公司 一种肖特基芯片专用外延片的生长方法
CN104103499A (zh) * 2014-07-31 2014-10-15 南京国盛电子有限公司 一种8″肖特基管用硅外延片的制造方法
CN104409345A (zh) * 2014-11-13 2015-03-11 南京国盛电子有限公司 一种大功率pin器件硅外延片的制造方法
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN106876248A (zh) * 2017-02-21 2017-06-20 河北普兴电子科技股份有限公司 8英寸薄层外延片、均匀性控制方法及应用
CN106876246A (zh) * 2017-02-14 2017-06-20 河北普兴电子科技股份有限公司 提高外延片片内电阻率均匀性的方法
CN107622938A (zh) * 2017-10-09 2018-01-23 上海先进半导体制造股份有限公司 衬底的背封方法及结构
CN108767053A (zh) * 2018-03-23 2018-11-06 南京国盛电子有限公司 一种新型红外探测器bib硅外延片的制造方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN109524471A (zh) * 2018-12-26 2019-03-26 无锡浩真微电子有限公司 抗辐射功率mosfet的外延结构及制造方法
CN109904070A (zh) * 2017-12-11 2019-06-18 有研半导体材料有限公司 一种大直径晶圆的衬底边缘处理方法
CN114628243A (zh) * 2022-03-10 2022-06-14 河北普兴电子科技股份有限公司 快速恢复外延二极管用双层硅外延片的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045074A1 (en) * 2001-08-29 2003-03-06 Cindy Seibel Method for semiconductor gate doping
CN1443372A (zh) * 2000-06-02 2003-09-17 通用半导体公司 功率mos场效应管及其制造方法
US20060019466A1 (en) * 2004-07-22 2006-01-26 Nayfeh Ammar M Germanium substrate-type materials and approach therefor
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
CN101047122A (zh) * 2006-12-20 2007-10-03 南京国盛电子有限公司 6″vdmos管用硅外延片的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1443372A (zh) * 2000-06-02 2003-09-17 通用半导体公司 功率mos场效应管及其制造方法
US20030045074A1 (en) * 2001-08-29 2003-03-06 Cindy Seibel Method for semiconductor gate doping
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
US20060019466A1 (en) * 2004-07-22 2006-01-26 Nayfeh Ammar M Germanium substrate-type materials and approach therefor
CN101047122A (zh) * 2006-12-20 2007-10-03 南京国盛电子有限公司 6″vdmos管用硅外延片的制造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290337A (zh) * 2011-09-26 2011-12-21 南京国盛电子有限公司 低压tvs用硅外延片的制造方法
CN102332497A (zh) * 2011-10-08 2012-01-25 南京国盛电子有限公司 毫米波雪崩二极管用硅外延片的制造方法
CN102332497B (zh) * 2011-10-08 2014-03-19 南京国盛电子有限公司 毫米波雪崩二极管用硅外延片的制造方法
CN103489761A (zh) * 2013-09-17 2014-01-01 杭州立昂微电子股份有限公司 一种肖特基芯片专用外延片的生长方法
CN104103499A (zh) * 2014-07-31 2014-10-15 南京国盛电子有限公司 一种8″肖特基管用硅外延片的制造方法
CN104103499B (zh) * 2014-07-31 2017-05-03 南京国盛电子有限公司 一种8英寸肖特基管用硅外延片的制造方法
CN104409345A (zh) * 2014-11-13 2015-03-11 南京国盛电子有限公司 一种大功率pin器件硅外延片的制造方法
CN104409345B (zh) * 2014-11-13 2018-02-02 南京国盛电子有限公司 一种大功率pin器件硅外延片的制造方法
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN106876246A (zh) * 2017-02-14 2017-06-20 河北普兴电子科技股份有限公司 提高外延片片内电阻率均匀性的方法
CN106876248B (zh) * 2017-02-21 2019-11-12 河北普兴电子科技股份有限公司 8英寸薄层外延片、均匀性控制方法及应用
CN106876248A (zh) * 2017-02-21 2017-06-20 河北普兴电子科技股份有限公司 8英寸薄层外延片、均匀性控制方法及应用
CN107622938A (zh) * 2017-10-09 2018-01-23 上海先进半导体制造股份有限公司 衬底的背封方法及结构
CN107622938B (zh) * 2017-10-09 2019-11-05 上海先进半导体制造股份有限公司 衬底的背封方法及结构
CN109904070A (zh) * 2017-12-11 2019-06-18 有研半导体材料有限公司 一种大直径晶圆的衬底边缘处理方法
CN109904070B (zh) * 2017-12-11 2021-04-20 有研半导体材料有限公司 一种大直径晶圆的衬底边缘处理方法
CN108767053A (zh) * 2018-03-23 2018-11-06 南京国盛电子有限公司 一种新型红外探测器bib硅外延片的制造方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN109524471A (zh) * 2018-12-26 2019-03-26 无锡浩真微电子有限公司 抗辐射功率mosfet的外延结构及制造方法
CN114628243A (zh) * 2022-03-10 2022-06-14 河北普兴电子科技股份有限公司 快速恢复外延二极管用双层硅外延片的制备方法

Also Published As

Publication number Publication date
CN102157359B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
CN102157359B (zh) 6英寸powermos管外延层的制造方法
CN101256958B (zh) 一种igbt硅外延片的制造方法
US7166523B2 (en) Silicon carbide and method of manufacturing the same
CN100501925C (zh) 6″vdmos管用硅外延片的制造方法
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
CN106757324A (zh) 一种硅外延片的制造方法
CN106653570B (zh) 一种重掺衬底反型高阻ic外延片的制备方法
CN104409345B (zh) 一种大功率pin器件硅外延片的制造方法
CN102449734A (zh) 制造碳化硅衬底的方法和碳化硅衬底
CN103367252B (zh) 一种双极型晶体管用双层硅外延片的制造方法
CN102456552A (zh) 微晶硅膜的制造方法及半导体装置的制造方法
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
JP2014506005A (ja) ヘテロ接合界面パッシベーション方法
JP2011258937A (ja) 微結晶シリコン膜及びその作製方法、並びに半導体装置
CN100390937C (zh) 5英寸功率mos管用硅外延片的制造方法
US20060154453A1 (en) Method(s) of forming a thin layer
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
CN102332497B (zh) 毫米波雪崩二极管用硅外延片的制造方法
CN117672815A (zh) 一种SiC外延片及其制备方法
CN112522781B (zh) 碳化硅衬底上的缓冲层及其形成方法
JPH06151864A (ja) 半導体基板及びその製造方法
JPH04286163A (ja) 半導体基板の製造方法
TWI566276B (zh) 磊晶晶圓
CN101714501A (zh) 一种可提高外延质量且降低成本的外延反应腔清洗方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant