CN104409345A - 一种大功率pin器件硅外延片的制造方法 - Google Patents
一种大功率pin器件硅外延片的制造方法 Download PDFInfo
- Publication number
- CN104409345A CN104409345A CN201410643082.1A CN201410643082A CN104409345A CN 104409345 A CN104409345 A CN 104409345A CN 201410643082 A CN201410643082 A CN 201410643082A CN 104409345 A CN104409345 A CN 104409345A
- Authority
- CN
- China
- Prior art keywords
- growth
- epitaxial
- temperature
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 24
- 239000010703 silicon Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000007789 gas Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 11
- 239000010439 graphite Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000010926 purge Methods 0.000 claims abstract description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 3
- 239000001257 hydrogen Substances 0.000 claims abstract description 3
- 230000000694 effects Effects 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000376 reactant Substances 0.000 claims description 3
- 239000012159 carrier gas Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000006698 induction Effects 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000005260 corrosion Methods 0.000 abstract 4
- 230000007797 corrosion Effects 0.000 abstract 4
- 239000012071 phase Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 238000005422 blasting Methods 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
本发明大功率PIN器件硅外延片的制造方法，选用重掺As的N型<100>抛光片，电阻率≤0.003Ω·cm，局部平整度≤1.5mm，背面无背封氧化层。1、利用质量迁移原理使多晶硅从石墨基座转移到衬底背面，达到背面包封的目的；2、选择合适的气腐流量和气腐时间，减少气腐杂质在外延反应室的气相浓度，以减少外延生长时的自掺杂；3、气腐后，选择变温变流量氢气进行吹扫外延反应室；4、第一层外延生长：在高浓度的衬底表面使用较低的温度生长一层本征外延层进行包封，通过控制其生长温度、生长速率和生长时间，使包封层达到理想效果；5、第二层外延生长：使用较低的温度生长一层表面浓度小于10E13cm-3的外延层。
Description
技术领域
本发明涉及半导体硅材料领域的硅外延片，具体而言，是关于一种大功率PIN器件硅外延片的制造方法。
背景技术
PIN二极管(positive-intrinsic-negative diode，缩写为PIN diode)，是在两种半导体之间的PN结，或者半导体与金属之间的结的邻近区域，吸收光辐射而产生光电流的一种光检测器。普通的二极管由PN结组成，在P和N半导体材料之间加入一薄层低掺杂的本征(Intrinsic)半导体层，组成的这种P-I-N结构的二极管就是PIN器件。PIN器件是广泛应用于微波、电力和光电领域中的一种常见半导体器件，在微波领域中多用作微波开关、微波衰减器、微波限幅器、数字移相器等；在电力领域中多用作大功率整流管等；在光电领域中多用作光电检测器等等。
众所周知，在重掺As衬底上淀积极低浓度的外延层是极其困难的。目前国际上一般采用低压低温外延生长和等离子体增强化学汽相淀积，但这种方法设备复杂、价格昂贵，在一定条件下限制其使用范围，而且低压淀积时生长速率较慢，不适用于生长5μm以上的外延层。外延生长工艺是一种在单晶衬底的表面上淀积一个单晶薄层的方法，由于对杂质浓度有良好的控制以及能获得晶体的完整性，气相外延得到了最广泛的应用。
在重掺As衬底上进行轻掺杂外延层的生长，理想的外延层与衬底的过渡区是陡峭的。然而在实际生长过程中，由于杂质原子由高浓度衬底向外延层的固态扩散和在外延前的HCl腐蚀、H2处理和外延生长时的高温，使重掺衬底片的杂质原子从正面、边缘和背面从由固相蒸发到反应室的气相中，虽经大流量气体吹除，仍有部分杂质留在衬底表面的滞留层内，在外延生长时进入外延层形成气相自掺杂，致使衬底与外延层界面杂质浓度过高，造成过渡区加宽，从而减少外延层的有效厚度。同时气相自掺杂对外延层表面径向电阻率分布的均匀性产生很大的影响，使外延片中心电阻率高，边缘电阻率低，制成器件时其击穿电压Vbc是中间大边缘小，造成击穿电压和串联电阻的不均匀。
发明内容
针对现有技术中存在的问题，依据外延工艺自掺杂效应的产生机理、抑制方法以及固态扩散理论，本发明提出了一种新型的硅外延工艺技术，与常规外延方法相比较，其技术特点如下：长时间小流量气腐，使石墨基座表面的多晶硅充分转移到衬底片背面以达到背面包封的要求；变速大流量H2吹除外延反应室中残余的杂质原子；使用低温低速率生长条件，减少固相和气相自掺杂的影响。
本发明的技术方案如下：
a.为满足大功率PIN器件的设计要求，选用重掺As的N型<100>抛光片，电阻率≤0.003Ω·cm，在15mm×15mm的局部平整度≤1.5mm，背面无背封氧化层；
b.外延生长之前，石墨基座必须进行HCl高温处理，去除基座上残余的反应物，并淀积—层高纯多晶硅；
c.为了得到外延前洁净的表面和石墨基座上高纯多晶硅充分转移到衬底片背面，适当增加气腐时间，在1130-1150℃，选择合适的HCl流量3～4L/min，气腐时间20min，气腐结束后，温度降至900℃，采用H2流量由320slm→100slm→320slm交替变速吹除10min，以排除外延反应室中残余的杂质，减小外延生长中的自掺杂效应；
d.外延生长工艺：综合考虑自掺杂，晶格质量、表面浓度控制及生产效率等因素，选择适当的双层外延工艺条件，硅源采用超高纯三氯氢硅(TCS)，第一层纯度外延层，生长温度1000～1020℃，生长速率0.3～0.5μm/min，第二步生长温度1030～1050℃，生长速率为0.3～0.5μm/min，按照外延层技术要求选择适当的掺杂源流量和生长时间。
本发明“一种大功率PIN管用硅外延片的制造方法”，采用独特的HCl气腐工艺、背面包封工艺以及变温变速大流量H2吹扫，最大限度的减少气相自掺杂的效应；双层外延生长，减小衬底的杂质向外延层扩散，从而减少过渡区宽度，提高器件的击穿电压和降低饱和压降，保证器件的性能和成品率。
具体实施方式
以下通过具体实施例对本发明进行详细地说明：
本实施例的PIN管用硅外延片的制造方法，选用重掺As的N型<100>抛光片，电阻率≤0.003Ω·cm，局部平整度≤1.5mm，背面无背封氧化层。其工艺在于：1、利用质量迁移原理使多晶硅从石墨基座转移到衬底背面，达到背面包封的目的；2、选择合适的气腐流量和气腐时间，减少气腐杂质在外延反应室的气相浓度，以减少外延生长时的自掺杂；3、气腐后，选择变温变流量氢气进行吹扫外延反应室，以减少其内的杂质浓度；4、第一层外延生长：在高浓度的衬底表面使用较低的温度生长一层本征外延层进行包封，通过控制其生长温度、生长速率和生长时间，使包封层达到理想效果，但必须考虑以下几点：①低温淀积减少衬底硅片杂质的蒸汽压和固态扩散；②热氧化和扩散过程中杂质的再分布；5、第二层外延生长：使用较低的温度生长一层表面浓度小于10E13cm-3的外延层。
本实施例采用设备为意大利PE-2061S常压硅外延生长系统，高纯石墨基座作为高频感应加热体，主要载气H2纯度为99.9999％以上。
反应室清洗：石英钟罩以及反应室中使用的石英零件在进行外延前必须仔细清洗，彻底清除石英钟罩内壁和石英件上的淀积残留物。
反应室高温处理：外延生长之前，石墨基座必须进行HC1温高处理，去除基座上残余的反应物，并淀积一层本征多晶硅。
衬底背面包封与气腐：外延生长之前对衬底片进行背面包封和表面HCl抛光腐蚀，去除衬底表面机械损伤层及氧化物，清除表面沾污，改善表面状况，减少外延层缺陷。本发明采用的工艺条件既充分保证了石墨基座表面的高纯多晶硅充分转移到衬底片背面，起到良好的背面包封效果，又得到了洁净的原始硅片表面，同时使进入气相的杂质最少，减小了自掺杂效应。气腐温度1130-1150℃，HCl流量3～5L/min，气腐时间20min。
变温变速大流量H2吹扫：反应是温度降至900℃，采用H2流量由320slm→100slm→320slm交替变速吹除10min，以排除外延反应室中残余的杂质，减小外延生长中的自掺杂效应。
双层外延生长：第一层纯度外延层，生长温度1000～1020℃(较低的温度)，生长速率0.2～0.3μm/min，第二层生长温度1030～1050℃(较低的温度)，生长速率为0.3～0.5μm/min。根据外延层的技术要求选择合适的掺杂源流量和生长时间。
本发明方法所制作的硅外延片晶格结构完好，表面光亮无细亮点，位错＜100/cm2，层错＜10/cm2，无翘边和边缘结晶现象，完全满足后续PIN器件的要求。
以上所述，仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更改或修饰进行等同变化的等效实施例，但该等同变化与修饰，均仍属于本发明技术方案的权利保护范围内。
Claims (5)
1.一种大功率PIN器件硅外延片的制造方法，其特征在于：
为满足PIN器件设计的要求，选用重掺As的N型<100>抛光片，电阻率≤0.003Ω·cm，在15mm×15mm的局部平整度≤1.5mm，背面无背封氧化层；
HCl气腐条件的选择：气腐温度1130-1150℃，气腐时间20min，HCl流量3-4L/min；
使用多晶硅自封闭技术使多晶硅从石墨基座转移到衬底背面，达到背面包封的目的；
HCl气腐抛光后变温变速变流量的大流量氢气吹扫10min以上，排除反应室中残余的N型杂质，减小外延生长时的自掺杂效应；
第一层外延生长：在高浓度的衬底表面使用较低的温度生长一层纯度外延层进行包封，通过控制其生长温度、生长速率和生长时间，使包封层达到理想效果；
第二层外延生长：使用较低的温度生长一层表面浓度小于10E13cm-3的外延层。
2.根据权利要求1所述的PIN管用硅外延片的制造方法，其特征在于：高纯石墨基座作为高频感应加热体，主要载气H2纯度为99.9999％以上。
3.根据权利要求2所述的PIN管用硅外延片的制造方法，其特征在于：外延生长之前，石墨基座必须进行HCl高温处理，去除基座上残余的反应物，并淀积—层高纯多晶硅。
4.根据权利要求1所述的PIN管用硅外延片的制造方法，其特征在于：气腐完成后，采用H2流量由320slm→100slm→320slm交替变速吹除10min，温度为900℃。
5.根据权利要求1所述的PIN管用硅外延片的制造方法，其特征在于：所述的外延生长为双层外延生长：第一层纯度外延层，生长温度1000～1020℃，生长速率0.3～0.5μm/min，第二层生长温度1030～1050，生长速率为0.3～0.5μm/min，按照外延层技术要求选择适当的生长时间和掺杂设定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410643082.1A CN104409345B (zh) | 2014-11-13 | 2014-11-13 | 一种大功率pin器件硅外延片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410643082.1A CN104409345B (zh) | 2014-11-13 | 2014-11-13 | 一种大功率pin器件硅外延片的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409345A true CN104409345A (zh) | 2015-03-11 |
| CN104409345B CN104409345B (zh) | 2018-02-02 |
Family
ID=52646962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410643082.1A Active CN104409345B (zh) | 2014-11-13 | 2014-11-13 | 一种大功率pin器件硅外延片的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409345B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110349841A (zh) * | 2019-07-18 | 2019-10-18 | 中国电子科技集团公司第四十六研究所 | 一种双层结构硅外延片的制备方法 |
| CN111463116A (zh) * | 2020-04-27 | 2020-07-28 | 中国电子科技集团公司第四十六研究所 | 一种mos器件结构用双层外延的制备方法 |
| CN111681945A (zh) * | 2020-05-11 | 2020-09-18 | 中环领先半导体材料有限公司 | 一种多晶背封改善大直径半导体硅片几何参数的工艺 |
| CN113737276A (zh) * | 2021-08-30 | 2021-12-03 | 中国电子科技集团公司第四十六研究所 | 一种提高硅外延生长速率的方法 |
| CN113737151A (zh) * | 2021-08-30 | 2021-12-03 | 中国电子科技集团公司第四十六研究所 | 一种pin开关器件用硅外延片的制备方法 |
| US20220059364A1 (en) * | 2019-09-11 | 2022-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layered polysilicon and oxygen-doped polysilicon design for rf soi trap-rich poly layer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221132B1 (en) * | 1999-10-14 | 2001-04-24 | Air Products And Chemicals, Inc. | Vacuum preparation of hydrogen halide drier |
| CN2817075Y (zh) * | 2005-05-10 | 2006-09-13 | 南京国盛电子有限公司 | Pin开关管用硅外延片 |
| CN101256958A (zh) * | 2008-04-08 | 2008-09-03 | 南京国盛电子有限公司 | 一种igbt硅外延片的制造方法 |
| CN102157359A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 6英寸powermos管外延层的制造方法 |
-
2014
- 2014-11-13 CN CN201410643082.1A patent/CN104409345B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221132B1 (en) * | 1999-10-14 | 2001-04-24 | Air Products And Chemicals, Inc. | Vacuum preparation of hydrogen halide drier |
| CN2817075Y (zh) * | 2005-05-10 | 2006-09-13 | 南京国盛电子有限公司 | Pin开关管用硅外延片 |
| CN101256958A (zh) * | 2008-04-08 | 2008-09-03 | 南京国盛电子有限公司 | 一种igbt硅外延片的制造方法 |
| CN102157359A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 6英寸powermos管外延层的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 高淑红,袁肇耿,赵丽霞: "重掺磷衬底上外延层生长工艺研究", 《微纳电子技术》 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110349841A (zh) * | 2019-07-18 | 2019-10-18 | 中国电子科技集团公司第四十六研究所 | 一种双层结构硅外延片的制备方法 |
| CN110349841B (zh) * | 2019-07-18 | 2021-04-09 | 中国电子科技集团公司第四十六研究所 | 一种双层结构硅外延片的制备方法 |
| US20220059364A1 (en) * | 2019-09-11 | 2022-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layered polysilicon and oxygen-doped polysilicon design for rf soi trap-rich poly layer |
| US12074036B2 (en) * | 2019-09-11 | 2024-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer |
| CN111463116A (zh) * | 2020-04-27 | 2020-07-28 | 中国电子科技集团公司第四十六研究所 | 一种mos器件结构用双层外延的制备方法 |
| CN111463116B (zh) * | 2020-04-27 | 2022-04-12 | 中国电子科技集团公司第四十六研究所 | 一种mos器件结构用双层外延的制备方法 |
| CN111681945A (zh) * | 2020-05-11 | 2020-09-18 | 中环领先半导体材料有限公司 | 一种多晶背封改善大直径半导体硅片几何参数的工艺 |
| CN113737276A (zh) * | 2021-08-30 | 2021-12-03 | 中国电子科技集团公司第四十六研究所 | 一种提高硅外延生长速率的方法 |
| CN113737151A (zh) * | 2021-08-30 | 2021-12-03 | 中国电子科技集团公司第四十六研究所 | 一种pin开关器件用硅外延片的制备方法 |
| CN113737276B (zh) * | 2021-08-30 | 2024-04-16 | 中国电子科技集团公司第四十六研究所 | 一种提高硅外延生长速率的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409345B (zh) | 2018-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106757324B (zh) | 一种硅外延片的制造方法 | |
| CN104409345A (zh) | 一种大功率pin器件硅外延片的制造方法 | |
| CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
| US8124502B2 (en) | Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation | |
| KR101991767B1 (ko) | 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지 | |
| KR20170048515A (ko) | 개선된 전면 접점 이종접합 공정 | |
| KR20110086833A (ko) | 반도체 소자 제조 방법, 반도체 소자 및 반도체 소자 제조 설비 | |
| JPH04245683A (ja) | 太陽電池の製造方法 | |
| Tao et al. | 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si | |
| US8642450B2 (en) | Low temperature junction growth using hot-wire chemical vapor deposition | |
| CN108767053B (zh) | 一种新型红外探测器bib硅外延片的制造方法 | |
| US7981778B2 (en) | Directional solid phase crystallization of thin amorphous silicon for solar cell applications | |
| CN102332497B (zh) | 毫米波雪崩二极管用硅外延片的制造方法 | |
| US8236603B1 (en) | Polycrystalline semiconductor layers and methods for forming the same | |
| EP3349257B1 (en) | Method of manufacturing solar cell | |
| KR20110059366A (ko) | 분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법 | |
| CN112663137B (zh) | 一种硅反外延片的制备方法 | |
| KR20110075992A (ko) | 실리콘 기판의 결함 제거 방법 | |
| Shimokawa et al. | Very low temperature epitaxial growth of silicon films for solar cells | |
| KR20090017074A (ko) | 에피층 성장방법 | |
| CN108428630B (zh) | 一种200mm肖特基管用掺磷硅外延片的制备方法 | |
| Ohi et al. | Enhanced electrical quality of low‐temperature (T dep≤ 800° C) epitaxial silicon deposited by plasma‐enhanced chemical vapor deposition | |
| KR101120045B1 (ko) | 다결정 실리콘층 제조 방법 | |
| JP3347747B2 (ja) | 光電変換装置の作製方法 | |
| CN118213264A (zh) | 一种氧化镓n型掺杂的生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |