CN108428630B - 一种200mm肖特基管用掺磷硅外延片的制备方法 - Google Patents

一种200mm肖特基管用掺磷硅外延片的制备方法 Download PDF

Info

Publication number
CN108428630B
CN108428630B CN201810245132.9A CN201810245132A CN108428630B CN 108428630 B CN108428630 B CN 108428630B CN 201810245132 A CN201810245132 A CN 201810245132A CN 108428630 B CN108428630 B CN 108428630B
Authority
CN
China
Prior art keywords
layer
epitaxial
phosphorus
doped silicon
hcl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810245132.9A
Other languages
English (en)
Other versions
CN108428630A (zh
Inventor
尤晓杰
邓雪华
刘勇
潘文宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Guosheng Electronic Co ltd
Original Assignee
Nanjing Guosheng Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Guosheng Electronic Co ltd filed Critical Nanjing Guosheng Electronic Co ltd
Priority to CN201810245132.9A priority Critical patent/CN108428630B/zh
Publication of CN108428630A publication Critical patent/CN108428630A/zh
Application granted granted Critical
Publication of CN108428630B publication Critical patent/CN108428630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种200mm肖特基管用掺磷硅外延片的制备方法,包括如下步骤:预备掺磷硅衬底片:选用掺磷硅衬底片,电阻率0.0012~0.0015Ωcm,衬底片的局部平整度≤0.8μm,背封层为二氧化硅+多晶硅,二氧化硅和多晶硅的厚度均为
Figure DDA0001606315500000011
第一层包封层:在衬底表面和边缘生长一层厚度为0.5~0.8μm的包封层,同时通入小流量HCl,HCl流量为0.5~1.5L/min;第二层外延层:不通入HCl,通入掺杂,生长一层厚度和电阻率符合200mm肖特基管要求的外延层。本发明外延工艺的有效组合,即保证了扩展电阻的匹配,又保证了外延片的生产效率。

Description

一种200mm肖特基管用掺磷硅外延片的制备方法
技术领域
本发明涉及半导体基础材料硅外延片,尤其涉及一种200mm肖特基管用掺磷硅外延片的制备方法。
背景技术
肖特基二极管(SBD)是利用金属与半导体之间接触势垒工作的多数载流子器件。因肖特基势垒高度低于PN结势垒高度,因此SBD正向导通电压比PN结二极管低;作为多数载流子器件,反向恢复时间不会受到少数载流子寿命影响,仅取决于肖特基势垒电容的充、放电时间,因此开关速度快,且开关损耗小。基于以上特点,肖特基二极管在高频整流、保护电路和开关电路中作为整流和续流元件,可以用较低的损耗提高开关速度和电路效率。随着电力电子技术的快速发展,肖特基二极管的优良性能使其具有广阔的发展前景。
作为肖特基二极管制作材料,硅外延片目前使用衬底主要有重掺砷和重掺磷两种。因砷在高温下易挥发,生产过程中存在砷的有毒物质,导致制备重掺砷硅单晶的工艺复杂化;且砷的掺杂浓度受限于杂质在硅晶格的固溶度和组分过冷现象,导致衬底电阻率无法低于1.8×10-3Ω.cm。相比之下,掺磷衬底的电阻率最低可以做到5×10-4Ω.cm,同时具有可以大幅降低半导体部分引起压降比例的特点,因此掺磷衬底上硅外延片制作肖特基二极管已成为主流趋势。
磷杂质具有很强的挥发性,在外延生产的高温过程中会有大量的磷杂质从衬底的边缘和背面扩散出来,影响外延层电阻率的准确性和均匀性。目前为解决该问题所采用的措施有背面生长一层SiO2背封层以及SiO2背封层外再增加多晶硅背封,但仍然不能避免边缘区域的杂质挥发;或者采用在整个外延层的生长过程中同时通入小流量HCL以抛除杂质,实现较好的扩展电阻匹配,但该工艺生长速率较低,若生长速率升高会导致扩展电阻的失配,且较低的生长速率影响了硅外延片的生产效率。目前制备200mm肖特基管用掺磷硅外延片主要使用单片式外延炉,反应腔较小,气流吹除不能有效将杂质带出反应腔,导致挥发后的杂质留在外延表面的滞留层中,在外延生长时作为掺杂杂质进入外延层里,致使衬底与外延层界面杂质浓度过高,造成边缘过渡区加宽,降低后期制成肖特基二极管的器件可靠性,增加开启电压进而使得能耗升高,对器件良率产生影响。
因此,亟待解决上述问题。
发明内容
发明目的:本发明的目的是提供一种采用在衬底表面采用合适厚度的纯度外延层包封,且同时使用小流量HCL抛除杂质,实现保证了扩展电阻的匹配以及外延片的生产效率的200mm肖特基管用掺磷硅外延片的制备方法。
技术方案:为实现以上目的,本发明公开了一种200mm肖特基管用掺磷硅外延片的制备方法,包括如下步骤:
A、预备掺磷硅衬底片:选用掺磷硅衬底片,电阻率0.0012~0.0015Ωcm,衬底片的局部平整度≤0.8μm,背封层为二氧化硅+多晶硅,二氧化硅和多晶硅的厚度均为
Figure BDA0001606315480000021
B、第一层包封层:在衬底表面和边缘生长一层厚度为0.5~0.8μm的包封层,同时通入小流量HCl,HCl流量为0.5~1.5L/min;
C、第二层外延层:不通入HCl,通入掺杂,生长一层厚度和电阻率符合200mm肖特基管要求的外延层。
其中,步骤B中包封层的生长温度为1080~1120℃,硅源流量为5~7g/min,掺杂流量为0ml/min,生长速度为1.5~2μm/min。
优选的,步骤C中外延层的生长温度为1080~1120℃,硅源流量为10~16g/min,生长速度为3~4μm/min。
再者,在进行外延前清除外延设备中表面杂质和淀积的多晶硅层。
进一步,所述外延设备为单片式外延炉。
优选的,所述包封层外延结束后,经过大流量H2吹除,气相吹除的时间和气流量要能使反应室的杂质浓度降到最低,然后切断HCl并通入适量的掺杂源,按技术要求生长一外延层。
有益效果:与现有技术相比,本发明具有以下显著优点:首先本发明的第一层外延工艺通过在高浓度的衬底表面生长一层纯度外延层,纯度外延层淀积的同时通小流量HCL对杂质进行抛除,在低浓度HCL气氛环境下对衬底片表面和边缘进行包封;再通过调整生长温度、硅源流量和HCL流量,控制生长速率使得包封层达到理想效果,实现较好的扩展电阻匹配;其次本发明第二层外延工艺通过控制生长温度来减少缺陷和抑制自掺杂;且出于流量计20g~30g量程的考虑(28法则),控制硅源流量,提高生长速率,以达到提高产出效率的目的;本发明是在对衬底表面用合适厚度的纯度外延层包封,包封的同时使用小流量HCL抛除杂质,后续第二层外延仍使用不通入HCL的工艺进行生长,即保证了扩展电阻的匹配,又保证了外延片的生产效率。
附图说明
图1为本发明所用装置示意图;
图2为现有技术生长的外延层中心和边缘的扩展电阻分布图;
图3为本发明实施例1生长的外延层中心和边缘的扩展电阻分布图;
图4为本发明实施例2生长的外延层中心和边缘的扩展电阻分布图;
图5为本发明实施例3生长的外延层中心和边缘的扩展电阻分布图。
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
如图1所示,本发明所用的设备单片式外延炉,可选用美国生产的ASM E2000外延炉,基座是高纯石墨表面经裂解处理并表面包封高纯SiC,采用红外辐射方式加热,氢纯化器用分子筛吸附,纯度为99.99999%。
外延炉包括石英反应腔1、位于石英反应腔1内腔的石墨基座3、放置在石墨基座3上的硅衬底片2、位于石英反应腔1下方的加热灯管4、气体流量控制系统5和气体分配系统6,其中气体流量控制系统5和气体分配系统6依次与石英反应腔1相连接。
本发明的反应气体可采用氢气还原三氯氢硅生成单晶硅,反应方程式SiHCl3+H2=Si+3HCl。
本发明一种200mm肖特基管用掺磷硅外延片的制备方法,包括如下步骤:
A、预备掺磷硅衬底片:为保证导通压降的要求,选用掺磷硅衬底片,电阻率0.0012~0.0015Ωcm,为保证STEP光刻机的要求和芯片图形的完整度,衬底片的局部平整度≤0.8μm(25mm×25mm),为减少衬底杂质扩散,背封层为二氧化硅+多晶硅,二氧化硅和多晶硅的厚度均为
Figure BDA0001606315480000031
B、反应腔及衬底清洗:在进行外延前清除外延设备中表面杂质和淀积的多晶硅层;
C、石墨基座处理:在外延生长之前,基座必须重新进行气相腐蚀处理,以去除基座表面杂质和淀积的多晶硅层;
C、第一层包封层:载入掺磷硅衬底片,在高浓度的衬底表面和边缘生长一层厚度为0.5~0.8μm的纯度外延层形成包封层,纯度外延层淀积的同时通入小流量HCl,HCl流量为0.5~1.5L/min,对边缘杂质进行抛除,减少进入外延层的杂质,在低浓度HCL气氛环境下对衬底片表面和边缘进行包封;包封层的生长温度为1080~1120℃,硅源流量为5~7g/min,掺杂流量为0ml/min,H2流量为50-70slm,通过调整生长温度、硅源流量和HCL流量,控制生长速度为1.5~2μm/min,以使包封更加均匀,更好的抑制杂质挥发;该包封层既达到抑制杂质挥发的效果,又避免中心扩展电阻过渡区出现鼓包而影响一致性;本发明为避免温度偏低导致缺陷产生,同时避免温度过高导致自掺杂过重,生长温度需控制在1080-1120℃。为实现抑制杂质挥发的效果,避免自掺杂过重导致中心与边缘扩展电阻过渡区宽度偏差超过10%,包封层厚度不应低于0.5μm;为避免纯度层过厚导致中心扩展电阻过渡区出现鼓包,而影响一致性,包封层厚度不应高于0.8μm。
D、所述包封层外延结束后,经过大流量H2吹除,气相吹除的时间和气流量要能使反应室的杂质浓度降到最低,然后切断HCl并通入适量的掺杂源,按技术要求生长一外延层;
E、第二层外延层:不通入HCl,通入掺杂,生长一层厚度和电阻率符合200mm肖特基管要求的外延层,出于减少缺陷和抑制自掺杂考虑,外延层的生长温度为1080~1120℃;为提高产出效率,且出于流量计20~30g量程的考虑(28法则),硅源流量控制在10-16g/min,同时控制H2流量50-70slm,生长速率可达到3~4μm/min。根据产品电阻率和厚度需要,选择合适的掺杂流量并控制淀积时间,生长一层电阻率和厚度符合器件要求的外延层。
本发明的200mm肖特基管用硅外延片的制造方法,其目的是在其后的高温工艺中阻挡衬底杂质挥发进入外延层,改善外延片中心与边缘扩展电阻的一致性,增加外延片的有效使用面积,可以提高器件成品率;同时本发明减少过渡区宽度,增加肖特基管器件可靠性,降低开启电压进而减少能耗。采用本发明制备方法生长的外延片扩展电阻比常规外延工艺有明显改善,也可大幅提高器件的电性能和成品率。
实施例1
本发明一种200mm肖特基管用掺磷硅外延片的制备方法,包括如下步骤:
A、预备掺磷硅衬底片:选用掺磷硅衬底片,电阻率0.0012~0.0015Ωcm,衬底片的局部平整度≤0.8μm(25mm×25mm),背封层为二氧化硅+多晶硅,二氧化硅和多晶硅的厚度均为
Figure BDA0001606315480000041
B、反应腔及衬底清洗:在进行外延前清除外延设备中表面杂质和淀积的多晶硅层;
C、石墨基座处理:在外延生长之前,基座必须重新处理,以去除基座表面杂质和淀积的多晶硅层;
C、第一层包封层:载入掺磷硅衬底片,在衬底表面和边缘生长一层厚度为0.7μm的包封层,同时通入小流量HCl,HCl流量为0.8L/min,对边缘杂质进行抛除,减少进入外延层的杂质;包封层的生长温度为1100℃,硅源流量为6g/min,掺杂流量为0ml/min,H2流量60slm,生长速度为1.7μm/min,以使包封更加均匀,更好的抑制杂质挥发;该包封层既达到抑制杂质挥发的效果,又避免中心扩展电阻过渡区出现鼓包而影响一致性;
D、所述包封层外延结束后,经过大流量H2吹除,气相吹除的时间和气流量要能使反应室的杂质浓度降到最低,然后切断HCl并通入适量的掺杂源,按技术要求生长一外延层;
E、第二层外延层:不通入HCl,通入掺杂,生长一层厚度为10.3μm和电阻率为2.2Ωcm的外延层,外延层的生长温度为1100℃,硅源流量为12g/min,H2流量60slm,生长速度为3.53μm/min。
如图2所示,使用现有的气相外延法(CVD)生长厚度11μm,电阻率2.2Ω.cm的200mm薄层硅外延片,分别测试中心与距边缘6mm处的扩展电阻,中心点过渡区宽度3.74μm(占外延总厚度34.00%),距边缘6mm处因边缘杂质挥发,导致过渡区宽度增加至9.8μm(占外延总厚度89.09%),且形貌变缓,不能满足目前中心与边缘过渡区宽度偏差小于10%的行业标准。
而如图3所示,对实施例1进行扩展电阻测试,外延片中心点过渡区宽度3.22μm(占外延总厚度29.27%),低于现有技术。距边缘6mm处过渡区宽度3.43μm(占外延总厚度31.18%),中心与边缘扩展电阻差距缩小,过渡区偏差6.52%,满足小于10%的行业标准。本发明所采用制备方法有效控制了边缘杂质挥发,所得到的硅外延片完全符合肖特基器件要求。
实施例2
本发明一种200mm肖特基管用掺磷硅外延片的制备方法,包括如下步骤:
A、预备掺磷硅衬底片:选用掺磷硅衬底片,电阻率0.0012~0.0015Ωcm,衬底片的局部平整度≤0.8μm(25mm×25mm),背封层为二氧化硅+多晶硅,二氧化硅和多晶硅的厚度均为
Figure BDA0001606315480000061
B、反应腔及衬底清洗:在进行外延前清除外延设备中表面杂质和淀积的多晶硅层;
C、石墨基座处理:在外延生长之前,基座必须重新进行气相腐蚀处理,以去除基座表面杂质和淀积的多晶硅层;
C、第一层包封层:载入掺磷硅衬底片,在衬底表面和边缘生长一层厚度为0.5μm的包封层,同时通入小流量HCl,HCl流量为1.5L/min,对边缘杂质进行抛除,减少进入外延层的杂质;包封层的生长温度为1080℃,硅源流量为5g/min,掺杂流量为0ml/min,H2流量70slm,生长速度为1.53μm/min,以使包封更加均匀,更好的抑制杂质挥发;该包封层既达到抑制杂质挥发的效果,又避免中心扩展电阻过渡区出现鼓包而影响一致性;
D、所述包封层外延结束后,经过大流量H2吹除,气相吹除的时间和气流量要能使反应室的杂质浓度降到最低,然后切断HCl并通入适量的掺杂源,按技术要求生长一外延层;
E、第二层外延层:不通入HCl,通入掺杂,生长一层厚度为10.5μm和电阻率为2.2Ωcm的外延层,外延层的生长温度为1100℃,硅源流量为12g/min,H2流量60slm,生长速度为3.52μm/min。
如图4所示,对实施例2进行扩展电阻测试,外延片中心点过渡区宽度3.36μm(占外延总厚度30.55%),低于现有技术。距边缘6mm处过渡区宽度3.66μm(占外延总厚度33.27%),中心与边缘扩展电阻过渡区偏差8.93%,满足小于10%的行业标准。本发明所采用制备方法有效控制了边缘杂质挥发,所得到的硅外延片完全符合肖特基器件要求。
实施例3
本发明一种200mm肖特基管用掺磷硅外延片的制备方法,包括如下步骤:
A、预备掺磷硅衬底片:选用掺磷硅衬底片,电阻率0.0012~0.0015Ωcm,衬底片的局部平整度≤0.8μm,背封层为二氧化硅+多晶硅,二氧化硅和多晶硅的厚度均为8000±1000;
B、反应腔及衬底清洗:在进行外延前清除外延设备中表面杂质和淀积的多晶硅层;
C、石墨基座处理:在外延生长之前,基座必须重新进行气相腐蚀处理,以去除基座表面杂质和淀积的多晶硅层;
C、第一层包封层:载入掺磷硅衬底片,在衬底表面和边缘生长一层厚度为0.8μm的包封层,同时通入小流量HCl,HCl流量为0.5L/min,对边缘杂质进行抛除,减少进入外延层的杂质;包封层的生长温度为1120℃,硅源流量为7g/min,掺杂流量为0ml/min,H2流量50slm,生长速度为1.95μm/min,以使包封更加均匀,更好的抑制杂质挥发;该包封层既达到抑制杂质挥发的效果,又避免中心扩展电阻过渡区出现鼓包而影响一致性;
D、所述包封层外延结束后,经过大流量H2吹除,气相吹除的时间和气流量要能使反应室的杂质浓度降到最低,然后切断HCl并通入适量的掺杂源,按技术要求生长一外延层;
E、第二层外延层:不通入HCl,通入掺杂,H2流量60slm,生长一层厚度为10.2μm和电阻率为2.2Ωcm的外延层,外延层的生长温度为1100℃,硅源流量为12g/min,生长速度为3.53μm/min。
如图5所示,对实施例3进行扩展电阻测试,外延片中心点过渡区宽度2.66μm(占外延总厚度24.18%),低于现有技术。距边缘6mm处过渡区宽度2.89μm(占外延总厚度26.27%),中心与边缘扩展电阻过渡区偏差8.65%,满足小于10%的行业标准。本发明所采用制备方法有效控制了边缘杂质挥发,所得到的硅外延片完全符合肖特基器件要求。

Claims (5)

1.一种200mm肖特基管用掺磷硅外延片的制备方法,其特征在于, 包括如下步骤:
A、预备掺磷硅衬底片:选用掺磷硅衬底片,电阻率0.0012~0.0015Ωcm,衬底片的局部平整度≤0.8μm,背封层为二氧化硅+多晶硅,二氧化硅和多晶硅的厚度均为8000±1000Å;
B、第一层包封层:在衬底表面和边缘生长一层厚度为0.5~0.8μm的纯度外延层形成包封层,同时通入小流量HCl,HCl流量为0.5~1.5L/min;
C、第二层外延层:所述包封层外延结束后,经过大流量H2吹除,气相吹除的时间和气流量要能使反应室的杂质浓度降到最低,然后切断HCl并通入适量的掺杂源,生长一层厚度和电阻率符合200mm肖特基管要求的外延层。
2.根据权利要求1所述的200mm肖特基管用掺磷硅外延片的制备方法,其特征在于:步骤B中包封层的生长温度为1080~1120℃,硅源流量为5~7g/min,掺杂流量为0ml/min,生长速度为1.5~2μm/min。
3.根据权利要求1所述的200mm肖特基管用掺磷硅外延片的制备方法,其特征在于:步骤C中外延层的生长温度为1080~1120℃,硅源流量为10~16g/min,生长速度为3~4μm/min。
4.根据权利要求1所述的200mm肖特基管用掺磷硅外延片的制备方法,其特征在于:在步骤B进行外延前清除外延设备中表面杂质和淀积的多晶硅层。
5.根据权利要求4所述的200mm肖特基管用掺磷硅外延片的制备方法,其特征在于:所述外延设备为单片式外延炉。
CN201810245132.9A 2018-03-23 2018-03-23 一种200mm肖特基管用掺磷硅外延片的制备方法 Active CN108428630B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810245132.9A CN108428630B (zh) 2018-03-23 2018-03-23 一种200mm肖特基管用掺磷硅外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810245132.9A CN108428630B (zh) 2018-03-23 2018-03-23 一种200mm肖特基管用掺磷硅外延片的制备方法

Publications (2)

Publication Number Publication Date
CN108428630A CN108428630A (zh) 2018-08-21
CN108428630B true CN108428630B (zh) 2021-01-01

Family

ID=63158915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810245132.9A Active CN108428630B (zh) 2018-03-23 2018-03-23 一种200mm肖特基管用掺磷硅外延片的制备方法

Country Status (1)

Country Link
CN (1) CN108428630B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256958A (zh) * 2008-04-08 2008-09-03 南京国盛电子有限公司 一种igbt硅外延片的制造方法
WO2010035409A1 (ja) * 2008-09-26 2010-04-01 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2014103328A (ja) * 2012-11-21 2014-06-05 Shin Etsu Handotai Co Ltd 気相成長装置の汚染検出方法及びエピタキシャルウェーハの製造方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN106757324A (zh) * 2016-12-26 2017-05-31 南京国盛电子有限公司 一种硅外延片的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256958A (zh) * 2008-04-08 2008-09-03 南京国盛电子有限公司 一种igbt硅外延片的制造方法
WO2010035409A1 (ja) * 2008-09-26 2010-04-01 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2014103328A (ja) * 2012-11-21 2014-06-05 Shin Etsu Handotai Co Ltd 気相成長装置の汚染検出方法及びエピタキシャルウェーハの製造方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN106757324A (zh) * 2016-12-26 2017-05-31 南京国盛电子有限公司 一种硅外延片的制造方法

Also Published As

Publication number Publication date
CN108428630A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
CN102157359B (zh) 6英寸powermos管外延层的制造方法
US8124502B2 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
CN100501925C (zh) 6″vdmos管用硅外延片的制造方法
CN104409345B (zh) 一种大功率pin器件硅外延片的制造方法
KR20110086833A (ko) 반도체 소자 제조 방법, 반도체 소자 및 반도체 소자 제조 설비
JPWO2017138247A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN103311279A (zh) 半导体装置及用于制造半导体装置的方法
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
US6806158B2 (en) Mixed crystal layer growing method and device, and semiconductor device
CN107026070A (zh) 半导体装置的制作方法
CN100390937C (zh) 5英寸功率mos管用硅外延片的制造方法
US20060163625A1 (en) Semiconductor layer and forming method thereof, and semiconductor device and manufacturing method thereof technical field
JP2010141037A (ja) 窒化ガリウム系半導体電子デバイス、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及びエピタキシャル基板を作製する方法
US7737004B2 (en) Multilayer gettering structure for semiconductor device and method
CN115305566A (zh) 外延层的制备方法以及含外延层的半导体
US8980737B2 (en) Methods of forming contact regions using sacrificial layers
CN102332497B (zh) 毫米波雪崩二极管用硅外延片的制造方法
WO2021184684A1 (zh) 超重掺红磷衬底外延方法
CN108428630B (zh) 一种200mm肖特基管用掺磷硅外延片的制备方法
JP2009176784A (ja) 薄膜エピタキシャルウェーハの製造方法
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
JP2006313774A (ja) 半導体装置の製造方法
JPH07135332A (ja) 光起電力素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant