CN102332497B - 毫米波雪崩二极管用硅外延片的制造方法 - Google Patents
毫米波雪崩二极管用硅外延片的制造方法 Download PDFInfo
- Publication number
- CN102332497B CN102332497B CN201110293931.1A CN201110293931A CN102332497B CN 102332497 B CN102332497 B CN 102332497B CN 201110293931 A CN201110293931 A CN 201110293931A CN 102332497 B CN102332497 B CN 102332497B
- Authority
- CN
- China
- Prior art keywords
- type
- growth
- epitaxial
- layer
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及硅外延片,具体涉及毫米波雪崩二极管用硅外延片的制造方法,其所采用的技术方案为:毫米波雪崩二极管用硅外延片的制造方法的特征在于:首先用HCl来气腐衬底表面的杂质和金属原子并用大流量氢气吹除;其次是在高浓度的衬底表面生长第一层外延并对衬底片表面和边缘进行包封;然后生长第二层的N型外延层;最后生长第三层的P型外延层;其具有的有益效果是:可以形成洁净的生长区;在N型、P型外延层生长前预通N型、P型掺杂剂可以获得稳定的外延层厚度且采用较低的生长温度和较低的淀积速率,可以减小过渡区。
Description
技术领域
本发明涉及硅外延片,具体涉及毫米波雪崩二极管用硅外延片的制造方法,属于硅外延片的制造领域。
背景技术
在毫米波段,雪崩二极管因其输出功率大转换效率高,具有良好的应用前景,是受到广泛关注的固态功率器件之一。其对称均匀掺杂的双漂移(DDR)结构(P+PNN+)与单漂移结构 (P+NN+)相比,它具有面积大、热阻小的特点,提高了器件的输出功率和转换效率。使器件在所要求的频段上获得最大的输出功率和效率,首先是器件内部结构的最佳化,而器件的内部结构主要是多层外延材料的掺杂浓度和厚度、PN结面积、PN结过渡区宽度等;其次是外部条件的最佳配合,包括直流偏置、散热机构、测试系统等。所以外延材料的研究成为器件研究的关键所在。本发明为双漂移雪崩二极管所需PNN+多层外延材料,研究了实现多层机构外延的工艺条件。
DDR结构有两个工作区:P区和N区的参杂浓度和厚度的设计应使耗尽层边缘恰好达到NN+和PP+界面,即所谓“正好穿通型”。因为过厚的未耗尽层会增加器件的串连电阻,影响功率和效率;而“过穿通型”结构的器件又不耐烧毁。器件设计时,首先不考虑载流子的扩散和复合,用类秘瓦方法解泊松方程和电流连续性方程,得出计算机小信号模拟的数值解;再以小信号模拟的结果作为一级近似计算P区和N区的浓度和厚度,得到如图1所示的结果。对于8mm双漂移雪崩二极管,计算得到器件结构的最佳具体参数为:
衬底电阻率: ρ ≤ 0.003 Ω-cm
N型外延层浓度: Nn =3.3×1016 cm-3
N型外延层厚度: Wn =0.95 μm
P型外延层浓度: Np =3.9×1016 cm-3
P型外延层厚度: Wp =0.85 μm
N+N过渡区宽度: Wnn<0.15 μm
NP过渡区宽度(△WT): Wnp<0.30 μm
缺陷密度: <5×102 cm-2
击穿电压: VBR =(80~94) V
要求:N、P层浓度分布平坦
N+N、NP过渡区越小越好。
在P区和N区之间有一过渡区,它的宽度△WT对器件性能有明显影响。△WT定义为低于P层和N层NP、NN半个数量级之间的距离。△WT越大输出的功率和效率下降越多,所以△WT越小越好,设计要求△WT<0.3μm;在N层和N+层之间有一过渡区,它的宽度△WN影响到WN的有效厚度和总厚度的值,对器件的输出功率和输出效率都有很大的影响。
硅多层外延材料是器件制作的基础,进一步提高外延材料的参数控制精度和减小PN结过渡区的宽度是本发明的重点。常规的外延材料制作,有三个参数的要求,电阻率、厚度和过渡区宽度,而本材料要求有六个参数需控制,而且还包含了一个PN结和一N+N过渡区,如图2所示为雪崩二极管结构和电场分布。由于存在二个过渡区且N型外延层和P型外延层都比较薄,所以过渡区的控制既影响其宽度也影响外延层的平坦度和厚度。
1、N+N过渡区的控制。
外延是在高浓度的掺As衬底上进行的,首先是杂质原子由高浓度衬底向外延层的固态扩散,其最终的杂质分布为余误差函数分布。
其次是外延生长时的汽相自掺杂,汽相自掺杂源由以下几种因素:(a)高温HCl原位气腐后产生的高浓度杂质;(b)杂质从衬底背面和衬底边缘的蒸发;(c)杂质从衬底正面的蒸发;(e)杂质从衬底正面向外延层扩散。所谓汽相自掺杂是在外延生长时,自掺杂源在外延生长时作为掺杂杂质进入外延层里,消除或减少自掺杂源,是减小自掺杂的主要途径。
2、PN过渡区控制。
PN过渡区是P型杂质和N型杂质在PN交界面处进行补偿的结果,两种杂质的浓度分布的迭加决定了PN过渡区的大小,影响PN过渡区的主要因素有以下几点:(a)生长完N型外延层后,在基座、衬底表面和反应钟罩内形成了N型杂质的滞留层和吸附层,在生长P型层时,这些N型杂质重新掺入外延层,这样,在PN交界处,N型杂质的分布就形成了一个缓变的分布,分布越缓,PN过渡区越宽;(b)在高温下,N型杂质向P型层的固固扩散;(c)生长P型层时,P型杂质的自稀释作用,其包括P型掺杂剂通过滞留层向外延层表面的扩散和P型杂质向N型层的固固扩散。采用变流量生长法和常规外延生长对PN交界面处N型杂质分布的影响如图3所示,常规生长法分布平缓,变流量生长法分布陡直。
发明内容
针对现有技术中存在的问题,本发明依据自掺杂的产生机理及抑制方法和固态扩散的理论而发展起来一种多层外延技术。本发明所采用的技术方案如下:一种毫米波雪崩二极管用硅外延片的制造方法,其特征在于:首先用HCl来气腐衬底表面的杂质和金属原子并用大流量氢气吹除;其次是在高浓度的衬底表面生长第一层外延并对衬底片表面和边缘进行包封;然后生长一层N型外延层;最后生长一层P型外延层;HCl气腐温度为1130℃,气腐时间为4分钟,HCl流量为10L/min;第一层外延生长时的生长温度为1090℃,淀积速率为0.15μm/min ;第二层外延生长时,N型掺杂(PH3)流量为12L/min,在N型层生长的最后一分钟,N型掺杂(PH3)流量调整为15L/min,生长温度为1050℃,淀积速率为0.15μm/min;在第三层外延生长前预通P型杂质(B2H6)剂3 min,P型掺杂流量在最初一分钟内为20L/min,一分钟后P型掺杂流量为15L/min生长温度为1050℃,淀积速率为0.15μm/min。
本发明的有益效果是:1、HCl气腐可以清除残留在衬底表面的杂质和金属原子,形成洁净的生长区;2、大流量氢气吹除,减小气相杂质在外延反应器中的浓度和吸附在基座及衬底表面的杂质浓度,可以减小N型杂质与P型杂质的补偿度;3、在N型、P型外延层生长前预通N型、P型掺杂剂以改善反应器内的气相条件,以获得稳定的外延层厚度;4、采用较低的生长温度和较低的淀积速率,可以减小过渡区。
附图说明
图1为毫米波雪崩二极管所需外延材料的结构和浓度分布。
图2为毫米波雪崩二极管结构和电场分布。
图3为不同生长方法对过渡区的影响。
图4为采用本发明生长的外延层浓度分布。
图5为本发明毫米波雪崩二极管的生长工艺程序。
具体实施方式
以下结合附图和具体实施方式对本发明的进行详细地说明:
针对过度区的大小直接影响雪崩二极管的输出功率和转换效率,针对P型和N型外延层浓度直接影响雪崩二极管的工作频率,针对P型和N型外延厚度直接影响雪崩二极管的击穿电压进行了本发明创造。本发明是依据自掺杂的产生机理及抑制方法和固态扩散的理论而发展起来的一种多层外延技术。对雪崩二极管提出的特殊要求,与常规的外延相比,其技术的特点是控制HCl的气腐量并对衬底表面用纯度外延层包封;采用较低的生长温度和较低的淀积速率,以减小N+N过渡区;其次是采取二步外延法并通过预通P型掺杂剂,产生气-固扩散,以减小PN过渡区。
本发明的雪崩二极管用硅外延片的制造方法,其目的是对PN过渡区和N+N过渡区进行理想的控制,控制方法为:1.在PN交界面的P型和N型浓度比平坦区略高;2.P型层生长前预通P型掺杂剂一改善反应器内的气相条件。这可保证在器件制作高温工艺后,过度区的宽度也基本能满足器件性能的要求,保证器件最大的输出功率和最大的转换效率。对N型和P型外延层的浓度和厚度进行理想的控制,保证器件的击穿电压和工作频率。
本发明所用的基座是高纯石墨表面经裂解处理并表面包封SiC,用高频感应方式加热,氢纯化器用分子筛吸附,纯度为99.99999%。
在进行制造之前,清洗反应器及衬底:石英钟罩及石英支架在进行外延前必须认真清洗,以清除吸附在内壁的杂质原子和残留物;同时对石墨基座处理,以去除基座表面的高浓度杂质和淀积的多晶硅层。
其具体采用的工艺条件是:1、用HCl气腐,气腐温度为1130℃,气腐的时间为4分钟和HCl流量为10L/min,气相腐蚀的目的是去除衬底表面的自然氧化层和表面金属沾污,使外延层生长在清洁的硅表面,以减少外延层中的缺陷,然后用氢气吹除5分钟;2、第一层外延:生长温度为1090℃,淀积速率为0.2μm/min,生长的时间为1分钟,生长的外延层覆盖至整个衬底片的表面和边缘,减少外延生长时的自掺杂和外延生长时的过渡区;3、第二层外延:N型掺杂(PH3)流量在前面的4.3分钟内为12L/min,在N型层生长的最后一分钟调整为15L/min,生长温度为1050℃,淀积速率为0.15μm/min, 4、第三层外延:在生长前预通P型杂质剂(B2H6)3 min,P型掺杂流量在最初一分钟内为20L/min,一分钟后P型掺杂流量为15L/min,生长温度为1050℃,淀积速率为0.15μm/min。
本发明方法所采用多项外延工艺技术有效地控制了自掺杂,所得到的硅外延片完全符合器件的要求。图4为采用本发明生长的外延层浓度分布。图5为本发明毫米波雪崩二极管的生长工艺程序。
虽然本发明通过实施例进行了描述,但实施例并非用来限定本发明。本领域技术人员可在本发明的精神的范围内,做出各种变形和改进,所附的权利要求应包括这些变形和改进。
Claims (1)
1.一种毫米波雪崩二极管用硅外延片的制造方法,其特征在于:
首先用HCl来气腐衬底表面的杂质和金属原子并用大流量氢气吹除,HCl气腐温度为1130℃,气腐时间为4分钟,HCl流量为10L/min;
其次是在高浓度的衬底表面生长第一层纯度外延层并对衬底片表面和边缘进行包封,控制其生长温度、淀积速率和外延时间,以使包封层达到理想效果,同时考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率,选择合适的外延条件,保证外延片表面的平整度和局部平整度,第一层外延生长时的生长温度为1090℃,淀积速率为0.15μm/min;
然后生长第二层的N型外延层,靠近PN交界面的浓度高于平坦区的浓度,其电阻率和厚度符合器件要求,第二层外延生长时,N型掺杂PH3流量为12L/min,在N型层生长最后一分钟,N型掺杂PH3流量调整为15L/min,生长温度为1050℃,淀积速率为0.15μm/min;
最后生长第三层的P型外延层,靠近PN交界面的浓度高于平坦区的浓度,其电阻率和厚度符合器件要求,在第三层外延生长前预通P型杂质B2H63min,P型掺杂流量在最初一分钟内为20L/min,一分钟后P型掺杂流量为15L/min,生长温度1050℃,淀积速率为0.15μm/min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110293931.1A CN102332497B (zh) | 2011-10-08 | 2011-10-08 | 毫米波雪崩二极管用硅外延片的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110293931.1A CN102332497B (zh) | 2011-10-08 | 2011-10-08 | 毫米波雪崩二极管用硅外延片的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102332497A CN102332497A (zh) | 2012-01-25 |
CN102332497B true CN102332497B (zh) | 2014-03-19 |
Family
ID=45484208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110293931.1A Active CN102332497B (zh) | 2011-10-08 | 2011-10-08 | 毫米波雪崩二极管用硅外延片的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102332497B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104851784B (zh) * | 2015-05-29 | 2018-04-06 | 中国电子科技集团公司第四十六研究所 | 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法 |
CN104947183B (zh) * | 2015-05-29 | 2018-01-12 | 中国电子科技集团公司第四十六研究所 | 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法 |
CN106087039A (zh) * | 2016-05-31 | 2016-11-09 | 瀚天天成电子科技(厦门)有限公司 | 一种碳化硅外延炉的配件处理方法 |
CN106653570B (zh) * | 2016-12-21 | 2019-12-03 | 南京国盛电子有限公司 | 一种重掺衬底反型高阻ic外延片的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157359A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 6英寸powermos管外延层的制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5191132B2 (ja) * | 2007-01-29 | 2013-04-24 | 三菱電機株式会社 | 半導体装置 |
-
2011
- 2011-10-08 CN CN201110293931.1A patent/CN102332497B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157359A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 6英寸powermos管外延层的制造方法 |
Non-Patent Citations (2)
Title |
---|
王向武等.用于硅双漂移雪崩二极管的n+/np多层外延材料.《有色金属》.1992,(第3期),第218页左栏第1行至第222页右栏最后1行、附图5-6. |
用于硅双漂移雪崩二极管的n+/np多层外延材料;王向武等;《有色金属》;19921231(第3期);第218页左栏第1行至第222页右栏最后1行、附图5-6 * |
Also Published As
Publication number | Publication date |
---|---|
CN102332497A (zh) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
US20090085044A1 (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof | |
CN100501925C (zh) | 6″vdmos管用硅外延片的制造方法 | |
EP2728610B1 (en) | Method for fabricating an epitaxial wafer | |
CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
CN102332497B (zh) | 毫米波雪崩二极管用硅外延片的制造方法 | |
CN104409345B (zh) | 一种大功率pin器件硅外延片的制造方法 | |
US11302782B2 (en) | In-situ straining epitaxial process | |
CN102290337B (zh) | 低压tvs用硅外延片的制造方法 | |
CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
CN104882366A (zh) | 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法 | |
IE51076B1 (en) | Thin film transistor | |
CN102104067A (zh) | 一种外延生长源/漏区的晶体管及制造方法 | |
CN104779141A (zh) | 低偏角碳化硅同质外延材料的制作方法 | |
CN100390937C (zh) | 5英寸功率mos管用硅外延片的制造方法 | |
CN103000499B (zh) | 一种锗硅硼外延层生长方法 | |
CN104103499A (zh) | 一种8″肖特基管用硅外延片的制造方法 | |
CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
US20230118623A1 (en) | Buffer layer on silicon carbide substrate, and method for forming buffer layer | |
KR20130091871A (ko) | 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판 | |
KR101879363B1 (ko) | 태양 전지 제조 방법 | |
JP5532248B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
CN104937699A (zh) | 外延晶片和使用其的开关元件及发光元件 | |
CN108428630B (zh) | 一种200mm肖特基管用掺磷硅外延片的制备方法 | |
WO2017002432A1 (ja) | シリコン基板およびそれを用いた窒化物半導体ウェハ、並びに、窒化物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |