CN104882366A - 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法 - Google Patents

一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法 Download PDF

Info

Publication number
CN104882366A
CN104882366A CN201510151263.7A CN201510151263A CN104882366A CN 104882366 A CN104882366 A CN 104882366A CN 201510151263 A CN201510151263 A CN 201510151263A CN 104882366 A CN104882366 A CN 104882366A
Authority
CN
China
Prior art keywords
nano
type
diamond film
monocrystalline silicon
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510151263.7A
Other languages
English (en)
Other versions
CN104882366B (zh
Inventor
胡晓君
黄凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University of Technology ZJUT
Original Assignee
Zhejiang University of Technology ZJUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University of Technology ZJUT filed Critical Zhejiang University of Technology ZJUT
Priority to CN201510151263.7A priority Critical patent/CN104882366B/zh
Publication of CN104882366A publication Critical patent/CN104882366A/zh
Application granted granted Critical
Publication of CN104882366B publication Critical patent/CN104882366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明提供了一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法：采用热丝化学气相沉积法在p型(100)面单晶硅衬底上制备纳米金刚石薄膜；采用离子注入方法，在纳米金刚石薄膜注入磷离子，得到的异质结置于低压环境下，800-1000℃温度下退火10-50分钟，然后在纳米金刚石薄膜一侧沉积钛/金电极并真空退火，再在p型单晶硅一侧制作铟电极，即制得所述n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件。本发明通过对纳米金刚石薄膜进行磷离子注入，并进行低压退火处理，得到电学性能优异的n型电导层，较氮掺杂、磷掺杂单晶金刚石的电学性能有了显著提升；获得了整流性能良好的pn结原型器件。

Description

一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
(一)技术领域
本发明涉及一种n型纳米金刚石薄膜/p型单晶硅异质pn结原型器件及其制备方法。
(二)背景技术
pn结是各种半导体器件的基础，如整流二极管、稳压二极管、发光二极管和结型场效应管、绝缘栅场效应管等，它们利用了pn结的单向导电性、击穿特性、光电效应等特性。最早的pn结是在多晶硅棒中掺入III、V族杂质元素制得的。随着硅基、锗基半导体材料的发展，以及以砷化镓为代表的III-V族化合物的发现，微波器件和光电器件也得到了快速发展。金刚石的禁带宽度达到5.47eV，与Si(1.1eV)、4H-SiC(3.2eV)和GaN(3.44eV)相比具有更大的优势，可应用于高温等极端环境，是目前主流半导体材料所不具备的。金刚石薄膜还具有高硬度、高热导率、耐腐蚀、高击穿场强和高载流子迁移率等特性，可用于制作高温、高频、高效的大功率器件，在电子器件领域拥有广阔的应用前景。
国际上对金刚石pn结制备开展了较深入的研究。制备方法主要是采用微波化学气相沉积(MPCVD)法在单晶金刚石上同质外延生长，主要构型有：(1)在单晶金刚石上先生长硼掺杂p型单晶金刚石，再生长磷掺杂n型单晶金刚石以获得pn结；(2)在单晶金刚石上先生长硼重掺杂p型单晶金刚石，再生长硼低掺杂p型单晶金刚石或本征单晶金刚石，最后生长磷掺杂单晶金刚石以获得pn结。同质外延生长不仅成本高，而且难以获得大尺寸的金刚石，应用范围受到限制。同时，由于金刚石禁带宽，不易实现n型掺杂，在原位掺杂单晶金刚石上较难得到电学性能优异的n型金刚石，难以获得性能优异的pn结原型器件。因此，金刚石薄膜并未在电子工业中规模化应用。
纳米金刚石薄膜具有纳米晶粒和非晶碳晶界的复合结构，易形成大尺寸的薄膜并具有更好的n型掺杂潜力，是金刚石基电子器件研制的新兴发展方向。氮掺杂纳米金刚石薄膜具有电阻率低和迁移率低的n型电导，T.Zimmermann等人(Diamond Relat.Mater.,15(2006):203-206)以p型硅衬底，生长氮掺杂n型纳米金刚石薄膜，获得了pn结，但是其击穿电压仅25V。S.Bhaskaran等人(Mater.Sci.Eng.B,177(2012):54-60)制备了微晶金刚石异质结，其整流率不到10。在申请人的授权专利”一种n型纳米金刚石薄膜及制备方法”(ZL200910155306.3)中，提出在纳米金刚石薄膜中注入施主杂质离子，获得了电阻率较低，迁移率较高的n型纳米金刚石薄膜，为制备n型纳米金刚石薄膜/p型硅异质结原型器件奠定了良好基础。
本发明拟采用热丝化学气相沉积(HFCVD)法在p型单晶硅衬底上生长本征纳米金刚石薄膜，再对薄膜进行磷离子注入和退火处理，探索具有高整流性能异质pn结原型器件的制备方法，对实现纳米金刚石薄膜在二极管和场效应晶体管等电子器件领域的应用具有重要的学术价值和工程价值。
(三)发明内容
本发明的目的是提供一种具有高整流性能的n型纳米金刚石薄膜/p型单晶硅异质pn结原型器件及其制备方法。
本发明采用的技术方案是：
一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件的制备方法，所述方法包括以下步骤：(1)采用热丝化学气相沉积法(HFCVD法)在p型(100)面单晶硅衬底上制备纳米金刚石薄膜；(2)采用离子注入方法，在步骤(1)得到的纳米金刚石薄膜中注入磷离子，得到磷离子注入的纳米金刚石薄膜/p型单晶硅的异质结；(3)将步骤(2)得到的磷离子注入的纳米金刚石薄膜/p型单晶硅的异质结置于低压环境下，800-1000℃温度下退火10-50分钟，得到退火后的纳米金刚石薄膜/p型单晶硅的异质结；(4)退火后的纳米金刚石薄膜/p型单晶硅的异质结在纳米金刚石薄膜一侧沉积钛/金电极，并真空退火，再在p型单晶硅一侧制作铟电极，即制得所述n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件。
本发明采用HFCVD法制备纳米金刚石薄膜，利用磷离子注入得到n型电导层，并进行退火处理，制备得到n型纳米金刚石薄膜/p型硅异质结，有效提高了金刚石薄膜pn结的整流性能。
所述步骤(1)中，纳米金刚石薄膜采用热丝化学气相沉积(HFCVD)法在p型(100)面单晶硅衬底上制备，可采用常规化学气相沉积设备进行，要求制备获得的纳米金刚石薄膜厚度为1～3μm。
所述步骤(1)可采用以下步骤进行：将金刚石微粉混合于丙三醇得到金刚石微粉悬浊液，对p型(100)面单晶硅片打磨30～60分钟，打磨后的硅片置于金刚石微粉悬浊液中超声震荡15～30分钟，然后分别用去离子水、乙醇和丙酮进行超声清洗，干燥后作为生长纳米金刚石薄膜的衬底，将硅衬底放入热丝化学气相沉积设备，以丙酮为碳源，采用氢气鼓泡的方式将丙酮带入到反应室中，气氛中还包含氩气，其中丙酮、氢气、氩气的流量比为90:200:100，热丝与衬底的距离为5mm；形核阶段热丝总功率4400W，气压1.6kPa，偏压4A，形核时间37分钟；生长阶段热丝总功率为4800W，气压4.0kPa，偏压4A，生长时间1小时，生长结束后，缓慢降功率并持续通氢气进行冷却，制备得到厚度1～3μm的纳米金刚石薄膜。
所述热丝化学气相沉积设备购自上海交友钻石涂层有限公司，型号为JUHF CVD 001。
所述步骤(2)中：在步骤(1)得到的纳米金刚石薄膜中注入磷离子，磷离子的注入剂量为1011-1015cm-2，注入能量为80keV。优选注入剂量为1012-1014cm-2。
所述步骤(3)中，所述退火在低压环境中进行，所述低压环境为4000Pa，具体的，是将空气气氛抽真空到4000Pa。
进一步，所述步骤(3)优选按以下步骤进行：
将步骤(2)得到的磷离子注入的纳米金刚石薄膜/p型单晶硅的异质结封于气压为4000Pa的石英管中，在800-1000℃下退火10-50分钟(优选10～30分钟)，得到退火后的纳米金刚石薄膜/p型单晶硅的异质结。
步骤(3)的低压环境下退火是为了促进磷离子扩散。
所述步骤(4)中，所述真空退火优选在450℃下真空退火20分钟。
所述步骤(4)中，退火后的纳米金刚石薄膜/p型单晶硅的异质结在纳米金刚石薄膜一侧沉积钛/金电极并真空退火，在p型单晶硅一侧制作铟电极，这都是常规的制作电极方法，是本领域技术人员公知的技术。制作钛/金电极后进行真空退火，是为了更好的形成欧姆接触。
本发明还提供按上述方法制备得到的n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件。
本发明提供的n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件具有更高的整流率、工作电压和击穿电压。
本发明的有益效果主要体现在：(1)采用热丝化学气相沉积方法，可以制备得到大面积的纳米金刚石薄膜，且生长速率快，成本低，使工业化生产成为可能；(2)通过对纳米金刚石薄膜进行磷离子注入，并进行低压退火处理，得到电学性能优异的n型电导层，解决了传统掺杂方法不能得到优异电学性能的n型金刚石的缺陷，较氮掺杂、磷掺杂单晶金刚石的电学性能有了显著提升。(3)所制得的pn结的整流率显著提高，且击穿电压大于100V，可应用于大功率工作条件。
(四)附图说明
图1为n型纳米金刚石薄膜/p型单晶硅异质pn结原型器件模型示意图。
图2为实施例1中退火后的磷离子注入纳米金刚石薄膜表面扫描电子显微镜(SEM)照片。
图3为实施例1中退火后的磷离子注入纳米金刚石薄膜可见光拉曼(Raman)光谱。
图4为实施例1制备的n型纳米金刚石薄膜/p型硅异质pn结室温下的I-V曲线图。
(五)具体实施方式
下面结合具体实施例对本发明进行进一步描述，但本发明的保护范围并不仅限于此：
实施例1：
用金刚石微粉悬浊液对p型单晶硅打磨30分钟，将打磨后的硅片置于金刚石微粉溶液中超声震荡15分钟，然后分别用去离子水、乙醇和丙酮超声清洗，干燥后作为生长纳米金刚石薄膜的衬底置于反应室中。采用HFCVD法(化学气相沉积设备购自上海交友钻石涂层有限公司，型号为JUHF CVD 001)，以丙酮为碳源，气氛中还包含氩气，其中丙酮、氢气、氩气的流量比为90：200：100，热丝与衬底的距离为5mm。形核阶段热丝总功率为4400W，气压1.6kPa，偏压4A，形核时间37分钟；生长阶段热丝总功率为4800W，气压1.3kPa，偏压4A，生长时间1小时。生长结束后，缓慢降功率并持续通氢气进行冷却，制备得到纳米金刚石薄膜。对纳米金刚石薄膜进行磷离子注入，采用100keV同位素分离器，注入剂量1012cm-2，能量80keV。再对样品在900℃、4000Pa气压下退火30分钟。最后在纳米金刚石薄膜一侧沉积钛/金电极，并在450℃下真空退火20分钟，在硅衬底一侧制作铟电极，形成欧姆接触，获得n型纳米金刚石薄膜/p型硅异质pn结原型器件，结构模型如图1所示。采用Keithley 2612B半导体测试系统获得器件的I-V曲线。
图2为剂量为1012cm-2的磷离子注入纳米金刚石薄膜退火后的扫描电子显微镜(SEM)照片，可见薄膜表面致密、平整、颗粒均匀。图3为剂量为1012cm-2的磷离子注入纳米金刚石薄膜退火后的可见光拉曼(Raman)光谱，在1332cm-1处为金刚石特征峰，在1350cm-1和1560cm-1分别为较强的D峰和G峰，为典型的纳米金刚石薄膜的谱图。图4为n型纳米金刚石薄膜/p型硅异质pn结室温下的I-V曲线图。测试结果表明，室温下此异质结在±60V处的整流率约为102，反向漏电流约为10-4A，具有明显的整流特性。由于测试系统的限制，最大电流量程为0.1A，不能获得饱和时的最大整流率。但从趋势看，正向电流远未达到饱和，即该pn结的实际整流率更高，且击穿电压大于100V，可应用于大功率工作条件。文献中氮掺杂纳米金刚石/p型硅的pn结击穿电压为25V，微晶金刚石薄膜pn结的整流率小于10，本专利所述的n型纳米金刚石薄膜/p型硅异质pn结具有更高的工作电压和击穿电压，以及更大的整流率。
实施例2：
用金刚石微粉悬浊液对p型单晶硅进行打磨30分钟，将打磨后的硅片置于金刚石微粉溶液中超声震荡15分钟，然后超声清洗，作为生长纳米金刚石薄膜的衬底置于反应室中。采用HFCVD法(化学气相沉积设备购自上海交友钻石涂层有限公司)，以丙酮为碳源，气氛中还包含氩气，其中丙酮、氢气、氩气的流量比为90：200：100，热丝与衬底的距离为5mm。形核阶段热丝总功率4400W，气压1.6kPa，偏压4A，形核时间37分钟；生长阶段热丝总功率为4800W，气压1.3kPa，偏压4A，生长时间1小时。生长结束后，缓慢降功率并持续通氢气进行冷却，制备得到纳米金刚石薄膜。对纳米金刚石薄膜进行磷离子注入，注入剂量1013cm-2，能量80keV。再对样品在800℃、4000Pa气压下下退火20分钟。最后在纳米金刚石薄膜一侧沉积钛/金电极，并在450℃下真空退火20分钟，在硅衬底一侧制作铟电极，形成欧姆接触，获得n型纳米金刚石薄膜/p型硅异质pn结原型器件。采用Keithley 2612B半导体测试系统获得器件的I-V曲线。测试结果表明，室温下此异质pn结在±60V处的整流率约为2×102，反向漏电流约为10-4A，具有明显的整流特性。击穿电压大于100V，可应用于大功率工作条件。文献中氮掺杂纳米金刚石/p型硅的pn结击穿电压为25V，微晶金刚石薄膜pn结的整流率小于10，本专利所述的n型纳米金刚石薄膜/p型硅异质pn结具有更高的工作电压和击穿电压，以及更大的整流率。
实施例3：
用金刚石微粉悬浊液对p型单晶硅进行打磨30分钟，将打磨后的硅片置于金刚石微粉溶液中超声震荡15分钟，然后超声清洗，作为生长纳米金刚石薄膜的衬底置于反应室中。采用HFCVD法(化学气相沉积设备购自上海交友钻石涂层有限公司)，以丙酮为碳源，气氛中还包含氩气，其中丙酮、氢气、氩气的流量比为90：200：100，热丝与衬底的距离为5mm。形核阶段热丝总功率4400W，气压1.6kPa，偏压4A，形核时间37分钟；生长阶段热丝总功率为4800W，气压1.3kPa，偏压4A，生长时间1小时。生长结束后，缓慢降功率并持续通氢气进行冷却，制备得到纳米金刚石薄膜。对纳米金刚石薄膜进行磷离子注入，注入剂量1014cm-2，能量80keV。再对样品在1000℃、4000Pa气压下下退火10分钟。最后在纳米金刚石薄膜一侧沉积钛/金电极，并在450℃下真空退火20分钟，在硅衬底一侧制作铟电极，形成欧姆接触，获得n型纳米金刚石薄膜/p型硅异质pn结原型器件。采用Keithley 2612B半导体测试系统获得器件的I-V曲线。室温下此异质pn结在±60V处的整流率约为2×103，反向漏电流约为10-4A，具有明显的整流特性。击穿电压大于100V，可应用于大功率工作条件。文献中氮掺杂纳米金刚石/p型硅的pn结击穿电压为25V，微晶金刚石薄膜pn结的整流率小于10，本专利所述的n型纳米金刚石薄膜/p型硅异质结具有更高的工作电压和击穿电压，以及更大的整流率。

Claims (8)

1.一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件的制备方法，其特征在于所述方法包括以下步骤：
(1)采用热丝化学气相沉积法在p型(100)面单晶硅衬底上制备纳米金刚石薄膜；
(2)采用离子注入方法，在步骤(1)得到的纳米金刚石薄膜中注入磷离子，得到磷离子注入的纳米金刚石薄膜/p型单晶硅的异质结；
(3)将步骤(2)得到的磷离子注入的纳米金刚石薄膜/p型单晶硅的异质结置于低压环境下，800-1000℃温度下退火10-50分钟，得到退火后的纳米金刚石薄膜/p型单晶硅的异质结；
(4)退火后的纳米金刚石薄膜/p型单晶硅的异质结在纳米金刚石薄膜一侧沉积钛/金电极，并真空退火，再在p型单晶硅一侧制作铟电极，即制得所述n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件。
2.如权利要求1所述的方法，其特征在于所述步骤(1)采用以下步骤进行：将金刚石微粉混合于丙三醇得到金刚石微粉悬浊液，对p型(100)面单晶硅片打磨30～60分钟，打磨后的硅片置于金刚石微粉悬浊液中超声震荡15～30分钟，然后分别用去离子水、乙醇和丙酮进行超声清洗，干燥后作为生长纳米金刚石薄膜的衬底，将硅衬底放入热丝化学气相沉积设备，以丙酮为碳源，采用氢气鼓泡的方式将丙酮带入到反应室中，气氛中还包含氩气，其中丙酮、氢气、氩气的流量比为90:200:100，热丝与衬底的距离为5mm；形核阶段热丝总功率4400W，气压1.6kPa，偏压4A，形核时间37分钟；生长阶段热丝总功率为4800W，气压4.0kPa，偏压4A，生长时间1小时，生长结束后，缓慢降功率并持续通氢气进行冷却，制备得到厚度1～3μm的纳米金刚石薄膜。
3.如权利要求1所述的方法，其特征在于所述步骤(2)中：在步骤(1)得到的纳米金刚石薄膜中注入磷离子，磷离子的注入剂量为1011-1015cm-2，注入能量为80keV。
4.如权利要求1所述的方法，其特征在于所述步骤(3)中，所述退火在低压环境中进行，所述低压环境为4000Pa。
5.如权利要求1所述的方法，其特征在于所述步骤(3)按以下步骤进行：将步骤(2)得到的磷离子注入的纳米金刚石薄膜/p型单晶硅的异质结封于气压为4000Pa的石英管中，在800-1000℃下退火10-30分钟，得到退火后的纳米金刚石薄膜/p型单晶硅的异质结。
6.如权利要求1所述的方法，其特征在于所述步骤(4)中，所述真空退火是在450℃下真空退火20分钟。
7.如权利要求1～6之一所述的方法制备得到的n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件。
8.如权利要求7所述的n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件，其特征在于所述n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件具有较高的整流率、工作电压和击穿电压。
CN201510151263.7A 2015-03-31 2015-03-31 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法 Active CN104882366B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510151263.7A CN104882366B (zh) 2015-03-31 2015-03-31 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510151263.7A CN104882366B (zh) 2015-03-31 2015-03-31 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法

Publications (2)

Publication Number Publication Date
CN104882366A true CN104882366A (zh) 2015-09-02
CN104882366B CN104882366B (zh) 2017-12-05

Family

ID=53949814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510151263.7A Active CN104882366B (zh) 2015-03-31 2015-03-31 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法

Country Status (1)

Country Link
CN (1) CN104882366B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018059367A1 (zh) * 2016-09-30 2018-04-05 浙江工业大学 一种Si-V发光的金刚石颗粒与石英光纤的复合方法
CN108531883A (zh) * 2018-03-23 2018-09-14 浙江工业大学 一种高迁移率n型超薄纳米金刚石薄膜及其制备方法
CN108660429A (zh) * 2018-03-23 2018-10-16 浙江工业大学 一种晶粒密堆积n型纳米金刚石薄膜及其制备方法
CN108660432A (zh) * 2018-03-23 2018-10-16 浙江工业大学 一种具有晶粒密堆积结构的高迁移率n型纳米金刚石薄膜及其制备方法
CN113675261A (zh) * 2019-05-09 2021-11-19 吉林大学 n型氮化硼薄膜/p型单晶硅异质pn结原型器件及制备方法
CN114481074A (zh) * 2022-04-06 2022-05-13 中南大学湘雅医院 一种镁合金表面涂层材料及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008455A1 (en) * 2001-06-12 2003-01-09 Kyong- Min Kim Method for fabricating capacitor of semiconductor memory device
CN104465341A (zh) * 2014-12-05 2015-03-25 北京科技大学 一种金刚石膜表面选区扩散形成p-n结的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008455A1 (en) * 2001-06-12 2003-01-09 Kyong- Min Kim Method for fabricating capacitor of semiconductor memory device
CN104465341A (zh) * 2014-12-05 2015-03-25 北京科技大学 一种金刚石膜表面选区扩散形成p-n结的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡晓君等: "磷离子注入纳米金刚石薄膜的n型导电性能与微结构研究", 《物理学报》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018059367A1 (zh) * 2016-09-30 2018-04-05 浙江工业大学 一种Si-V发光的金刚石颗粒与石英光纤的复合方法
CN108531883A (zh) * 2018-03-23 2018-09-14 浙江工业大学 一种高迁移率n型超薄纳米金刚石薄膜及其制备方法
CN108660429A (zh) * 2018-03-23 2018-10-16 浙江工业大学 一种晶粒密堆积n型纳米金刚石薄膜及其制备方法
CN108660432A (zh) * 2018-03-23 2018-10-16 浙江工业大学 一种具有晶粒密堆积结构的高迁移率n型纳米金刚石薄膜及其制备方法
CN108660432B (zh) * 2018-03-23 2020-06-09 浙江工业大学 一种具有晶粒密堆积结构的高迁移率n型纳米金刚石薄膜及其制备方法
CN108660429B (zh) * 2018-03-23 2020-06-23 浙江工业大学 一种晶粒密堆积n型纳米金刚石薄膜及其制备方法
CN113675261A (zh) * 2019-05-09 2021-11-19 吉林大学 n型氮化硼薄膜/p型单晶硅异质pn结原型器件及制备方法
CN114481074A (zh) * 2022-04-06 2022-05-13 中南大学湘雅医院 一种镁合金表面涂层材料及其应用
CN114481074B (zh) * 2022-04-06 2022-06-17 中南大学湘雅医院 一种镁合金表面涂层材料及其应用

Also Published As

Publication number Publication date
CN104882366B (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
CN104882366A (zh) 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
CN102592976B (zh) P型重掺杂碳化硅薄膜外延制备方法
CN102610500B (zh) N型重掺杂碳化硅薄膜外延制备方法
CN103280398B (zh) 一种制备横向石墨烯pn结的方法
CN104409553B (zh) 碳化硅中间带太阳电池及其制备方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN106757324A (zh) 一种硅外延片的制造方法
Tao et al. 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si
EP2728610A1 (en) Epitaxial wafer, method for fabricating the wafer, and semiconductor device including the wafer
CN103422164A (zh) 一种N型4H-SiC同质外延掺杂控制方法
CN109545842A (zh) 碳化硅器件终端结构及其制作方法
JP2014045183A (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
CN107785452B (zh) 双本征Ge阻挡层GeSn合金PIN光电探测器
CN107946180A (zh) 一种在碳化硅基片上快速生长氧化层的方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN104201211A (zh) 在4H型单晶碳化硅外延层上制备的基区渐变P+-N-N+型SiC超快恢复二极管及工艺
CN102820323B (zh) 纳米碳化硅/晶体碳化硅双缓变结快速恢复二极管及其制备方法
CN102254798A (zh) 碳化硅pin微结构的制作方法
CN104638026B (zh) 一种金刚石肖特基势垒二极管及其制备方法
CN101303973A (zh) 一种n-ZnO/p-自支撑金刚石薄膜异质结的制备方法
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
CN102290337A (zh) 低压tvs用硅外延片的制造方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN104465341B (zh) 一种金刚石膜表面选区扩散形成p‑n结的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant