CN104465341B - 一种金刚石膜表面选区扩散形成p‑n结的制备方法 - Google Patents

一种金刚石膜表面选区扩散形成p‑n结的制备方法 Download PDF

Info

Publication number
CN104465341B
CN104465341B CN201410738255.8A CN201410738255A CN104465341B CN 104465341 B CN104465341 B CN 104465341B CN 201410738255 A CN201410738255 A CN 201410738255A CN 104465341 B CN104465341 B CN 104465341B
Authority
CN
China
Prior art keywords
diamond
diamond film
doped
hydrogen
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410738255.8A
Other languages
English (en)
Other versions
CN104465341A (zh
Inventor
刘金龙
李成明
陈良贤
化称意
郭建超
闫雄伯
黑立富
魏俊俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology Beijing USTB
Original Assignee
University of Science and Technology Beijing USTB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology Beijing USTB filed Critical University of Science and Technology Beijing USTB
Priority to CN201410738255.8A priority Critical patent/CN104465341B/zh
Publication of CN104465341A publication Critical patent/CN104465341A/zh
Application granted granted Critical
Publication of CN104465341B publication Critical patent/CN104465341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种金刚石膜表面选区扩散形成P‑N结的制备方法,属于无机非金属材料领域。工艺步骤如下:a.利用高本底真空微波等离子体化学气相沉积装置,通过控制金刚石生长特征获得高质量非掺杂本征金刚石膜;b.等离子体中引入高浓度硼源实现高掺杂浓度金刚石膜P型半导体的生长,以使得空穴载流子能够完全激活;c.降低硼源浓度生长轻掺杂金刚石膜,为后续氢原子扩散提供宿体;d.关闭碳源和硼源,并在掺硼金刚石表面增加掩膜版,使局部表面在低温下进行氢原子长时扩散改性,使得暴露于氢原子下的轻硼掺杂金刚石膜向N型半导体转变,进而形成选区P‑N结。本发明能够便捷地实现金刚石表面微区P‑N结结构,方便基于P‑N结型金刚石微电子器件的制作。

Description

一种金刚石膜表面选区扩散形成P-N结的制备方法
技术领域:本发明属于无机非金属材料器件制造工艺领域;特别是提供了一种在宽禁带半导体金刚石自支撑膜上通过硼原子掺杂结合掩模进行氢原子扩散改性的方式实现选区P-N结的方法。
背景技术:
随着通信技术向着极高频、超大容量方向发展,要求通讯卫星上的关键部件如信号接收端与发射端,在极高频率、超大功率下工作。此时传统的半导体材料如Si、GaAs等已难以胜任。相比而言,金刚石材料由于具有宽带隙(5.5eV)、高载流子迁移率(特别是空穴迁移率比单晶Si、GaAs高得多)、低介电常数(5.7)、高的Johnson指标和Keyse指标(均高于Si和GaAs十倍以上)等等,成为极高频超高功率领域应用的最佳材料选择,因此也被誉为第四代半导体。
然而,金刚石很难像硅半导体等通过形成P-N结结构进而实现晶体管的构造。这是由于对于金刚石而言以电子为多数载流子的N型半导体很难实现所致。通常使用的掺杂氮原子在金刚石中将成为深能级,其激活能达到1.7eV,载流子很难激活。尽管早期国际上通过在金刚石中掺入杂质磷获得了性能较好的N型半导体,同时与掺硼金刚石形成了P-N结(US Patent,5112775,1992)但由于磷原子较大,引起金刚石发生较大畸变,使得N型半导体性能不稳定。因此国内外提出了使用N型ZnO和P型硼掺杂同质外延单晶或异质外延多晶金刚石搭配形成异质结的方法(Applied Physics Letters,18(1999)2851;国家发明专利:101303973A,2008)。然而对于异质外延而言,需要保证二者具有足够精确地点阵匹配,才能够具有良好的性能,无形中增加了P-N结的工艺难度和加工成本,诸如金刚石的精密抛光等问题。另一方面,构建基于P-N结的半导体器件通常需要在微区实现掺杂从而满足电子芯片高集成度要求,对于使用掺杂而言,通过离子注入的形式通常很难精确控制杂质分布且易造成对于金刚石晶体的损伤,因而难于获得良好的P-N结结构。
发明内容:
为了解决金刚石表面难于获得微区P-N问题,本发明的目的在于提供一种金刚石膜表面通过掺杂形成P型半导体后通过掩模氢原子扩散改性成为局部N型半导体,最终实现金刚石基表面选区P-N结的方法。初期通过将衬底置于高本底真空的微波等离子体化学气相沉积装置中,通过控制形核和生长工艺参数,获得高质量非掺杂本征金刚石膜。后引入高浓度硼源,获得重掺杂金刚石P型半导体,目的是使得空穴载流子完全激活。随后调整掺硼浓度,降低硼掺杂浓度至很容易与氢原子结合并饱和的水平,实现低掺杂浓度金刚石膜的生长。生长结束后,关闭碳源和硼源,并降低氢等离子体功率与衬底温度,此时在金刚石表面增加具有特定图形的掩模板,对特定区域内轻掺杂金刚石膜进行氢等离子体扩散改性,通过氢原子扩散并与硼受主杂质结合产生局部N型半导体导电特征,该N型半导体与硼重掺杂金刚石将形成选区P-N结结构。
一种金刚石膜表面选区扩散形成P-N结的制备方法,其特征在于制作微区P-N结过程均以硼掺杂为基础,采用对轻掺杂金刚石膜进行选区氢原子扩散改性获得局部N型金刚石半导体。
具体包括以下步骤:
步骤1:无掺杂本征金刚石膜的沉积;
1.1硅衬底预处理:采用(100)镜面抛光硅片作为衬底,首先使用HF酸稀释溶液(1:10)超声清洗5-15min,以去除表面的氧化硅层;为增加金刚石膜的形核密度与结合力,使用粒径100nm的金刚石粉丙酮悬浊液超声清洗10-20min,后将硅衬底用丙酮、去离子水分别超声清洗烘干;
1.2无掺杂本征金刚石膜的形核:将步骤1.1预处理后的硅衬底放入微波化学气相沉积装置进行无掺杂本征金刚石膜的沉积。首先使用真空泵将反应腔室真空抽至5Pa以下,后使用分子泵对反应腔室抽真空至10-3Pa以下,随后关闭分子泵,并通入氢气,开启微波激发源,待衬底温度达到750-850℃后通入浓度为5%以上的甲烷进行形核。氢气和甲烷流量分别为100-200标准毫升/分和5-20标准毫升/分;反应室压力为3-6kPa,衬底偏压为30-80V,微波功率为700-1400W,形核时间15-45min。
1.3无掺杂本征金刚石膜的生长:无掺杂本征金刚石膜形核完成后,进行金刚石膜的生长。将氢气和甲烷的流量分别设为100-200标准毫升/分和2-10标准毫升/分,反应室压力为4-8kPa,衬底温度850-950℃,微波功率为800-1600W,生长时间1-4h。
步骤2:金刚石掺杂P型半导体的制备;
无掺杂本征金刚石膜的生长后,将硼源通入反应腔室内,是由氢气作为载气通过鼓泡法将硼酸三甲酯带入腔室
2.1金刚石重掺杂P型半导体的生长:
为实现掺硼金刚石内载流子完全电离,在无掺杂本征金刚石膜上进一步进行较高浓度的硼掺杂金刚石膜的生长,成为金刚石重掺杂P型半导体,掺硼浓度需大于1020/cm3量级。其具体工艺参数为:氢气和甲烷的流量分别设为100-200标准毫升/分和2-10标准毫升/分,氢气载气流量0.5-2.5标准毫升/分,反应室压力为4-8kPa,衬底温度850-950℃,微波功率为800-1600W,生长时间5min-30min。
2.2金刚石轻掺杂P型半导体的生长:
金刚石重掺杂P型半导体生长后,为后续获得N型半导体,需进一步进行较低浓度的硼掺杂金刚石膜的生长,掺硼浓度要求小于1016/cm3量级。其具体工艺参数为:氢气和甲烷的流量分别设为100-200标准毫升/分和2-10标准毫升/分,氢气载气流量0.02-0.1标准毫升/分,反应室压力为4-8kPa,衬底温度850-950℃,微波功率为800-1600W,生长时间0.5-1.5h。
步骤3:金刚石局部N型半导体改性;
对轻掺杂P型金刚石半导体进行局部氢原子扩散改性,关闭甲烷和硼源,调整反应室压力为2.5-5kPa,衬底温度400-600℃,微波功率500-1000W,在金刚石表面增加带有特定形状的掩模板,氢等离子体处理改性6-12h。氢等离子体处理后,在掩模板保护下,部分轻掺杂P型金刚石半导体将转变为N型半导体,该区域N型半导体与重掺杂P型半导体将形成选区P-N结。
本发明基于在硼掺杂金刚石表面进行氢等离子体处理获得高电导N型半导体,电子迁移率可以达到数百cm2V-1S-1这一特征(Nature Materials,2(2003)482),提出通过无掺杂本征金刚石生长、掺杂P型金刚石生长以及掩模进行氢扩散改性的方法实现金刚石表面微区N型半导体导电,进而形成局部P-N结结构。该方法可精确控制金刚石表面半导体导电特性区域,能够形成可控微区P-N结构造,避免离子注入形成掺杂半导体导致晶格畸变等损伤,拓展基于宽禁带半导体金刚石膜微区P-N结电子器件的广泛应用。
本发明的优点是:
1.本发明通过掺硼金刚石表面氢原子扩散改性获得N型金刚石半导体,避免了使用磷等杂质掺杂引入的大的点阵畸变,且该N型金刚石半导体激活能显著降低,有益于提高器件性能;
2.通过掩模下氢原子扩散改性获得局部N型金刚石半导体,类似于硅半导体器件工艺中的热扩散法,能够进行精确选区N型半导体的制作,容易形成P-N结、P-N-P以及N-P-N等多种基本结构,极大方便了基于P-N结型金刚石微电子器件的制作;
3.通过本征无掺杂金刚石形核与沉积、重掺杂金刚石P型半导体生长、轻掺杂金刚石P型半导体生长、轻掺杂P型半导体表面改性成为N型半导体等一系列步骤,能够便捷地实现金刚石表面P-N结结构。
本发明实施过程的关键在于:
1.为实现电子器件用高质量本征金刚石的制备,首先需使用分子泵将反应腔室抽真空至10-3Pa以下,以去除本征金刚石及金刚石半导体制备过程中的杂质污染;
2.首先进行高质量无掺杂本征金刚石膜的沉积,使用如下工艺:氢气和甲烷的流量分别为100-200标准毫升/分和2-10标准毫升/分,反应室压力为4-8kPa,衬底温度850-950℃,微波功率800-1600W,生长时间1-4h。
3.通入硼源,进行P型金刚石半导体的生长。为实现掺硼金刚石内载流子完全电离,需获得较高的掺杂浓度,即形成重掺杂,掺硼浓度要求大于1020/cm3量级。其工艺参数为:氢气和甲烷的流量分别为100-200标准毫升/分和2-10标准毫升/分,以氢气载气通过鼓泡法将硼酸三甲酯带入沉积腔室中,其载气流量0.2-0.6标准毫升/分,反应室压力为4-8kPa,衬底温度850-950℃,微波功率为800-1600W,生长时间2min-10min。
4.金刚石表面局部N型半导体的改性,首先需实现较低浓度的硼掺杂,需控制掺硼浓度小于1016/cm3量级。其具体工艺参数为:氢气和甲烷的流量分别设为100-200标准毫升/分和2-10标准毫升/分,氢气载气流量0.02-0.1标准毫升/分,反应室压力为4-8kPa,衬底温度850-950℃,微波功率为800-1600W,生长时间2min-10min。
5.为获得局部N型金刚石半导体,需使用具有特定形状的掩模板对硼轻掺杂金刚石表面进行阻挡,使得部分区域能够裸露于后续处理的氢原子环境中,部分区域免受氢原子作用的影响。
6.针对掩模覆盖后轻掺杂金刚石膜使用氢原子扩散改性的方式进行转变,需进行长时间的氢原子扩散过程,在此过程中需要避免未覆盖区域氢原子对轻掺杂P型金刚石的刻蚀。具体工艺如下:关闭甲烷和硼源,调整反应室压力为2.5-5kPa,衬底温度400-600℃,微波功率500-1000W,氢等离子体处理改性6-12h。
7.进一步,金刚石膜表面形成P-N结时使用金刚石膜是以Si、Al2O3、GaN、SiC、Si3N4等半导体材料为衬底的复合基片,或者是自支撑金刚石单晶膜或多晶膜。
8.P型金刚石半导体生长时硼源的加入方式可以采用金刚石膜生长过程中掺入含硼气源的方式,也可以通过离子注入硼原子的方式实现。
9.氢原子扩散改性过程中所采用的微波氢等离子体处理方式可以用在氢气气氛下加热扩散方式替代。
附图说明:
1.图1为本发明金刚石表面形成选区P-N结的流程示意图。
(a)生长硼掺杂P型金刚石示意图;(b)掩模板下氢原子扩散处理示意图;(c)掩模板下局部N型金刚石半导体转变示意图;(d)金刚石表面选区P-N结结构示意图
2.图2为金刚石表面选区P-N结的I-V特性曲线。
具体实施方式
下面结合具体实施例对本发明的技术方案做进一步说明。
一种宽禁带半导体金刚石上通过硼原子掺杂结合掩模氢原子扩散改性形成的选区P-N结结构的工艺流程示意图如图1所示。主要包括金刚石本征层上硼轻掺杂和重掺杂金刚石层的沉积、遮挡掩膜板后进行氢原子扩散处理、掩膜板下局部轻掺杂P型半导体向N型半导体的转变最终在金刚石表面形成选区P-N结结构。其中依托衬底可以是自支撑金刚石多晶膜或单晶膜,而且P-N结结构分布完全依赖于掩模板形状。
实施例1
1)无掺杂本征金刚石膜的生长:使用直流电弧等离子体喷射化学气相沉积制备的自支撑金刚石膜经抛光后作为衬底,其厚度为600μm。经丙酮和去离子水清洗并吹干后将其置于微波化学气相沉积装置中进行无掺杂本征金刚石膜的沉积。首先使用真空泵将腔室真空抽至5Pa以下,后使用分子泵对反应腔室抽真空至10-3Pa以下,关闭分子泵,通入氢气并开启微波激发源。由于是金刚石衬底,因此可省去形核过程。调整工艺参数进行无掺杂本征金刚石的沉积,控制反应腔室压力为6kPa,微波源功率1400W,衬底温度为900℃,氢气和甲烷的流量分别为200标准毫升/分和10标准毫升/分,生长时间2h。
2)硼掺杂金刚石P型半导体的制备:无掺杂本征金刚石膜生长之后,将硼源硼酸三甲酯由氢气作为载气通过鼓泡法带入反应腔室内。首先进行重掺杂金刚石膜的生长,仍然控制氢气和甲烷的流量分别为200标准毫升/分和10标准毫升/分,氢气载气流量为1标准毫升/分,反应腔室压力为6kPa,微波源功率1400W,衬底温度为900℃,生长时间5min。随后保持其他参数不变,将氢气载气流量降为0.05标准毫升/分,继续生长1h。
3)硼掺杂金刚石选区N型半导体改性:生长低浓度硼掺杂金刚石膜后,关闭碳源和硼源,调整反应室压力为3kPa,微波功率800W,衬底温度500℃,此时在金刚石表面增加具有特定形状的掩模板,使得金刚石表面承受不同的氢原子作用,在氢等离子体状态下处理改性8h。
氢等离子体处理前,在室温下测试硼轻掺杂金刚石膜的霍尔性能,其电阻率为5.046×104Ω·cm,载流子迁移率为17.71cm2/V·S。经选区氢等离子体处理后,部分轻掺杂P型金刚石半导体将转变为N型半导体,该N型半导体与重掺杂P型半导体将形成P-N结,测试该P-N结的I-V特性曲线,结果示于图2。可以看到该P-N结展示了良好的单向导通特性,其开启电压为1.1V,在反向截止状态呈现出较低的漏电流。
实施例2
1)无掺杂本征金刚石膜的生长。
①硅衬底预处理:使用(100)镜面抛光硅片作为衬底,首先将衬底置于HF酸稀释溶液(1:10)中超声清洗15min,后使用粒径100nm的金刚石粉丙酮悬浊液衬底超声清洗15min,后将硅衬底用丙酮、去离子水分别超声清洗,烘干后待用。
②无掺杂本征金刚石膜的形核:使用微波化学气相沉积装置进行无掺杂本征金刚石膜的沉积。首先使用真空泵将腔室真空抽至5Pa以下,后使用分子泵对反应腔室抽真空至10-3Pa以下,关闭分子泵,通入氢气并开启微波激发源,后通入较高浓度甲烷进行形核。其形核工艺参数为:氢气150标准毫升/分,甲烷流量20标准毫升/分;反应室压力为4kPa,衬底偏压为50V,衬底温度为750℃,微波功率为1000W,形核时间30min。
③无掺杂本征金刚石膜的生长:硅衬底表面金刚石形核完成后,进行金刚石膜的生长。将氢气和甲烷的流量分别设为150标准毫升/分和6标准毫升/分,反应室压力为5kPa,衬底温度850℃,微波功率为1200W,生长时间3h。
2)硼掺杂金刚石P型半导体的制备。
①金刚石重掺杂P型半导体的生长。
无掺杂本征金刚石膜生长结束后,将硼源硼酸三甲酯由氢气作为载气通过鼓泡法带入反应腔室内。首先进行高浓度硼掺杂,其具体工艺参数为:氢气流量150标准毫升/分,甲烷流量6标准毫升/分,氢气载气流量为0.6标准毫升/分,反应腔室压力为5kPa,微波源功率1200W,衬底温度为850℃,生长时间15min。
②金刚石轻掺杂P型半导体的生长。
金刚石重掺杂P型半导体生长结束后,将氢气载气流量调为0.02标准毫升/分,仍保持其他参数不变,即氢气流量150标准毫升/分,甲烷流量6标准毫升/分,反应腔室压力为5kPa,微波源功率1200W,衬底温度为850℃,生长时间1.5h。
3)硼掺杂金刚石选区N型半导体改性。
金刚石轻掺杂P型半导体实现后,对轻掺杂P型金刚石半导体进行选区氢原子扩散改性,关闭甲烷和硼源,调整反应室压力为2.5kPa,衬底温度400℃,微波功率600W,氢等离子体处理改性10h。氢等离子体处理后,部分轻掺杂P型金刚石半导体将转变为N型半导体,该选区N型半导体与重掺杂P型半导体将形成P-N结。同样测试其I-V曲线,开启电压1.3V,获得了良好的单向整流特性。实施例3
1)无掺杂本征金刚石膜的生长。
①硅衬底预处理:使用(100)镜面抛光硅片作为衬底,首先将衬底置于HF酸稀释溶液(1:10)中超声清洗5min,后使用粒径100nm的金刚石粉丙酮悬浊液衬底超声清洗10min,后将硅衬底用丙酮、去离子水分别超声清洗,烘干后待用。
②无掺杂本征金刚石膜的形核:使用微波化学气相沉积装置进行无掺杂本征金刚石膜的沉积。首先使用真空泵将腔室真空抽至5Pa以下,后使用分子泵对反应腔室抽真空至10-3Pa以下,关闭分子泵,通入氢气并开启微波激发源,后通入较高浓度甲烷进行形核。其形核工艺参数为:氢气200标准毫升/分,甲烷流量15标准毫升/分;反应室压力为5kPa,衬底偏压为70V,衬底温度为850℃,微波功率为1200W,形核时间20min。
③无掺杂本征金刚石膜的生长:硅衬底表面金刚石形核完成后,进行金刚石膜的生长。将氢气和甲烷的流量分别设为200标准毫升/分和6标准毫升/分,反应室压力为7kPa,衬底温度950℃,微波功率为1600W,生长时间1.5h。
2)硼掺杂金刚石P型半导体的制备。
①金刚石重掺杂P型半导体的生长。
无掺杂本征金刚石膜生长结束后,将硼源硼酸三甲酯由氢气作为载气通过鼓泡法带入反应腔室内。首先进行高浓度硼掺杂,其具体工艺参数为:氢气流量200标准毫升/分,甲烷流量6标准毫升/分,氢气载气流量为1.5标准毫升/分,反应腔室压力为7kPa,微波源功率1600W,衬底温度为950℃,生长时间5min。
②金刚石轻掺杂P型半导体的生长。
金刚石重掺杂P型半导体生长结束后,将氢气载气流量调为0.06标准毫升/分,仍保持其他参数不变,即氢气流量200标准毫升/分,甲烷流量6标准毫升/分,反应腔室压力为7kPa,微波源功率1600W,衬底温度为950℃,生长时间1h。
3)硼掺杂金刚石选区N型半导体改性。
金刚石轻掺杂P型半导体实现后,对轻掺杂P型金刚石半导体进行选区氢原子扩散改性,关闭甲烷和硼源,调整反应室压力为4kPa,衬底温度550℃,微波功率900W,氢等离子体处理改性6h。氢等离子体处理后,部分轻掺杂P型金刚石半导体将转变为N型半导体,该选区N型半导体与重掺杂P型半导体将形成P-N结。同样测试其I-V曲线,开启电压0.9V,获得了良好的单向整流特性。

Claims (8)

1.一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于制作微区P‐N结过程均以硼掺杂为基础,采用对轻掺杂金刚石膜进行选区氢原子扩散改性获得局部N型金刚石半导体;具体包括以下步骤:
步骤1:无掺杂本征金刚石膜的沉积;
1.1硅衬底预处理:采用(100)镜面抛光硅片作为衬底,首先使用1:10的HF酸稀释溶液超声清洗5‐15min,以去除表面的氧化硅层;再使用粒径100nm的金刚石粉丙酮悬浊液超声10‐20min后将硅衬底用丙酮、去离子水分别超声清洗烘干;
1.2无掺杂本征金刚石膜的形核:将步骤1.1预处理后的硅衬底放入微波化学气相沉积装置中进行无掺杂本征金刚石膜的沉积;首先使用真空泵将反应腔室真空抽至5Pa以下,后使用分子泵对反应腔室抽真空至10‐3Pa以下,随后关闭分子泵,并通入氢气,开启微波激发源,待衬底温度达到750‐850℃后通入浓度为5%以上的甲烷进行形核;
1.3无掺杂本征金刚石膜的生长:无掺杂本征金刚石膜的形核完成后,进行金刚石膜的生长;
步骤2:金刚石掺杂P型半导体的制备;
无掺杂本征金刚石膜的生长后,将硼源通入反应腔室内,是由氢气作为载气通过鼓泡法将硼酸三甲酯带入腔室;
2.1金刚石重掺杂P型半导体的生长:
为实现掺硼金刚石内载流子完全电离,在无掺杂本征金刚石膜上进一步进行较高浓度的硼掺杂金刚石膜的生长,成为金刚石重掺杂P型半导体,掺硼浓度要求大于1020/cm3量级;
2.2金刚石轻掺杂P型半导体的生长:
金刚石重掺杂P型半导体生长后,为后续获得N型半导体,需进一步进行较低浓度的硼掺杂金刚石膜的生长,要求控制掺硼浓度小于1016/cm3量级;所述的反应室压力为2.5‐5kPa,衬底温度为400‐600℃,氢等离子体处理改性时间为6‐12h;
步骤3:金刚石局部N型半导体改性;
步骤2.2得到金刚石轻掺杂P型半导体后,要进行局部氢原子扩散改性;扩散改性前,要先关闭甲烷和硼源,调整反应室压力和衬底温度,在金刚石表面增加带有特定形状的掩模板;经氢等离子体处理后,在掩模板保护下,部分轻掺杂P型金刚石半导体将转变为N型半导体,该N型半导体与重掺杂P型半导体将形成选区P‐N结;所述的反应室压力为2.5‐5kPa,衬底温度为400‐600℃,氢等离子体处理改性时间为6‐12h。
2.根据权利要求1所述一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于步骤1.2所述的无掺杂本征金刚石膜的形核过程中,氢气和甲烷流量分别为100‐200标准毫升/分和5‐20标准毫升/分;反应室压力为3‐6kPa,衬底偏压为30‐80V,微波功率为700-1400W,形核时间15‐45min。
3.根据权利要求1所述一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于步骤1.3所述的无掺杂本征金刚石膜的生长过程是:将氢气和甲烷的流量分别设为100‐200标准毫升/分和2‐10标准毫升/分,反应室压力为4‐8kPa,衬底温度850‐950℃,微波功率为800-1600W,生长时间1-4h。
4.根据权利要求1所述一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于步骤2.1所述的金刚石重掺杂P型半导体的生长过程的具体工艺参数为:氢气和甲烷的流量分别设为100‐200标准毫升/分和2‐10标准毫升/分,氢气载气流量0.5‐2.5标准毫升/分,反应室压力为4‐8kPa,衬底温度850‐950℃,微波功率为800‐1600W,生长时间5min‐30min。
5.根据权利要求1所述一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于步骤2.2所述的金刚石轻掺杂P型半导体的生长过程的具体工艺参数为:氢气和甲烷的流量分别设为100‐200标准毫升/分和2‐10标准毫升/分,氢气载气流量0.02‐0.1标准毫升/分,反应室压力为4‐8kPa,衬底温度850‐950℃,微波功率为800‐1600W,生长时间0.5‐1.5h。
6.根据权利要求1所述一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于金刚石膜表面形成P‐N结时使用金刚石膜是以Si、Al2O3、GaN、SiC、Si3N4半导体材料为衬底的复合基片,或者是自支撑金刚石单晶膜或多晶膜。
7.根据权利要求1所述一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于步骤2中P型金刚石半导体中硼源的加入方式是:通过金刚石膜生长时掺入含硼气源,或者是通过离子注入硼原子的方式实现的。
8.根据权利要求1所述一种金刚石膜表面选区扩散形成P‐N结的制备方法,其特征在于氢原子扩散改性过程中所采用的微波氢等离子体处理方式可以用在氢气气氛下加热扩散方式替代。
CN201410738255.8A 2014-12-05 2014-12-05 一种金刚石膜表面选区扩散形成p‑n结的制备方法 Active CN104465341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410738255.8A CN104465341B (zh) 2014-12-05 2014-12-05 一种金刚石膜表面选区扩散形成p‑n结的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410738255.8A CN104465341B (zh) 2014-12-05 2014-12-05 一种金刚石膜表面选区扩散形成p‑n结的制备方法

Publications (2)

Publication Number Publication Date
CN104465341A CN104465341A (zh) 2015-03-25
CN104465341B true CN104465341B (zh) 2017-05-17

Family

ID=52911213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410738255.8A Active CN104465341B (zh) 2014-12-05 2014-12-05 一种金刚石膜表面选区扩散形成p‑n结的制备方法

Country Status (1)

Country Link
CN (1) CN104465341B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882366B (zh) * 2015-03-31 2017-12-05 浙江工业大学 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
US11374112B2 (en) * 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
CN112698460A (zh) * 2019-10-21 2021-04-23 湖州中芯半导体科技有限公司 一种cvd金刚石散射片
CN110596212B (zh) * 2019-10-23 2022-08-02 吉林大学 一种用于检测盐酸克伦特罗的复合结构传感器的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183529A (en) * 1990-10-29 1993-02-02 Ford Motor Company Fabrication of polycrystalline free-standing diamond films
CN102157353A (zh) * 2010-12-03 2011-08-17 北京科技大学 一种高导热集成电路用金刚石基片的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183529A (en) * 1990-10-29 1993-02-02 Ford Motor Company Fabrication of polycrystalline free-standing diamond films
CN102157353A (zh) * 2010-12-03 2011-08-17 北京科技大学 一种高导热集成电路用金刚石基片的制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
大面积金刚石膜生长过程中的缺陷和应力;汪建华 等;《武汉工程大学学报》;20120630;第38-39页 *
掺硼金刚石膜的制备及其电学性能研究;李春燕;《中国博士学位论文全文数据库》;20061015;正文第44-45页 *
金刚石材料n-type掺杂相关研究;闫翠霞;《中国优秀硕士学位论文全文数据库》;20061215;正文第13-14页,第36-37页,第51-53页 *

Also Published As

Publication number Publication date
CN104465341A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN100487885C (zh) 一种绝缘体上硅的制作方法
US6100165A (en) Method of manufacturing semiconductor article
CN104465341B (zh) 一种金刚石膜表面选区扩散形成p‑n结的制备方法
CN102610500B (zh) N型重掺杂碳化硅薄膜外延制备方法
CN108658065B (zh) 一种石墨烯掺杂制备和修复方法
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN104087909A (zh) 一种立方碳化硅薄膜的制备方法
TW201830661A (zh) 鑽石半導體系統及其方法
CN104882366A (zh) 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
CN107946180A (zh) 一种在碳化硅基片上快速生长氧化层的方法
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN103422164A (zh) 一种N型4H-SiC同质外延掺杂控制方法
CN106876443A (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
US20210090955A1 (en) Method for preparing a heterostructure
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
CN111232972B (zh) 一种高性能硼掺杂金刚石纳米线的制备方法
CN105097452B (zh) 一种具有微米、亚微米和纳米多级结构的碳化硅薄膜的制备方法
CN107369707B (zh) 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN103531463A (zh) 低表面孔隙低介电常数薄膜材料的制备方法
CN104131265A (zh) 一种控制掺杂源流量n型低掺杂碳化硅薄膜外延制备方法
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
JP3216078B2 (ja) 半導体基材及び半導体基材の製造方法
CN114381806A (zh) 二维氮化铝晶体的制备方法
CN107527949B (zh) 基于Cr掺杂4H-SiC衬底异质结自旋场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant