TW201830661A - 鑽石半導體系統及其方法 - Google Patents

鑽石半導體系統及其方法 Download PDF

Info

Publication number
TW201830661A
TW201830661A TW106141996A TW106141996A TW201830661A TW 201830661 A TW201830661 A TW 201830661A TW 106141996 A TW106141996 A TW 106141996A TW 106141996 A TW106141996 A TW 106141996A TW 201830661 A TW201830661 A TW 201830661A
Authority
TW
Taiwan
Prior art keywords
diamond
layer
semiconductor
monolithic integrated
mask
Prior art date
Application number
TW106141996A
Other languages
English (en)
Other versions
TWI672795B (zh
Inventor
克漢亞當
Original Assignee
美商阿克漢科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商阿克漢科技公司 filed Critical 美商阿克漢科技公司
Publication of TW201830661A publication Critical patent/TW201830661A/zh
Application granted granted Critical
Publication of TWI672795B publication Critical patent/TWI672795B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02085—Cleaning of diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本文揭示一種用於製造單片積體鑽石半導體之新的且經改良之系統及方法。該方法可包含以下步驟：種晶於一基板材料之表面；在該基板材料之表面上形成一鑽石層；及在該鑽石層內形成一半導體層，其中該半導體層之鑽石半導體具有n型供體原子及一鑽石晶格，其中在100 kPa及300K下該等供體原子之至少0.16%對該鑽石晶格貢獻具有大於770 cm2 /Vs之遷移率之傳導電子。

Description

鑽石半導體系統及其方法
本發明大體上係關於半導體製造方法，且更特定言之係關於一種製造鑽石半導體之方法。
鑽石擁有良好的理論半導體效能特性。然而，基於實用鑽石之半導體裝置應用仍受到限制。限制基於實用鑽石之半導體之開發之一問題係製造鑽石中之品質n型層係困難的。雖然已嘗試基於限制空位產生的缺陷之濃度來改良n型鑽石製造，但是與製造鑽石中之品質n型層相關聯之困難仍未充分解決。已知鑽石製造技術之缺點包含與形成用於單片系統級整合之高功率電路元件有關的缺點。因此，需要一種用於製造鑽石半導體之新的且經改良之系統及方法，在鑽石半導體內包含用於單片系統級整合之高功率電路元件之n型層。
本文揭示一種用於製造鑽石半導體之新的且經改良之系統及方法。根據該方法之一態樣，揭示一種製造單片積體鑽石半導體之方法，該方法可包含以下步驟：種晶於一基板材料之表面；在該基板材料之表面上形成一鑽石層；及在該鑽石層內形成一半導體層，其中該半導體層之鑽石半導體具有n型供體原子及一鑽石晶格，其中該等供體原子之至少0.16%在100 kPa及300K下對該鑽石晶格貢獻具有大於770 cm2 /Vs之遷移率之傳導電子。 一般技術者在檢視下列圖式及實施方式之後將明白本文揭示之用於製造鑽石半導體之系統及方法之其他系統、方法、態樣、特徵、實施例及優點。期望所有此等額外系統、方法、態樣、特徵、實施例及優點皆包含於此描述內且皆在隨附申請專利範圍之範疇內。
相關申請案之交互參考 本申請案主張2012年1月6日申請之美國臨時申請案第61/583841號之權利。 參考且併有該等圖式之下列實施方式描述且圖解說明一或多個特定實施例。足夠詳細地展示並描述經提供並非限制而僅例證及教示之此等實施例以使熟習此項技術者能夠實踐所主張的事物。因此，為簡潔起見，該描述可省略熟習此項技術者所知的某些資訊。 圖1展示用於在鑽石材料內製造若干層之方法100之一第一實施例之一方塊圖。方法100可包含選擇具有一鑽石晶格結構之一鑽石材料之一第一步驟102。該鑽石材料係純質鑽石。純質鑽石係尚未有意摻雜之鑽石。摻雜可引入雜質以對鑽石材料賦予電特性，該等電特性諸如(但不限於)n型特性及p型特性。該鑽石材料可為一單晶或多晶鑽石。 圖2A係一純質鑽石薄膜晶圓200之一模型之一透視圖。雖然不限於任何特定鑽石材料，但是在一實施例中，方法100之鑽石材料係該純質鑽石薄膜晶圓200。該純質鑽石薄膜晶圓200可包含一鑽石層202、二氧化矽層(SiO2 )204及一矽晶圓層206。鑽石層202可為(但不限於)超奈米晶鑽石。該純質鑽石薄膜晶圓200之直徑可為100 mm。該鑽石層202可為具有近似200 nm至300 nm之一晶粒大小之一1 μm多晶鑽石。該二氧化矽層(SiO2 )204可為近似1 μm。該矽晶圓層206可為近似500 μm Si，諸如購自Advanced Diamond Technologies, Inc之Aqua 100。方法100之第一步驟102可包含選擇多種鑽石基底材料，諸如(但不限於)純質鑽石薄膜晶圓200之例示性鑽石層202。 圖2B係一純質鑽石晶格結構210之一模型，諸如(但不限於)鑽石層202之一純質鑽石晶格結構。該純質鑽石晶格結構210可包含複數個碳原子212。該純質鑽石晶格結構210為熟習此項技術者所知。在該模型中，該純質鑽石晶格結構210被展示為無缺陷且所示之全部原子係碳原子212。 方法100之第二步驟104可包含將最少量的受體摻雜劑原子引入至鑽石晶格以產生離子軌道。產生離子軌道可包含產生非臨界空位濃度(例如單晶總體積小於1022 /cm3 )及減小該鑽石層202之抗壓能力。例如，第二步驟104可包含在近似凱式(K)293度至凱式298度下使用離子植入以一低濃度引入受體摻雜劑原子。該等受體摻雜劑原子可為p型受體摻雜劑原子。該p型摻雜劑可為(但不限於)硼、氫及鋰。最少量的受體摻雜劑原子可為使得碳懸鍵將與該等受體摻雜劑原子相互作用，但並未在該鑽石晶格中形成一受體能階。 第二步驟104之最少量的受體摻雜劑原子可為例如(但不限於)近似1×1010 /cm3 之硼。在其他實施例中，第二步驟104之最少量的受體摻雜劑原子可為例如(但不限於)近似5×1010 /cm3 之硼及1×108 /cm3 至5×1010 /cm3 之一範圍。可在室溫下藉由硼共摻雜完成第二步驟104的原因在於所產生的空位可移動，但是硼可採用間隙定位。除某種取代定位以外，該第二步驟104亦可為後續摻雜劑產生移動空位。 第二步驟104之離子軌道可被視為用於引入較大取代摻雜劑原子(參見下文第三步驟106)之一彈道路徑。第二步驟104亦可藉由積極促進受體摻雜劑原子之間隙定位及變更鑽石晶格之局部形成能量動態來消除該鑽石晶格中之碳懸鍵(相對於取代摻雜劑原子(參見下文步驟106))之斥力。 方法100之第三步驟106可包含透過離子軌道將取代摻雜劑原子引入至鑽石晶格。例如，第三步驟106可包含針對小於500 keV的能量植入較佳在近似凱式78度或低於近似凱式78度下使用離子植入來引入較大取代摻雜劑原子。低於凱式78度之植入可容許凍結鑽石晶格中之空位及間隙，同時最大化取代摻雜劑原子之取代植入。較大取代摻雜劑可為例如(但不限於)磷、氮、硫及氧。 對於所要離子能量較高的植入，由於可發生局部自退火，故結合MeV能量植入使用周圍溫度可為有益。在所要離子能量較高之情況下，一傳入離子採用取代定位之概率可較高。 可以遠高於受體摻雜劑原子之一濃度引入較大取代摻雜劑原子。較高濃度之較大取代摻雜劑原子可為(但不限於)近似9.9×1017 /cm3 之磷及8×1017 /cm3 至2×1018 /cm3 之一範圍。 在第三步驟106中，彈道路徑之存在及作用在取代摻雜劑原子上之負斥力之最小化促進該等取代摻雜劑原子以最小額外晶格變形進入至鑽石晶格中。在近似凱式78度或低於凱式78度下離子植入取代摻雜劑原子提供取代定位優於間隙定位之雜質定位，且亦用以最小化鑽石晶格變形，因為每一碰撞離子產生較少空位。 在一實施例中，可在140 keV下以6度偏移執行步驟106之離子植入以最小化通道效應。植入離子束能量可為使得劑量在表面下方近似25 nm之一作用植入區域中重疊使得石墨晶格鬆弛相當不利。可以下列條件對Varian離子植入系統執行摻雜：磷質量31經單獨離子化之摻雜劑(即，31P+)；0.8 μA之一離子束電流；140 keV之一離子束能量；9.4×1011 /cm2 之一離子束劑量；6度之一入射角；及近似凱式78度或低於凱式78度之一溫度。 方法100之第四步驟108可包含使鑽石晶格經受快速熱退火。可在攝氏1000度下完成該快速熱退火。快速熱退火可還原可能已在第二步驟104及第三步驟106期間損壞之鑽石晶格之部分且可電活化可能尚未經取代定位之剩餘摻雜劑原子。較高溫度、較短持續時間可比低溫、較長持續時間退火更有利，因為在超過600度之溫度下在長退火時間期間損壞恢復機制可轉變。 圖3A係諸如可藉由使純質鑽石薄膜晶圓200經受方法100而製造之一摻雜鑽石薄膜晶圓300之一模型之一透視圖。該摻雜鑽石薄膜晶圓300可包含一摻雜鑽石層302、二氧化矽層(SiO2 )204及矽晶圓層206。 圖3B係諸如可為使鑽石層202經受方法100之結果之一摻雜鑽石晶格結構304之一模型。該摻雜鑽石晶格結構304可包含複數個碳原子314、複數個磷原子306及複數個空位308以及一個硼原子312。 該方法100容許製造一半導體系統，該半導體系統包含一鑽石材料，諸如(但不限於)具有n型供體原子(諸如(但不限於)該複數個磷原子306)及一鑽石晶格(諸如(但不限於)該摻雜鑽石晶格結構304)之摻雜鑽石薄膜晶圓300，其中例如藉由近似0.25 eV之淺離子化能量，該等供體原子之0.16%在100 kPa及300K下對該鑽石晶格貢獻具有大於770 cm2 /Vs之遷移率之傳導電子。 圖4展示用於在鑽石材料內製造若干層之方法400之一第二實施例之一方塊圖。方法400之第一步驟可與方法100之第一步驟102相同，其包含選擇具有一鑽石晶格結構之一鑽石材料。 方法400之第二步驟402可包含清洗該鑽石材料以移除表面污染物。例如，第二步驟402可包含清洗純質鑽石薄膜晶圓200(參見圖2)。該清洗可為一強清洗，例如(但不限於)熟習此項技術者所知之一標準擴散清洗。此一擴散清洗之一實例包含：施加4:1的H2 SO4 /H2 O2 溶液達10分鐘；施加H2 O2 溶液達2.5分鐘；施加5:1:1的H2 O/H2 O2 /HCL溶液達10分鐘；施加H2 O2 溶液達2.5分鐘；及加熱旋轉乾燥達5分鐘。 方法400之第三步驟404可包含使該鑽石材料在鑽石晶格之一第一部分上方經受一預離子軌道遮罩沈積。預離子軌道遮罩在離子植入期間可保護該鑽石材料之一第一部分。預離子軌道遮罩沈積可為鋁預植入遮罩沈積。可利用Gryphon金屬濺鍍系統使用純度為99.99999%(6N)之鋁在7.5 kW之功率、2.5×10-3 Torr之壓力下以21秒鐘至24秒鐘之一沈積時間執行該預離子軌道遮罩沈積至30 nm之一厚度。 方法400之第四步驟可與方法100之第二步驟104相同，其包含將最少量的受體摻雜劑原子引入至該鑽石晶格以產生離子軌道。 方法400之第五步驟與方法100之第三步驟106相同，其包含透過該等離子軌道將取代摻雜劑原子引入至該鑽石晶格。 方法400之第六步驟406可包含遮罩蝕刻、清洗及退火該鑽石晶格。該遮罩蝕刻可為鋁遮罩蝕刻。該遮罩蝕刻可為使用鋁蝕刻劑(例如Cyantek AL-11鋁蝕刻劑混合物或具有以下各者之組合物之一蝕刻劑：72%磷酸；3%乙酸；3%硝酸；12%水；及10%表面活性劑)以每分鐘1 μm之一速率之一濕式蝕刻。在直觀地移除鋁(其可花費近似30秒鐘)之後，晶圓可插入(run)去離子水下方達60秒鐘且經由加壓氣槍乾燥。 在其他實施例中，第六步驟406之遮罩蝕刻可為針對25 nm之總蝕刻厚度使用反應性離子蝕刻(Ar(35 SCCM)/O2 (10 SCCM))在50 mTorr之壓力下以VBIAS 576 V、250 W功率之一毯覆式蝕刻。Ar/O2 蝕刻可具有蝕刻及拋光/終止鑽石材料表面之雙重功能。按最終應用要求(即，MOSFET、二極體、LED等等)，除初始蝕刻以外，隨後亦實施相同的程序配方以形成裝置架構並界定鑽石之不同作用區域及非作用區域。可經由標準電子束蒸鍍形成蝕刻遮罩層，例如一200 nm厚的鋁沈積。可在Oxford系統100 Plasmalab設備(Oxford深反應性離子蝕刻機)上執行蝕刻。蝕刻條件可為：RIE功率：200 W；ICP功率：2000 W；壓力：9 mTorr；O2 流量：50 sccm；Ar流量：1 sccm。鑽石層之蝕刻速率可為155 nm/min且鋁遮罩層之蝕刻速率為34 nm/min。 第六步驟406之清洗可類似於第二步驟402中描述之擴散清洗。第六步驟406之退火可為在近似攝氏1000度至攝氏1150度下在流動N2 下快速熱退火達近似5分鐘及/或該快速熱退火可使用在表1中所示之設定下操作之一Agilent RTA模型AG4108執行。 表1 方法400之第六步驟406可包含使鑽石材料在鑽石晶格之一部分上方經受一預取代遮罩沈積。該預取代遮罩沈積可為鋁預植入遮罩沈積。可利用Gryphon金屬濺鍍系統使用純度為99.99999%(6N)之鋁在7.5 kW之功率、2.5×10-3 Torr之壓力下以21秒鐘至24秒鐘之一沈積時間執行該預取代遮罩沈積至30 nm之一厚度。 對於一些應用，有差別地摻雜相同鑽石晶圓之不同部分以(例如)產生p型區域及n型區域可係有益的。在實施例中，產生包含P-N接面及P-i-N接面之各種半導體裝置。 圖5A及圖5B展示用於在鑽石材料內製造若干層之方法500之一第三實施例之一方塊圖。方法500提供在用於一P+ -i-N二極體之鑽石半導體內製造n型層之一程序。方法500之第一步驟可與方法100之第一步驟102相同，其包含選擇具有一鑽石晶格結構之一鑽石材料。 圖6展示可根據方法500製造之一P+ -i-N二極體600之一例示性模型之一俯視圖。P+ -i-N二極體600可包含一p+ 型半導體區域608與一n型半導體區域606之間之一輕微摻雜半導體區域(i)(例如參見圖8，804)。使用SRIM(Stopping and Range of Ions in Matter(佈植範圍))模型化之方法500提供用於製造接近理論預測之P+ -i-N二極體之一路徑。在一實施例中，該P+ -i-N二極體600可包含介於近似150 nm之一深度之一p型半導體(例如，參見圖8，806)、近似100 nm之一深度之p+ 型半導體區域608與近似100 nm之一深度之n型半導體區域606之間之近似10 nm之一深度之輕微摻雜半導體區域(i)804。圖6亦展示用於連接至該p+ 型半導體區域608之一金屬接觸件/接合襯墊604。 方法500之第二步驟可與方法400之第二步驟402相同，包含清洗鑽石材料以移除表面污染物。 方法500之第三步驟502可包含使鑽石材料在鑽石晶格之一非P+ 部分上方經受一預P+ 遮罩沈積。該預P+ 遮罩沈積在P+ 離子植入期間可保護鑽石材料之一非P+ 部分。該預P+ 遮罩沈積可為鋁預植入遮罩沈積。可利用Gryphon金屬濺鍍系統使用純度為99.99999%(6N)之鋁在7.5 kW之功率、2.5×10-3 Torr之壓力下以21秒鐘至24秒鐘之一沈積時間執行該預離子軌道遮罩沈積至30 nm之一厚度。 方法500之第四步驟504可包含鑽石材料之一P+ 層植入。可以下列條件執行該P+ 層植入以產生100 nm之一P+ 層：11B+ 之一摻雜劑；0.4 μA之一離子束電流；55 keV之一離子束能量；1×1020 個原子/cm2 之一離子束劑量；6度之一入射角；及近似凱式78度或低於近似凱式78度。 方法500之第五步驟可與方法400之第六步驟406相同，包含遮罩蝕刻、清洗及退火鑽石材料。 方法500之第六步驟506可包含使鑽石材料在鑽石晶格之一非P部分上方經受一預P遮罩沈積。該預P遮罩沈積在P離子植入期間可保護鑽石材料之一非P部分。該預P遮罩沈積可為鋁預植入遮罩沈積。可利用Gryphon金屬濺鍍系統使用純度為99.99999%(6N)之鋁在7.5 kW之功率、2.5×10-3 Torr之壓力下以21秒鐘至24秒鐘之一沈積時間執行該預P遮罩沈積至30 nm之一厚度。 方法500之第七步驟508可包含鑽石材料之一P層植入。可以下列條件執行該P層植入以產生150 nm之一P層：11B+ 之一摻雜劑；0.4 μA之一離子束電流；55 keV之一離子束能量；3×1017 個原子/cm2 之一離子束劑量；6度之一入射角；及近似凱式78度或低於近似凱式78度。 方法500之第八步驟可與方法400之第六步驟406相同，包含遮罩蝕刻、清洗及退火鑽石材料。 方法500之第九步驟可與方法400之第三步驟404相同，包含使鑽石材料在鑽石晶格之一第一部分上方經受一預離子軌道遮罩沈積。 方法500之第十步驟可與方法100之第二步驟104相同，其包含將最少量的受體摻雜劑原子引入至鑽石晶格以產生離子軌道。 方法500之第十一步驟可與方法100之第三步驟106相同，其包含透過離子軌道將取代摻雜劑原子引入至鑽石晶格。 方法500之第十二步驟可與方法400之第六步驟406相同，包含遮罩蝕刻、清洗及退火鑽石材料。 方法500之第十三步驟510可包含一毯覆式蝕刻。該第十三步驟510可包含其中蝕除鑽石層202之近似25 nm的表面層以移除任何表面石墨化之一毯覆式蝕刻。 方法500之第十四步驟512可包含一光微影/台面蝕刻以獲得諸如圖6中所示之一鑽石堆疊結構。該第十四步驟512可包含在台面蝕刻之前之一擴散清洗及光微影。 方法500之第十五步驟514可包含產生用於該堆疊之頂部之一接觸件。可藉由透過一陰影遮罩將具有5N純度之ITO蒸鍍於該堆疊上至200 nm之一厚度且接著執行剝離而達成該堆疊之頂部之接觸件。 方法500之第十六步驟516可包含退火。步驟516之退火可為在攝氏420度下在Ar環境中烘箱退火直至獲得ITO透明度，此需近似2.5小時。 方法500之第十七步驟518可包含產生歐姆接觸件。該等歐姆接觸件可包含P+ 層(例如金屬接觸件/接合襯墊604)及n層之接觸件。因為使用小的接觸區域打線接合可為困難，所以可透過使用光微影之一陰影遮罩蒸鍍Ti及Au層。Ti亦可用作ITO與Au層之間之一擴散障壁。可針對P+ 層產生30 nm之一接觸層厚度。可針對N層產生200 nm之一接觸層厚度。在一實施例中，可移除鑽石罩蓋層以曝露最新形成的n型層以形成供裝置使用之一電接觸件。該步驟可包含：在蝕刻時拋光鑽石層，因此最小化表面粗糙度；及電終止鑽石表面(氧)(半導體裝置製造中之一步驟)。在一些實施例中，存在在鑽石上形成金屬接觸件之一進一步步驟使得鑽石可用作一電子裝置之一組件部分。方法500之第十七步驟518可包含一金屬爐退火。可在攝氏420度下執行該金屬爐退火達2小時。 方法500之第十八步驟520可包含晶圓表面終止。方法500之第十九步驟522可包含晶圓表面切割。方法500之第二十步驟524可包含封裝。在該第二十步驟524中，鑽石材料之部分可經切割、安裝、打線接合及囊封在透明聚矽氧密封劑中以產生6接針表面安裝裝置封裝。 圖7展示可根據圖5A及圖5B之方法製造之一例示性六接針表面安裝裝置封裝700之一模型之一透視圖。 本文揭示之方法可容許產生數個電鑽石接面以供應傳統上藉由矽半導體供應之功能。雖然本申請案在雙極性二極體之背景內容下論述若干實例，但是熟習此項技術者將認知本技術描述可用於電氣裝置之多個變動及該等變動之一體形成組合(包含FET及其他開關(數位開關及類比開關)及發光體)中之新穎真實n型鑽石材料及新穎p型鑽石材料，且不限於本文所示之特定實施方案。各種較佳實施例不必彼此分離且可經組合。 圖8展示一P+ -i-N二極體測試條件設定802之一示意圖。可根據該P+ -i-N二極體測試條件設定802測試一P+ -i-N二極體，諸如根據方法500製造之一P+ -i-N二極體600。 圖9展示用於蝕刻鑽石材料之一方法900之一實施例之一方塊圖。鑽石層202中之雜質可影響蝕刻之均勻性、速率及化學反應性。感應耦合電漿RIE(ICP-RIE)可容許使用為半導體裝置及曝露蝕刻區域之電子隔離所需之微影圖案化來拋光鑽石表面。ICP-RIE可導致減小之程序時間且減小半導體生產線之複雜度。 方法900之第一步驟可與方法100之第一步驟102相同，其包含選擇具有一鑽石晶格結構之一鑽石材料。方法900之第二步驟可與方法400之第二步驟402相同，其包含清洗鑽石材料以移除表面污染物。 方法900之第三步驟902可包含遮罩沈積。該遮罩沈積可包含施加由光阻劑或金屬元素(諸如(但不限於)鋁)組成之一圖案化或均勻沈積遮罩。鋁可提供所要性質，因為鑽石材料之蝕刻活性可等於或優於鋁層蝕刻活性之5.8倍。 方法900之第四步驟904可包含遮罩蝕刻。可在數個系統(諸如(但不限於)Oxford系統)上執行蝕刻。可使用Oxford系統100 Plasmalab設備(Oxford深反應性離子蝕刻機)執行蝕刻。蝕刻條件可為：RIE功率：200 W；ICP功率：2000 W；壓力：9 mTorr；O2 流量：50 sccm；Ar流量：1 sccm。蝕刻速率可為620 nm/min。 在其他實施例中，例如可用於移除諸如碳懸鍵之鑽石表面石墨化之實施例，蝕刻條件可為：RIE功率：150 W及ICP功率：250 W；蝕刻速率為近似60 nm/min。可藉由透過光學顯微照片進行表面特徵之視覺特徵化來確認蝕刻之持續時間。在一些實施例中，奈米晶及微晶膜之蝕刻持續時間可為20秒鐘。 圖10展示用於形成鑽石材料之歐姆接觸件之一方法1000之一實施例之一方塊圖。方法1000之第一步驟可與方法100之第一步驟102相同，其包含選擇具有一鑽石晶格結構之一鑽石材料。在一些實施例中，可在一金屬基板(諸如(但不限於)鎢)上形成鑽石材料。在一些實施例中，步驟102之鑽石材料可包含一鑽石能帶隙。方法1000之第二步驟可與方法400之第二步驟402相同，其包含清洗鑽石材料以移除表面污染物。 方法1000之第三步驟1002可包含終止鑽石表面。終止鑽石表面可包含透過諸如(但不限於)氫終止及氧終止之方法電隔離該鑽石表面以釘紮表面狀態。 方法1000之第四步驟1004可包含在該鑽石表面上產生一圖案。在該鑽石表面上產生一圖案可包含諸如(但不限於)光阻劑及其他遮罩技術之微影技術。 方法1000之第五步驟1006可包含執行蒸鍍技術。蒸鍍技術可包含藉由在該鑽石表面上蒸鍍接觸件金屬形成電路元件組態。 所選擇的接觸件金屬可基於相對能帶隙定位或功函數要求。可基於金屬在接觸件之前的相對Fermi定位與該鑽石表面之一比較及諸如歐姆接觸件或肖特基接觸件之所提出的接觸件之能帶結構選擇金屬以最大化所要裝置之操作。在一些實施例中，該金屬可包含金、銀、鋁、鈀、銅、鎢及多晶矽。在一些實施例中，該金屬可為一透明金屬，諸如(但不限於)銦錫氧化物及氟錫氧化物。在與單一金屬金形成合金之透明金屬之情況中，可在金層之前沈積鈦層，其中鈦可用作一擴散障壁。 在諸如需要較大接合強度(諸如打線接合)之一些實施例中，執行蒸鍍技術可包含在鑽石表面與另一接觸件金屬(諸如(但不限於)鈦、矽及錫)之間施加一金屬碳化物界面金屬。 方法1000之第六步驟1008可包含執行剝離技術。剝離技術可包含剝除遮罩材料之鑽石表面。 方法1000之第七步驟1010可包含退火。步驟1010之退火可為在攝氏350度下在流動氮氣下每300 nm厚度烘箱退火達大於45分鐘。 圖11展示用於形成鑽石材料之肖特基型接觸件之一方法1100之一實施例之一方塊圖。方法1100之第一步驟可與方法100之第一步驟102相同，其包含選擇具有一鑽石晶格結構之一鑽石材料。方法1100之第二步驟可與方法400之第二步驟402相同，其包含清洗鑽石材料以移除表面污染物。方法1100之第三步驟可與方法1000之第三步驟1002相同，其包含終止鑽石表面。 方法1100之第四步驟1102可包含遮罩該鑽石表面。遮罩該鑽石表面可包含將一陰影遮罩放置於該鑽石表面上。在一些實施例中，可以與方法1000之第四步驟1004相同之方式完成遮罩該鑽石表面。 方法1100之第五步驟1104可包含在該鑽石表面上進行金屬之一氣相沈積。可使用熟習此項技術者所知之一濺鍍工具執行該第五步驟。 用於形成鑽石表面之接觸件之方法之額外實施例可包含在施加金屬接觸件之前變質性(degeneratively)地摻雜鑽石材料，其中最小化能帶隙。此等替代實施例可提供改良之熱轉移及電子轉移特性。進一步實施例可包含提供一介電材料界面層以限制電流。 本文描述之系統及製造方法提供數個新的且有用之技術，包含新穎n型及新穎p型鑽石半導體材料及裝置以及用於製造新穎n型及新穎p型鑽石半導體材料及裝置之方法。 新穎製造方法包含(但不限於)用於產生、蝕刻及金屬化(肖特基及歐姆)真實品質n型鑽石材料之方法；由基於鑽石之功率元件產生積體電路(IC)及裝置驅動器之方法。 新穎的裝置包含(但不限於)：n型鑽石半導體，其等至少部分在室溫下活化-即，裝置材料具有足夠載子濃度以活化並參與傳導；具有高電子遷移率之n型鑽石；具有高載子遷移率及高載子濃度-無需高溫(高於室溫)或存在高電場之n型鑽石；在室溫/環境溫度下具有超過1,000 cm2 /Vs之一估計電子遷移率及近似1×1016 個電子/cm3 之一載子濃度之一n型鑽石半導體；一雙極性鑽石半導體裝置；在一單一鑽石晶圓上具有p型及n型區域之裝置；鑽石二極體裝置；載送高電流而無需高溫或存在一強電場之雙極性鑽石半導體裝置；當在室溫下且存在.28 V電場時可載送1毫安培電流之雙極性鑽石半導體裝置；多晶鑽石上之一n型鑽石材料；一低成本薄膜多晶鑽石上覆矽載體；其他載體類型上之鑽石半導體(例如，熔凝矽石、石英、藍寶石、氧化矽或其他氧化物等等)；一鑽石功率射頻(RF)衰減器、一多晶鑽石功率RF衰減器晶片、一多晶鑽石功率RF衰減器裝置；一鑽石發光二極體或/雷射二極體(LED)；在相同晶片上具有高功率元件(例如，LED)之基於單片整合鑽石之邏輯驅動器；在存在氧之情況下穩定之n型鑽石材料(即，若表面上存在的氧之量不可忽略(諸如當晶圓露天時)，則繼續n型半導體之導電率及效能)。 在一些實施例中，使用具有小於一微米大小晶粒且具有大小為小於900 nm之數量級之摻雜薄膜層之多晶鑽石建構此n型及新穎p型鑽石半導體材料。可在具有幾乎原子突變(atomic abrupt)之鑽石晶界之鑽石膜上使用用於形成該鑽石材料之技術，使得可維持電效能之均勻性同時實現由該材料形成薄膜特徵之能力。 本發明之另一態樣係產生附接至包含n型材料之鑽石半導體材料之金屬接觸件之能力。該等金屬接觸件附接至該鑽石材料且繼續具有良好/歐姆導電率(例如，顯示高線性度)。如由所要應用保證，金屬接觸件可指代任一金屬或兩種金屬(例如，Au、Ag、Al、Ti、Pd、Pt等等)或透明金屬(例如，銦錫氧化物、氟錫氧化物等等)。 圖12展示用於由鑽石半導體材料形成單片積體電路之一方法1200之一實施例之一方塊圖。該方法1200可包含選擇一基板材料之一第一步驟1202。方法1200之基板材料可包含(但不限於)氧化矽材料、SiO2 、熔凝矽石、石英、藍寶石、氮化鎵(GaN)、砷化鎵(GaAs)及耐火金屬。此外，該等基板材料可包含容許與諸如SiC、石墨烯、碳奈米管(CNT)以及單晶、多晶鑽石材料之其他材料及所提及材料與熟習此項技術者所知之其他材料之組合整合之碳碳鍵結。第一步驟1202可形成(例如)一基板材料層1306(參見圖13)。 該方法1200可包含種晶於該基板材料之一表面之一第二步驟1204。可用一奈米晶鑽石溶液混合物種晶於該基板材料。在一實施例中，基板之表面可經超音波粗糙化以促進生長鑽石材料之一均勻且強黏著性。第二步驟1204之基板材料表面之種晶於可有助於(例如且部分)形成一層邊界1308(參見圖13)。 該方法1200可包含在該基板材料之表面上形成一鑽石層之一第三步驟1206。可藉由利用諸如(但不限於)熱絲及微波電漿之化學氣相沈積(CVD)技術沈積鑽石材料來形成該鑽石層。在一實施例中，在低生長溫度(即，小於攝氏450度)下利用微波電漿化學氣相沈積(MPCVD)，使得可獲得高品質結晶度同時維持與經處理之基板材料之整合，其中該等基板材料可對溫度高度敏感。第三步驟1206可形成(例如)一純質鑽石層1304(參見圖13)。 該方法1200可包含形成半導體鑽石層之一第四步驟1208。該第四步驟1208可包含諸如關於方法100及400描述之該等步驟之製造步驟。第四步驟1208可形成(例如)一摻雜鑽石層1302(參見圖13)。 該方法1200可包含形成半導體裝置之一第五步驟1210。該等半導體裝置可包含(但不限於)二極體、電晶體、電阻器等等。該第五步驟1210可包含諸如關於方法500描述之該等步驟之製造步驟。 圖13係諸如可藉由根據用於由鑽石半導體材料形成單片積體電路之方法1200製造之一摻雜鑽石薄膜晶圓1300之一模型之一透視圖。該摻雜鑽石薄膜晶圓1300可包含摻雜鑽石層1302、純質鑽石層1304及基板材料層1306。亦展示層邊界1308及一層邊界1310。 根據該方法1200製造之一摻雜鑽石薄膜晶圓(諸如摻雜鑽石薄膜晶圓1300)可提供有益的導熱率性質及晶體品質。例如，拉曼(Raman)光譜資料展示：在1332 cm-1 之此一鑽石訊符峰值可實質上增加，而在近似1575 cm-1 之G頻帶附近石墨條件可降低。此等有利特徵可允許新的應用能力(諸如經處矽邏輯晶片上之被動鑽石層)，其中高功率加熱元件可與諸如純質鑽石層1304之一散熱鑽石材料層單片整合。 圖14展示一P+ -i-N二極體裝置1400之一示意圖。可部分根據方法1200製造諸如P+ -i-N二極體裝置1400之一P+ -i-N二極體裝置。P+ -i-N二極體裝置1400可包含一p+ 型半導體區域1408與一n型半導體區域1402之間之一輕微摻雜半導體區域(i)1404。圖14亦展示一p型半導體1406及用於連接至該p+ 型半導體區域1408之一金屬接觸件/接合襯墊1412。該P+ -i-N二極體裝置1400組件可形成於一基板1410基底上。 諸如P+ -i-N二極體裝置1400之裝置可用於諸如(但不限於)電流控制電阻器應用(諸如功率衰減及信號衰減)以及其中可使用鑽石材料以形成UV LED元件之光電應用(諸如感測器及LED)之裝置中。在此等LED裝置中，在一典型的LED電壓操作範圍內，可獲得有益於具有所要發光效率之裝置效能需求之足夠電流密度及電流位準。此外，諸如P+ -i-N二極體裝置1400之裝置可用以形成一體地形成於藍寶石基板上之裝置驅動器元件，其中藍寶石可形成為LED元件，藉此容許LED與驅動器一體地形成於晶片上而有益於較高溫度操作環境。 圖15展示用於由鑽石半導體材料形成單片積體電路裝置之一方法1500之一實施例之一方塊圖。亦可部分採用關於方法1500提供之步驟以製造諸如P+ -i-N二極體裝置1400之裝置。該方法1500可包含在一鑽石層(例如，可在方法1200之步驟1208之後形成之鑽石層)上沈積一鋁預植入遮罩之一第一步驟1502。 該方法1500可包含執行一植入之一第二步驟1504。該方法1500可包含遮罩蝕刻及退火之一第三步驟1506，該步驟可修復結晶損壞且活化例如摻雜鑽石層1302之半導體層。方法1500之蝕刻例如可藉由關於方法900描述之步驟。該方法1500可包含沈積一鋁預植入遮罩之一第四步驟1508。該方法1500可包含執行一植入之一第五步驟1510。該方法1500可包含遮罩蝕刻及退火之一第六步驟1512，該步驟可再次修復結晶損壞。該方法1500可包含沈積一鋁預植入遮罩之一第七步驟1514。該方法1500可包含執行一植入之一第八步驟1516。該方法1500可包含遮罩蝕刻及退火之一第九步驟1518，該步驟可再次修復結晶損壞。該方法1500可包含其中可透過微影及進一步蝕刻進一步界定所要裝置之一第十步驟1520。該方法1500可包含其中可藉由(例如)關於方法1000及1100描述之步驟產生接觸件之一第十二步驟1522。 圖16展示可部分藉由本文揭示之方法形成之一NAND邏輯閘1600之一示意圖。在NAND邏輯閘中，可將信號1602及1604輸入至CMOS閘元件1606中以在1608處產生一邏輯輸出。在NAND邏輯閘1600中，可經由單片形成之鑽石元件動態地控制電壓及/或電流。例如，可經由低溫沈積在經處理之矽裝置元件上而形成薄半導體鑽石材料，其中鑽石半導體元件可整合於被動及主動電路元件中。 圖17展示用於由鑽石半導體材料形成一電晶體元件(例如電晶體元件1800(參見圖18))之一方法1700之一實施例之一方塊圖。方法1700之第一步驟可與方法1200之第一步驟1202相同，其包含選擇一基板材料，例如基板材料1306。方法1700之第二步驟可與方法1200之第三步驟1206相同，其包含在基板材料上形成一鑽石層，例如純質鑽石層1304。該方法1700可包含施加酸清洗及一植入遮罩之一第三步驟1702。第三步驟1702可包含施加此項技術中已知的清洗劑(諸如Pirahna)，使得可實質上移除懸鍵且使得獲得晶體光滑度。 方法1700之第四步驟可與方法1200之第四步驟1208相同，其包含在鑽石材料內製造若干層。該方法1700可包含蝕刻鑽石表面以再次移除懸鍵並改良晶體光滑度之一第五步驟1704。該方法1700可包含例如透過進一步蝕刻形成一通道、一源極、一汲極及一閘極區域之一第六步驟1706。在一些實施例中，該通道可包含(例如)可提供增大之電子遷移率及改良之電子特性之石墨烯及CNT。該方法1700可包含形成用於該源極及該汲極之接觸件之一第七步驟1708。該方法1700可包含形成一閘極介電區域之一第八步驟1710。介電材料可包含氧化鋁及多晶矽材料。該方法1700可包含形成一閘極金屬接觸件(例如鋁閘極接觸件)之一第九步驟1712。除如所述之電晶體以外，亦可使用方法1700中描述之步驟以形成諸如微波裝置、邏輯裝置及功率調節裝置之裝置，其等全部可使用鑽石半導體材料一體地形成。 圖18係可根據圖17之方法製造之一電晶體1800之一模型。可部分根據方法1700製造諸如電晶體1800之一電晶體。電晶體1800可包含一純質鑽石及基板層1802、一通道層1804、一源極1806、一汲極1808、一源極接觸件1810及汲極接觸件1812、一閘極介電質1814及一閘極接觸件1816。 字詞「例示性」在本文中係意謂「用作為一實例、例項或圖解」。本文描述為「例示性」之任何實施例或變體未必理解為比其他實施例或變體較佳或有利。此描述中描述之全部實施例及變體皆係經提供以使熟習此項技術者能夠製造且使用本發明之例示性實施例及變體，且未必限制賦予隨附申請專利範圍之法律保護範疇。 所揭示實施例之上文描述經提供以使熟習此項技術者能夠製造或使用由隨附申請專利範圍所定義者。下列申請專利範圍並不旨在限於該等所揭示之實施例。一般技術者在檢視此等教示之後將容易想到其他實施例及修改。因此，當結合上文說明書及隨附圖式檢視時，下列申請專利範圍旨在涵蓋全部此等實施例及修改。
200‧‧‧純質鑽石薄膜晶圓
202‧‧‧鑽石層
204‧‧‧二氧化矽層(SiO2)
206‧‧‧矽晶圓層
210‧‧‧純質鑽石晶格結構
212‧‧‧碳原子
300‧‧‧摻雜鑽石薄膜晶圓
302‧‧‧摻雜鑽石層
304‧‧‧摻雜鑽石晶格結構
306‧‧‧磷原子
308‧‧‧空位
312‧‧‧硼原子
314‧‧‧碳原子
600‧‧‧P+-i-N二極體
604‧‧‧金屬接觸件/接合襯墊
606‧‧‧n型半導體區域
608‧‧‧p+型半導體區域
700‧‧‧六接針表面安裝裝置封裝
802‧‧‧P+-i-N二極體測試條件設定
804‧‧‧輕微摻雜半導體區域
806‧‧‧p型半導體
1300‧‧‧摻雜鑽石薄膜晶圓
1302‧‧‧摻雜鑽石層
1304‧‧‧純質鑽石層
1306‧‧‧基板材料層/基板材料
1308‧‧‧層邊界
1310‧‧‧層邊界
1400‧‧‧P+-i-N二極體裝置
1402‧‧‧n型半導體區域
1404‧‧‧輕微摻雜半導體區域
1406‧‧‧p型半導體
1408‧‧‧p+型半導體區域
1410‧‧‧基板
1412‧‧‧金屬接觸件/接合襯墊
1600‧‧‧NAND邏輯閘
1602‧‧‧信號
1604‧‧‧信號
1606‧‧‧CMOS閘元件
1608‧‧‧邏輯輸出
1800‧‧‧電晶體元件/電晶體
1802‧‧‧純質鑽石及基板層
1804‧‧‧通道層
1806‧‧‧源極
1808‧‧‧汲極
1810‧‧‧源極接觸件
1812‧‧‧汲極接觸件
1814‧‧‧閘極介電質
1816‧‧‧閘極接觸件
應瞭解，該等圖式僅僅係為圖解之目的。此外，該等圖中之組件無須按比例繪製，而係強調圖解說明本文揭示之系統之原理。在該等圖中，相同的參考數字指定貫穿不同視圖之對應部分。 圖1係用於製造鑽石半導體之方法之一第一實施例之一方塊圖。 圖2A係其上可實踐圖1之方法之一純質鑽石薄膜晶圓之一先前技術模型之一透視圖。 圖2B係圖2A之鑽石之一純質鑽石晶格結構之一先前技術模型。 圖3A係諸如可藉由於圖2之純質鑽石薄膜晶圓上實踐圖1之方法而製造之一摻雜鑽石薄膜晶圓之一例示性模型之一透視圖。 圖3B係圖3A之摻雜鑽石薄膜晶圓之一摻雜鑽石晶格結構之一模型。 圖4係用於製造鑽石半導體之方法之一第二實施例之一方塊圖。 圖5A及圖5B係用於製造鑽石半導體之方法之一第三實施例之一方塊圖。 圖6係可根據圖5A及圖5B之方法製造之一例示性P+ -i-N二極體模型之一俯視圖。 圖7係可根據圖5A及圖5B之方法製造之一例示性六接針表面安裝裝置封裝之一模型之一透視圖。 圖8展示諸如可與圖6之二極體模型一起採用之二極體測試條件設定之一示意圖。 圖9係可根據圖5A及圖5B之方法製造之二極體之臨限電壓效能特性之一圖解。 圖10係可根據圖5A及圖5B之方法製造之處於正向偏壓之二極體之電壓-電流特性之一圖解。 圖11係可根據圖5A及圖5B之方法製造之處於正向偏壓之二極體之電流密度特性之一圖解。 圖12係用於由鑽石半導體材料形成單片積體電路之一方法之一方塊圖。 圖13係諸如可藉由圖12之方法製造之一摻雜鑽石薄膜晶圓之一模型之一透視圖。 圖14係可根據圖12之方法製造之P+ -i-N二極體裝置之一示意圖。 圖15係用於由鑽石半導體材料形成單片積體電路裝置之一方法之一方塊圖。 圖16係可藉由所揭示之方法形成之一NAND邏輯閘之一示意圖。 圖17係用於由鑽石半導體材料形成一電晶體元件之一方法之一方塊圖。 圖18係可根據圖17之方法製造之一電晶體之一模型。

Claims (8)

  1. 一種用於製造一單片積體鑽石半導體之方法，該方法包含以下步驟： 種晶於一基板材料之表面； 在該基板材料之表面上形成一鑽石層；及 在該鑽石層內形成一半導體層， 其中該半導體層之該鑽石半導體具有n型供體原子及一鑽石晶格，其中在100 kPa及300K下該等供體原子之至少0.16%對該鑽石晶格貢獻具有大於770 cm2 /Vs之遷移率之傳導電子。
  2. 如請求項1之製造一單片積體鑽石半導體之方法，其中該基板材料係選自由矽、氧化矽、耐火金屬、玻璃及寬能帶隙半導體材料組成之群組。
  3. 如請求項1之製造一單片積體鑽石半導體之方法，其中該鑽石層係使用化學氣相沈積形成。
  4. 如請求項1之製造一單片積體鑽石半導體之方法，其中該鑽石層係在攝氏450度或低於攝氏450度下形成。
  5. 一種單片積體鑽石半導體裝置，其根據請求項1之方法形成。
  6. 如請求項5之單片積體鑽石半導體裝置，其中該裝置係由一LED、一衰減器、一放大器、一開關及一感測器組成之一群組之一者。
  7. 如請求項5之單片積體鑽石半導體裝置，其中該裝置包含邏輯元件。
  8. 如請求項7之單片積體鑽石半導體裝置，其中該裝置係由一電晶體及一二極體組成之一群組之一者。
TW106141996A 2012-01-06 2013-01-07 鑽石半導體系統及其方法 TWI672795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261583841P 2012-01-06 2012-01-06
US61/583,841 2012-01-06

Publications (2)

Publication Number Publication Date
TW201830661A true TW201830661A (zh) 2018-08-16
TWI672795B TWI672795B (zh) 2019-09-21

Family

ID=48743314

Family Applications (3)

Application Number Title Priority Date Filing Date
TW102100462A TWI615943B (zh) 2012-01-06 2013-01-07 鑽石半導體系統及其方法
TW106141996A TWI672795B (zh) 2012-01-06 2013-01-07 鑽石半導體系統及其方法
TW108120900A TWI711153B (zh) 2012-01-06 2013-01-07 鑽石半導體系統及其方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102100462A TWI615943B (zh) 2012-01-06 2013-01-07 鑽石半導體系統及其方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108120900A TWI711153B (zh) 2012-01-06 2013-01-07 鑽石半導體系統及其方法

Country Status (3)

Country Link
US (6) US20130175546A1 (zh)
TW (3) TWI615943B (zh)
WO (1) WO2013103929A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951632B1 (en) * 2005-01-26 2011-05-31 University Of Central Florida Optical device and method of making
WO2013103929A1 (en) * 2012-01-06 2013-07-11 Akhan Technologies, Inc. Diamond semiconductor system and method
GB201301560D0 (en) * 2013-01-29 2013-03-13 Element Six Ltd Synthetic Diamond Heat Spreaders
GB201319117D0 (en) * 2013-10-30 2013-12-11 Element Six Technologies Us Corp Semiconductor device structures comprising polycrystalline CVD Diamond with improved near-substrate thermal conductivity
US20150295134A1 (en) * 2014-04-09 2015-10-15 Adam Khan Transparent electronic system and method
US9382625B2 (en) * 2014-05-01 2016-07-05 Applied Materials, Inc. Remote plasma source based cyclic CVD process for nanocrystalline diamond deposition
US9475690B2 (en) * 2014-05-20 2016-10-25 Uchicago Argonne, Llc Low-stress doped ultrananocrystalline diamond
TWI670831B (zh) * 2014-09-03 2019-09-01 美商應用材料股份有限公司 用於三維nand硬遮罩應用的奈米結晶鑽石碳膜
US20200277196A1 (en) * 2017-09-18 2020-09-03 The Trustees Of Princeton University Synthetic engineered diamond materials with spin impurities and methods of making the same
EP3556454B1 (en) 2018-04-16 2024-05-29 IMEC vzw Formation of diamond membranes
CN110697861A (zh) * 2019-11-13 2020-01-17 孙晓阳 活性光解微晶及其制备方法
US20230031266A1 (en) * 2020-01-08 2023-02-02 The Regents Of The University Of California Methods and apparatuses involving diamond growth on gan
US11961837B2 (en) 2021-01-08 2024-04-16 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor apparatuses and methods involving diamond and GaN-based FET structures
CN113224200B (zh) * 2021-05-08 2022-11-04 西北核技术研究所 一种氮化镓半导体辐射探测器及其制备方法和检测设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051785A (en) * 1989-06-22 1991-09-24 Advanced Technology Materials, Inc. N-type semiconducting diamond, and method of making the same
JP4071833B2 (ja) * 1993-09-10 2008-04-02 住友電気工業株式会社 ダイヤモンド半導体デバイス
JP3568394B2 (ja) * 1998-07-07 2004-09-22 独立行政法人 科学技術振興機構 低抵抗ｎ型ダイヤモンドの合成法
TW471006B (en) * 1999-03-26 2002-01-01 Japan Science & Tech Corp N-type semiconductor diamond and its fabrication method
CZ302229B6 (cs) * 2000-06-15 2011-01-05 Element Six (Pty) Ltd Silná monokrystalová diamantová vrstva, zpusob jejího zhotovení a drahokamy vyrábené z této vrstvy
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
JP4784915B2 (ja) * 2005-02-03 2011-10-05 独立行政法人産業技術総合研究所 リン原子がドープされたｎ型（１００）面方位ダイヤモンド半導体単結晶膜及びその製造方法
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
WO2013103929A1 (en) * 2012-01-06 2013-07-11 Akhan Technologies, Inc. Diamond semiconductor system and method

Also Published As

Publication number Publication date
US20240063021A1 (en) 2024-02-22
US20200266067A1 (en) 2020-08-20
US10546749B2 (en) 2020-01-28
TWI615943B (zh) 2018-02-21
US20210384032A1 (en) 2021-12-09
TW201342574A (zh) 2013-10-16
US11107684B2 (en) 2021-08-31
TWI672795B (zh) 2019-09-21
US20130175546A1 (en) 2013-07-11
US20150155160A1 (en) 2015-06-04
WO2013103929A1 (en) 2013-07-11
US20170236713A1 (en) 2017-08-17
TWI711153B (zh) 2020-11-21
TW201937693A (zh) 2019-09-16
US11837472B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
TWI672795B (zh) 鑽石半導體系統及其方法
US11915934B2 (en) Diamond semiconductor system and method
JP6898400B2 (ja) ダイヤモンド半導体システムと方法
JP2014527715A5 (zh)
US20240213024A1 (en) Diamond Semiconductor System And Method