CN100501925C - 6″vdmos管用硅外延片的制造方法 - Google Patents

Abstract

本发明涉及一种功率VDMOS管用硅外延片的制造方法，首先衬底片的选用尤为重要，选用的衬底片既要符合器件的要求，也要符合外延的要求。其技术工艺在于：选择合适的气腐流量和气腐时间，减小气腐杂质在外延反应器的浓度，以减小外延生长时的自掺杂。第一层外延生长：在高浓度的衬底表面用较低的温度生长一层纯度外延层，对衬底片表面和边缘进行包封，控制其生长温度、生长速率和外延时间，以使包封层达到理想效果，同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率；选择合适的外延条件，使外延片的形变最小。第二层外延生长：用较低的温度生长一层电阻率和厚度符合器件要求的外延层。

Description

6″VDMOS管用硅外延片的制造方法

一、技术领域

本发明涉及硅外延片，具体而言，是6″VDMOS功率管用硅外延片的制造方法。

二、背景技术

功率MOSFET是一种电压控制型单极晶体管，它是通过栅极电压来控制漏极电流的，因而它的一个显著特点是驱动电路简单、驱动功率小；仅由多数载流子导电，无少子存储效应，高频特性好，工作频率高达100kHz以上，为所有电力电子器件中频率之最，因而最适合应用于开关电源、高频感应加热等高频场合；没有二次击穿问题，安全工作区广，耐破坏性强。它采用超大规模集成电路的精细加工技术，用N/N+外延结构，因此对外延片的有特殊的要求和标准。

6″功率VDMOS管因一个单管包含有几百到几千个元胞，所以须用超大规模集成电路精细加工技术，故对外延片表面的颗粒要求极高；6″功率VDMOS外延片因其表面积是5″外延片的1.44倍，所以对表面电阻率的均匀性有较高的要求，对电阻率的纵向分布有较高的要求，对外延片的弯曲度、翘曲度、平整度和局部平整度有极高的要求；6″功率VDMOS管要实现大电流、高电压的导通和关断，所以要求外延材料有完整的晶格结构和较低的缺陷密度。目前国际上一般采用单片外延炉生长功率VDMOS管用外延片，并且用的衬底片品质也比国内的高一个档次。我们目前使用国产衬底片，用进口的LPE—2601S型外延炉生长功率VDMOS管用6″外延片，其一些主要的技术参数都达到国际技术水平，且产品已经用于国内的几条生产线和国外的几家公司。

功率VDMOS管用外延片材料要求表面平区电阻率的均匀性≤6％，过渡区宽度小于1μm，而且所用衬底为重掺As(电阻率<0.004Ωcm背封衬底)。众所周知，在N+衬底上生长电阻率高而且均匀性好的外延层是极其困难的。理想的外延层与衬底的界面过渡区是陡峭的，然而在实际生长条件下，有二种重要因素影响到过度区的分布情况：

一是杂质原子由高浓度衬底向外延层的固态扩散，其最终的杂质分布为余误差函数分布；

二是外延生长时的汽相自掺杂，汽相自掺杂由以下几种因素：(a)杂质从衬底背面和衬底边缘的蒸发；(b)杂质从衬底正面的蒸发；(c)杂质从衬底正面向外延层扩散。所谓汽相自掺杂是在外延生长时，首先是HCL气腐后产生的高浓度杂质，留在反应室内，虽经大流量气体吹除，仍有部分杂质留在外延表面的滞留层内，在外延生长时作为掺杂杂质进入外延层里，其次是衬底表面、边缘、背面的杂质在高温时逃逸到气相中，致使衬底与外延层界面杂质浓度过高，造成边缘区加宽，从而减少外延层的有效厚度。汽相自掺杂不仅对外延层表面经向电阻率分布的均匀性产生很大的影响，也使中心区和边缘区大小的不一致，由于边缘和背面杂质的自掺杂作用，使边缘的电阻率低于中心的电阻率，对过渡区产生影响是，中心区的过渡区小和边缘区的过渡区大。图2给出了中心区(实线)和边缘区(虚线)的电阻率和过渡区的对比曲线。其结果是：外延片中心电阻率高，边缘电阻率低，外延片过渡区中心小，边缘大。制成器件时其击穿电压BV_DS是中间大边缘小，导通电阻R_dson也是中间大边缘小，这不仅减小了外延片参数控制的范围，且增加了参数的控制难度，也造成器件成品率的下降。

三、发明内容

针对过度区的大小直接影响功率VDMOS管的导通电阻，针对电阻率的均匀性直接影响功率VDMOS管的击穿电压，针对表面平整度直接影响功率VDMOS管的加工精度进行了本发明创造。本发明是依据自掺杂的产生机理及抑制方法和固体扩散的理论而发展起来的一种硅外延新型技术，并且对衬底片提出特殊要求。与常规的外延相比，其技术的特点是控制HCl的气腐量并对衬底表面用纯度外延层包封；采用较低的生长温度和较低的生长速率，以减小外延片的弯曲度和翘曲度；其次是经过多次试验，对衬底片的加工进行优化，如：倒角的形状、大小，背封去边的多少等。

本发明的技术方案如下：

功率VDMOS管用衬底片的选用：为保证导通压降的要求，需用掺As片，电阻率≤0.005Ωcm；为保证STEP光刻机的要求和芯片图形的完整性抛光片的局部平整度≤1.5μm(10×10mm)；为保证电阻率的均匀性和外延片边缘的完美LTO SiO₂背封层边缘去边宽度≤0.4mm；为保证背封效果LTO SiO₂厚度为6000±600

。

功率VDMOS管用硅外延片的制造方法，其工艺技术在于：选择合适的气腐流量和气腐时间(气腐温度1130℃，气腐的时间4分钟和HCl流量10L/min)，减小气腐杂质在外延反应器的浓度，以减小外延生长时的自掺杂。第一层外延生长：在高浓度的衬底表面生长一层纯度外延层，对衬底片表面和边缘进行包封，控制其生长温度、生长速率和外延时间，以使包封层达到理想效果，同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率，且低温淀积可改善外延片的平整度；选择合适的外延条件：气腐温度1130℃，气腐流量20L/min；生长温度1070～1110℃；生长速率0.5～0.9μm/min。保证外延片表面的平整度和局部平整度。第二层外延生长，生长温度1110～1130℃，生长速率1～1.3μm/min；生长一层电阻率和厚度符合器件要求的外延层。上述硅外延片的制造方法，其中第一层外延生长时掺杂流量为0～5L/min；第二层外延生长时掺杂流量为15～25L/min。

本发明的功率VDMOS管用硅外延片的制造方法，其目的是在其后的器件高温工艺中阻挡衬底的杂质向外延层扩散，最大限度的减小固-固扩散的影响，以减少过度区宽度，既保证器件的击穿电压的均匀性，又兼顾器件的导通电阻。同时生长纯度薄层外延层后，可大大提高外延层表面电阻率的均匀性和减少过度区宽度，也可大大提高器件的电性能和成品率。本发明方法的采用生长的外延层杂质分布比常规的外延工艺有显著改善，也可大大提高器件的电性能和成品率。

本发明的6″VDMOS管用硅外延片的制造方法与《5″功率MOS管用硅外延片的制造方法》(申请号：200610039599.5)相比，首先衬底片的选用优为重要，选用的衬底片既要符合器件的要求，也要符合外延的要求；其次，选择合适的气腐流量和气腐时间，减小气腐杂质在外延反应器的浓度，以减小外延生长时的自掺杂；第三，采用较低的生长温度和较低的生长速率，以减小外延片的弯曲度和翘曲度。

四、附图说明

图1：本发明所用的装置示意图；

图2：中心区(实线)和边缘区(虚线)的电阻率和过渡区的对比曲线；

图3：现有技术生长的外延层浓度分布；

图4：采用本发明生长的外延层浓度分布。

五、具体实施方式

以下结合附图对本发明的具体实施方式进行详细地说明：

本发明所用的设备是意大利生产的PE-2061S外延炉见图1，基座是高纯石墨表面经裂解处理并表面包封高纯SiC，用高频感应方式加热，氢纯化器用分子筛吸附，纯度为99.99999％。图中：1为石英反应器；2为石墨基座；3为加热线圈；4为硅衬底片；5为气体分配系统；6为气体流量控制系统。

反应器及衬底清洗：石英钟罩及石英支架在进行高阻外延前必须认真清洗，以清除吸附在石英反应器内壁和石英件的杂质原子和残留物。

石墨基座处理：在生长外延片前，基座都必须重新处理，以去除基座表面的高浓度杂质和淀积的多晶硅层。

外延气相腐蚀：气相腐蚀的目的是去除衬底表面的自然氧化层和表面金属沾污及其他杂质沾污，使外延层生长在一清洁的硅表面，以减少外延层中的缺陷。但是，在气腐时硅表面层中的高浓度杂质会转移到气相中，严重影响到外延层的过渡区分布，也影响到器件的击穿电压和导通电阻。我们在气腐时严格控制气腐速率和气腐时间，既保证了衬底表面的清洁，又使转移到气相中的杂质最少，以保证过渡区的理想分布。气腐温度1130℃，气腐的时间4分钟和HCl流量10L/min。

第一层外延：生长温度1070～1110℃，淀积速率为0.5～0.9μm/min。由于自掺杂与杂质挥发有关，而杂质的挥发量又与衬底面积成正比，为了抑制自掺杂，必须采用适当的生长温度和生长速率，生长一薄的纯度外延层，覆盖在整个衬底片的表面和边缘。减少外延生长时的自掺杂，也减小外延生长时的过渡区，使外延片表面的电阻率均匀性更好。第一层外延生长时掺杂流量为0～5L/min。

第二层外延：生长温度1110～1130℃，淀积速率为1～1.3μm/min。第一次外延结束后，经过大流量吹除，气相吹除的时间和气流量要能使反应室的杂质浓度降到最低，通入适量的掺杂源，按技术要求生长一层电阻率平坦的外延层，外延生长时掺杂流量为15～25L/min。外延层杂质浓度分布如图4所示，其过渡区、平区浓度、表面浓度均好于现有技术，外延层表面经向电阻率分布的均匀性≤6％，中心区和边缘区的过渡区大小差别也有所减小。本发明方法所采用多项外延工艺技术有效地控制了自掺杂，所得到的硅外延片完全符合器件的要求。图3为现有技术生长的外延层浓度分布。

虽然本发明通过实施例进行了描述，但实施例并非用来限定本发明。本领域技术人员可在本发明的精神的范围内，做出各种变形和改进，所附的权利要求应包括这些变形和改进。

Claims (2)

1、一种6″功率MOS管用硅外延片的制造方法，其特征在于：

气腐条件的选择：气腐温度1130℃，气腐的时间4分钟和HCl流量10L/min的确定；

功率VDMOS管用衬底片的选用：用掺As片，电阻率≤0.005Ωcm，抛光片的局部平整度≤1.5μm，LTO SiO₂背封层边缘去边宽度≤0.4mm，LTO SiO₂厚度为

；

第一层外延生长：在高浓度的衬底表面生长一层纯度外延层，对衬底片表面和边缘进行包封，选择合适的外延条件，所谓合适的外延条件是：气腐温度1130℃，气腐流量20L/min；生长温度1070～1110℃，淀积速率为0.5～0.9μm/min；控制其生长温度、生长速率和外延时间，同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率；

第二层外延生长：生长一层电阻率和厚度符合器件要求的外延层，采用较低的生长温度和较低的生长速率，即：生长温度1110～1130℃，淀积速率为1～1.3μm/min，保证外延片表面的平整度和局部平整度。

2、根据权利要求1所述的硅外延片的制造方法，其特征在于第一层外延生长时掺杂流量为0～5L/min；第二层外延生长时掺杂流量为15～25L/min。

Images