CN106653570A - 一种重掺衬底反型高阻ic外延片的制备方法 - Google Patents

一种重掺衬底反型高阻ic外延片的制备方法 Download PDF

Info

Publication number
CN106653570A
CN106653570A CN201611191347.4A CN201611191347A CN106653570A CN 106653570 A CN106653570 A CN 106653570A CN 201611191347 A CN201611191347 A CN 201611191347A CN 106653570 A CN106653570 A CN 106653570A
Authority
CN
China
Prior art keywords
heavily doped
epitaxial
layer
growth
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611191347.4A
Other languages
English (en)
Other versions
CN106653570B (zh
Inventor
魏建宇
金龙
谭卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING GUOSHENG ELECTRONIC CO Ltd
Original Assignee
NANJING GUOSHENG ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING GUOSHENG ELECTRONIC CO Ltd filed Critical NANJING GUOSHENG ELECTRONIC CO Ltd
Priority to CN201611191347.4A priority Critical patent/CN106653570B/zh
Publication of CN106653570A publication Critical patent/CN106653570A/zh
Application granted granted Critical
Publication of CN106653570B publication Critical patent/CN106653570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种重掺衬底反型高阻IC外延片的制备方法，包括如下步骤：A、预备重掺衬底埋层片；B、HCl抛光；C、外延生长：选择双层外延工艺条件，硅源采用超高纯三氯氢硅，第一步生长一重掺过渡层，其生长温度为1100℃，生长速率为0.4～0.6um/min；第二步生长一高阻外延层，其生长温度为1160～1180℃，生长速率为0.4～0.6um/min。本发明中的衬底选择背封层为二氧化硅(LTO)+多晶硅(Poly)的埋层片，其在后续的HCL抛光中，通过低温小流量气腐，可在保障表面抛光作用的同时，又不至于将埋层处理掉，能够进一步促进背面的吸硅作用，以及更好的保护二氧化硅背封膜。

Description

一种重掺衬底反型高阻IC外延片的制备方法
技术领域
本发明涉及半导体基础材料硅外延片，尤其涉及一种重掺衬底反型高阻IC外延片的制备方法。
背景技术
外延生长工艺是一种在单晶衬底的表面上淀积一个单晶薄层的方法。由于对杂质浓度有良好的控制以及能获得晶体的完整性，气相外延得到了最广泛的应用。在重掺衬底上进行外延生长，自掺杂效应是必须考虑的问题。在外延前的HCl腐蚀、H2处理和外延生长时的高温，使重掺衬底片的杂质原子从正面、边缘和背面从由固相蒸发到反应室的气相中，进入外延层形成气相自掺杂，同时反应室的气氛与衬底杂质化学反应产物进入外延层，也会形成非人为掺杂。自掺杂的程度取决于衬底杂质浓度、淀积温度、硅源、生长速率、反应室尺寸和压强，还与边界层厚度有关。
重掺衬底IC片做反型高阻外延的难度远大于常规外延品种，主要体现在：(1)对于埋层片品种，为了降低图形漂移率，外延生长温度必须在高温下进行，这样就会使自掺杂效应更加严重；(2)反型外延，外延层导电类型与衬底相反，两种不同类型的杂质存在一定的补偿，外延层与衬底之间的过渡区难以精确控制；(3)为了得到外延高阻层，通入反应室的杂质量要少，受衬底反型杂质的影响，表层极有可能会被反型自掺杂覆盖，电阻率控制非常困难。
因此，亟待解决上述问题。
发明内容
发明目的：本发明的目的是提供一种可有效抑制衬底自掺杂的效应且防止埋片层表面图形畸变的重掺衬底反型高阻IC外延片的制备方法。
技术方案：为实现以上目的，本发明所述的一种重掺衬底反型高阻IC外延片的制备方法，包括如下步骤：
A、预备重掺衬底埋层片：选用重掺的埋层片，电阻率＜0.01Ωcm，背封为背封层为二氧化硅+多晶硅；
B、HCl抛光：在1100℃下，选择HCl流量为3～5L/min，抛光时间2～6min，抛光完成后H2吹扫4～8min；
C、外延生长：选择双层外延工艺条件，硅源采用超高纯三氯氢硅，第一步生长一重掺过渡层，其生长温度为1100℃，厚度为1～2um，生长速率为0.4～0.6um/min；第二步生长一高阻外延层，其生长温度为1160～1180℃，生长速率为0.4～0.6um/min。
本发明中的衬底选择背封层为二氧化硅(LTO)+多晶硅(Poly)的埋层片，其在后续的HCL抛光中，通过低温小流量气腐，可在保障表面抛光作用的同时，又不至于将埋层处理掉，能够进一步促进背面的吸硅作用，以及更好的保护二氧化硅背封膜。此外，因本发明所采用的衬底，其表面具有电路图案，在外延生长中采用高温慢速(生长温度为1160～1180℃，生长速率为0.4～0.6um/min)的生长条件，可有效保障电路图案不发生畸变，提高外延片的成品率。
其中，所述外延生长中高频感应加热体为表面经裂解处理并表面包封高纯SiC的高纯石墨基座。
优选的，在外延生长前，在所述高纯石墨基座表面淀积一层10～20um通有重掺杂质、与外延层杂质相同的硅。
再者，所述重掺过渡层和高阻外延层与衬底埋层片杂质类型相反。本发明外延片生长过程中衬底背面于基座表面接触，衬底背面扩散出来的P型杂质与基座表面多晶硅中的N型杂质相中和，起到抑制衬底自掺杂的作用。
进一步，所述H2纯度为99.9999％以上，其采用的氢纯化器为分子筛。
优选的，在进行外延前清除外延设备中石英钟罩内壁和石英零件上淀积残留物。
再者，所述重掺过渡层外延结束后，经过大流量H2吹除，气相吹除的时间和气流量要能使反应室的杂质浓度降到最低，然后通入适量的掺杂源，按技术要求生长一高阻外延层。
有益效果：与现有技术相比，本发明具有以下显著优点：首先本发明中的衬底选择背封层为二氧化硅(LTO)+多晶硅(Poly)的埋层片，其在后续的HCL抛光中，通过低温小流量气腐，可在保障表面抛光作用的同时，又不至于将埋层处理掉，能够进一步促进背面的吸硅作用，以及更好的保护二氧化硅背封膜；其次因本发明所采用的衬底，其表面具有电路图案，在外延生长中采用高温慢速(生长温度为1160～1180℃，生长速率为0.4～0.6um/min)的生长条件，可有效保障电路图案不发生畸变，提高外延片的成品率；最后本发明外延片生长过程中衬底背面于基座表面接触，衬底背面扩散出来的P型杂质与基座表面多晶硅中的N型杂质相中和，起到抑制衬底自掺杂的作用。
附图说明
图1为本发明所用装置示意图；
图2为本发明的工艺流程图；
图3为本发明外延层纵向结构图；
图4为本发明外延层典型纵向载流子分布图。
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
如图1所示，本发明所用的设备是意大利LPE公司生产的PE-2061S外延设备。
基座是高纯石墨表面经裂解处理并表面包封高纯SiC，用高频感应方式加热。氢纯化器用分子筛吸附，纯度为99.9999％。
反应器清洗：石英钟罩及石英支架在进行高阻外延前必须认真清洗，以清除吸附在石英反应器内壁和石英件的杂质原子和淀积残留物。
高纯石墨基座处理：在生长外延前，基座都必须重新处理，并在基座表面淀积一层10～20um通有重掺杂质(与外延层杂质相同)的硅。
本发明一种重掺衬底反型高阻IC外延片的制备方法，包括如下步骤：
A、预备重掺衬底埋层片：选用重掺的埋层片，电阻率＜0.01Ωcm，背封为背封层为二氧化硅+多晶硅；
B、HCl抛光：在1100℃下，选择HCl流量为3～5L/min，抛光时间2～6min，抛光完成后H2吹扫4～8min；气相腐蚀的目的是取出衬底表面的自然氧化层和表面金属沾污及其他杂质沾污，另外，在气相腐蚀过程中有助于背面吸附基座上的硅。本发明中的衬底选择背封层为二氧化硅(LTO)+多晶硅(Poly)的埋层片，其在后续的HCL抛光中，通过低温小流量气腐，可在保障表面抛光作用的同时，又不至于将埋层处理掉，能够进一步促进背面的吸硅作用，以及更好的保护二氧化硅背封膜。
C、外延生长：选择双层外延工艺条件，硅源采用超高纯三氯氢硅，第一步生长一重掺过渡层，其生长温度为1100℃，厚度为1～2um，生长速率为0.4～0.6um/min；第二步生长一高阻外延层，其生长温度为1160～1180℃，生长速率为0.4～0.6um/min。因本发明所采用的衬底，其表面具有电路图案，在外延生长中采用高温慢速(生长温度为1160～1180℃，生长速率为0.4～0.6um/min)的生长条件，可有效保障电路图案不发生畸变，提高外延片的成品率。
其中第一层外延结束后，经过大流量吹除，气相吹除的时间和气流量要能使反应室的杂质浓度降到最低，然后通入适量的掺杂源，按技术要求生长一高阻外延层。本发明的重掺过渡层和高阻外延层与衬底埋层片杂质类型相反。本发明外延片生长过程中衬底背面于基座表面接触，衬底背面扩散出来的P型杂质与基座表面多晶硅中的N型杂质相中和，起到抑制衬底自掺杂的作用。

Claims (7)

1.一种重掺衬底反型高阻IC外延片的制备方法，其特征在于，包括如下步骤：
A、预备重掺衬底埋层片：选用重掺的埋层片，电阻率＜0.01Ωcm，背封层为二氧化硅+多晶硅；
B、HCl抛光：在1100℃下，选择HCl流量为3～5L/min，抛光时间2～6min，抛光完成后H2吹扫4～8min；
C、外延生长：选择双层外延工艺条件，硅源采用超高纯三氯氢硅，第一步生长一重掺过渡层，其生长温度为1100℃，厚度为1～2um，生长速率为0.4～0.6um/min；第二步生长一高阻外延层，其生长温度为1160～1180℃，生长速率为0.4～0.6um/min。
2.根据权利要求1所述的重掺衬底反型高阻IC外延片的制备方法，其特征在于：所述外延生长中高频感应加热体为表面经裂解处理并表面包封高纯SiC的高纯石墨基座。
3.根据权利要求2所述的重掺衬底反型高阻IC外延片的制备方法，其特征在于：在外延生长前，在所述高纯石墨基座表面淀积一层10～20um通有重掺杂质、与外延层杂质相同的硅。
4.根据权利要求1所述的重掺衬底反型高阻IC外延片的制备方法，其特征在于：所述重掺过渡层和高阻外延层与衬底埋层片杂质类型相反。
5.根据权利要求1所述的重掺衬底反型高阻IC外延片的制备方法，其特征在于：所述H2纯度为99.9999％以上，其采用的氢纯化器为分子筛。
6.根据权利要求1所述的重掺衬底反型高阻IC外延片的制备方法，其特征在于：在进行外延前清除外延设备中石英钟罩内壁和石英零件上淀积残留物。
7.根据权利要求1所述的重掺衬底反型高阻IC外延片的制备方法，其特征在于：所述重掺过渡层外延结束后，经过大流量H2吹除，气相吹除的时间和气流量要能使反应室的杂质浓度降到最低，然后通入适量的掺杂源，按技术要求生长一高阻外延层。
CN201611191347.4A 2016-12-21 2016-12-21 一种重掺衬底反型高阻ic外延片的制备方法 Active CN106653570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611191347.4A CN106653570B (zh) 2016-12-21 2016-12-21 一种重掺衬底反型高阻ic外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611191347.4A CN106653570B (zh) 2016-12-21 2016-12-21 一种重掺衬底反型高阻ic外延片的制备方法

Publications (2)

Publication Number Publication Date
CN106653570A true CN106653570A (zh) 2017-05-10
CN106653570B CN106653570B (zh) 2019-12-03

Family

ID=58834758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611191347.4A Active CN106653570B (zh) 2016-12-21 2016-12-21 一种重掺衬底反型高阻ic外延片的制备方法

Country Status (1)

Country Link
CN (1) CN106653570B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054082A (zh) * 2017-12-06 2018-05-18 上海华力微电子有限公司 一种cis之衬底结构及其制备方法
CN108417483A (zh) * 2018-03-29 2018-08-17 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
CN109371471A (zh) * 2018-11-30 2019-02-22 上海晶盟硅材料有限公司 双层外延片的生长方法及双层外延片
CN110718457A (zh) * 2019-09-26 2020-01-21 天津中环领先材料技术有限公司 一种降低区熔poly背封单抛片边缘晶孔的加工工艺
CN113725070A (zh) * 2021-11-01 2021-11-30 西安奕斯伟材料科技有限公司 一种用于背封硅片的方法和设备
CN115506010A (zh) * 2022-10-11 2022-12-23 中环领先半导体材料有限公司 一种改善超重掺Ph衬底外延边缘平坦区深度的工艺方法
CN117766378A (zh) * 2023-12-22 2024-03-26 上海领矽半导体有限公司 一种低电容tvs用硅外延材料的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151153A1 (en) * 2001-04-11 2002-10-17 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
CN101047122A (zh) * 2006-12-20 2007-10-03 南京国盛电子有限公司 6″vdmos管用硅外延片的制造方法
CN101256958A (zh) * 2008-04-08 2008-09-03 南京国盛电子有限公司 一种igbt硅外延片的制造方法
CN102332497A (zh) * 2011-10-08 2012-01-25 南京国盛电子有限公司 毫米波雪崩二极管用硅外延片的制造方法
CN104103499A (zh) * 2014-07-31 2014-10-15 南京国盛电子有限公司 一种8″肖特基管用硅外延片的制造方法
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151153A1 (en) * 2001-04-11 2002-10-17 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
CN101047122A (zh) * 2006-12-20 2007-10-03 南京国盛电子有限公司 6″vdmos管用硅外延片的制造方法
CN101256958A (zh) * 2008-04-08 2008-09-03 南京国盛电子有限公司 一种igbt硅外延片的制造方法
CN102332497A (zh) * 2011-10-08 2012-01-25 南京国盛电子有限公司 毫米波雪崩二极管用硅外延片的制造方法
CN104103499A (zh) * 2014-07-31 2014-10-15 南京国盛电子有限公司 一种8″肖特基管用硅外延片的制造方法
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054082A (zh) * 2017-12-06 2018-05-18 上海华力微电子有限公司 一种cis之衬底结构及其制备方法
CN108417483A (zh) * 2018-03-29 2018-08-17 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
CN108417483B (zh) * 2018-03-29 2020-06-16 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
CN109371471A (zh) * 2018-11-30 2019-02-22 上海晶盟硅材料有限公司 双层外延片的生长方法及双层外延片
CN109371471B (zh) * 2018-11-30 2021-03-16 上海晶盟硅材料有限公司 双层外延片的生长方法及双层外延片
CN110718457A (zh) * 2019-09-26 2020-01-21 天津中环领先材料技术有限公司 一种降低区熔poly背封单抛片边缘晶孔的加工工艺
CN110718457B (zh) * 2019-09-26 2022-07-08 天津中环领先材料技术有限公司 一种降低区熔poly背封单抛片边缘晶孔的加工工艺
CN113725070A (zh) * 2021-11-01 2021-11-30 西安奕斯伟材料科技有限公司 一种用于背封硅片的方法和设备
CN115506010A (zh) * 2022-10-11 2022-12-23 中环领先半导体材料有限公司 一种改善超重掺Ph衬底外延边缘平坦区深度的工艺方法
CN117766378A (zh) * 2023-12-22 2024-03-26 上海领矽半导体有限公司 一种低电容tvs用硅外延材料的制备方法

Also Published As

Publication number Publication date
CN106653570B (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN106653570A (zh) 一种重掺衬底反型高阻ic外延片的制备方法
CN106757324B (zh) 一种硅外延片的制造方法
CN101256958B (zh) 一种igbt硅外延片的制造方法
CN102386067B (zh) 有效抑制自掺杂效应的外延生长方法
CN102157359B (zh) 6英寸powermos管外延层的制造方法
EP2395133B1 (en) Method for producing epitaxial silicon carbide single crystal substrate
CN100501925C (zh) 6″vdmos管用硅外延片的制造方法
CN104409345B (zh) 一种大功率pin器件硅外延片的制造方法
JPH0714764A (ja) 薄膜多結晶シリコン及びその製造方法
CN100390937C (zh) 5英寸功率mos管用硅外延片的制造方法
CN108417483A (zh) 一种8英寸大功率igbt元器件用外延片的制备方法
CN100485873C (zh) 重掺砷衬底上外延层过渡区的控制方法
CN115692545A (zh) 一种提升PECVD路线N型TOPCon电池多晶硅活性磷掺杂浓度的方法
CN107829135A (zh) 一种高质量碳化硅外延生长工艺
KR101364995B1 (ko) 반도체 기판의 제조방법
EP0670589B1 (en) Method for manufacturing a substrate for manufacturing silicon semiconductor elements
CN113496871A (zh) 一种外延基底用硅晶片之背面膜层及制造方法
CN115910755A (zh) 一种碳化硅外延片及其制备方法
CN102790007A (zh) 一种厚膜tm-soi硅片的制备方法
JP2000315656A (ja) エピタキシャルシリコン基板の製造方法
CN113496869A (zh) 一种外延基底用硅晶片之背面膜层及制造方法
KR20090017074A (ko) 에피층 성장방법
EP4019672A1 (en) Manufacturing method for monocrystalline silicon sheet
CN111785612B (zh) 一种vdmos功率器件用二氧化硅层的制备方法
KR101669956B1 (ko) 웨이퍼의 에피택셜층 증착 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant