CN117766378A - 一种低电容tvs用硅外延材料的制备方法 - Google Patents

一种低电容tvs用硅外延材料的制备方法 Download PDF

Info

Publication number
CN117766378A
CN117766378A CN202311786830.7A CN202311786830A CN117766378A CN 117766378 A CN117766378 A CN 117766378A CN 202311786830 A CN202311786830 A CN 202311786830A CN 117766378 A CN117766378 A CN 117766378A
Authority
CN
China
Prior art keywords
sin
purity
silicon
substrate
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311786830.7A
Other languages
English (en)
Inventor
倪凯彬
黄海员
张功杰
付江川
杨叶
何麦娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lingxi Semiconductor Co ltd
Original Assignee
Shanghai Lingxi Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lingxi Semiconductor Co ltd filed Critical Shanghai Lingxi Semiconductor Co ltd
Priority to CN202311786830.7A priority Critical patent/CN117766378A/zh
Publication of CN117766378A publication Critical patent/CN117766378A/zh
Pending legal-status Critical Current

Links

Abstract

本发明公开了一种低电容TVS用硅外延材料的制备方法,包括如下步骤:预备重掺砷衬底,对石墨基座预包SiN,在1130‑1180℃通入氢气和HCl气体的混合气,基座上预包裹的SiN向硅衬底背面固相转移。在外延生长阶段,先外延生长P型重掺硼缓冲层,再外延生长N型高阻外延层。在石墨基座上预包裹一定厚度的SiN,通入低温小流量HCl气腐,可促进基座上预包裹的SiN固相转移至硅片背面,起到抑制衬底砷自掺杂的作用。其次,缓冲层硼杂质与衬底的砷杂质进行N/P综合,衬底砷自掺杂溢出将被掺硼的缓冲层有效阻挡,从而减少对高阻外延层自掺杂的影响。

Description

一种低电容TVS用硅外延材料的制备方法
技术领域
本发明涉及半导体基础材料硅外延片,尤其涉及一种低电容TVS用硅外延材料的制备方法。
背景技术
外延生长属于薄膜生长中的一种,其特征是在单晶衬底的表面沿着衬底原有的晶向,生长一层单晶薄层的方法。由于外延生长相比熔体法生长的单晶缺陷更少、无氧碳沾污、主动掺杂易控制等优点,在功率器件材料方面广泛应用。
在外延生长中,常用的衬底包括N型和P型,其中N型衬底掺杂剂原子包括锑、砷、磷,P型仅有硼原子。外延前的HCl腐蚀、H2吹扫和外延生长时的高温,都使衬底中的杂质原子极易从正面、衬底边缘甚至背面通过气态形式蒸发到反应室的气相中,衬底的掺杂剂原子随着外延反应重新沉积到硅片表面,成为外延层自掺杂。同时高温腔室中其他化学气氛也可能进入外延层,也会形成自掺杂。
自掺杂的程度主要取决于衬底杂质扩散能力、衬底杂质浓度、温度、反应腔室洁净度等,还与边界层厚度有关。低电容TVS由于器件设计要求,往往选择重掺砷衬底,并需要一层N型高阻外延层(电阻率>150Ω·cm)。而在重掺砷衬底上进行外延生长,砷的气相自掺杂效应抑制是能否得到高阻外延层的关键。
低电容TVS用硅外延材料,在重掺砷衬底上生长高阻外延的难度远大于常规低阻TVS材料外延(外延电阻率<1Ω·cm),主要体现在:(1)衬底为重掺砷衬底,衬底电阻率<0.002Ω·cm,当温度>1000℃时,砷原子极易从衬底中溢出到腔体氛围中,成为气相自掺杂;(2)要得到高阻外延,反应腔的杂质量要少。无论腔体残余掺杂,还是衬底的自掺杂影响都要非常小,使得外延层电阻率控制非常困难。
因此,亟待解决上述问题。
发明内容
为了解决低电容TVS用硅外延材料重掺砷衬底砷的自掺杂,得到高阻外延层,本发明提供一种适用于低电容TVS用硅外延材料的制备方法。本发明重掺As衬底电阻率<0.002Ω·cm,外延层电阻率>150Ω·cm的制备工艺不需要使用减压模式,选用常压模式即可实现。
为实现以上目的,包括如下步骤:
预备衬底片:所述衬底片为重掺砷衬底,电阻率<0.002Ω cm,背封层为二氧化硅与多晶硅。
基座预包SiN:向外延反应腔内通入纯度为5N以上的三氯氢硅、氢气和氮气,其化学反应物SiN对石墨基座进行包裹。
SiN固相转移:将所述重掺砷的硅衬底置于所述包裹SiN的石墨基座上,在1130-1180℃通入纯度为5N以上的氢气和HCl气体的混合气,基座上预包裹的SiN向所述硅衬底背面固相转移,完成后氢气吹扫反应腔。
先外延生长P型重掺硼缓冲层:反应腔温度控制在1130℃~1150℃,通入高纯硼烷和氢气混合气体,并通入高纯TCS硅源气体,在所述重掺砷衬底表面沉积P型重掺硼缓冲层,所述硼烷流量为80~150sccm,所述缓冲层的厚度为0.5~1.2μm。
再外延生长N型高阻外延层:反应腔温度控制在1100~1130℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,在重掺硼缓冲层上生长N型高阻外延层。
所述所述硼烷、磷烷、氢气、TCS的纯度为5N以上。
优选的,所述基座预包SiN时,温度控制在1130℃,SiN的沉积速率为2~3μm/min,SiN的沉积厚度为3-7μm。
优选的,所述SiN的沉积厚度优选5μm。
优选的,所述SiN固相转移时,H2流量为100-200L/min,HCL气体流量0.5~1L/min,通入时间为4~8min,H2吹扫时间为10min。
优选的,外延生长P型重掺硼缓冲层时,氢气流量为100L/min,TCS硅源气体流量为2~4g/min,重掺硼缓冲层沉积速率为0.2~0.4μm/min。
优选的,所述缓冲层的厚度优选1μm。
优选的,所述外延生长N型高阻外延层时,磷烷流量为5~20sccm,氢气流量为150L/min,TCS硅源气体流量6~10g/min,高阻外延层生长速率为1.5~2.5μm/min,外延厚度10~18μm。
优选的,所述N型外延厚度优选15μm。
优选的,所述N型高阻外延层的电阻率大于150Ω·cm。
优选的,所述石墨基座有高纯的碳化硅涂层。
与现有技术相比,本发明具有以下显著优点:首先本发明中的衬底选择背封层为二氧化硅(LTO)和多晶硅(Poly)的重掺砷衬底,并在石墨基座上预包裹一定厚度的SiN,在后续HCL气体通入时,通过低温小流量HCl气腐,能够促进基座上预包裹的SiN固相转移至硅片背面,衬底背面扩散出来的N型砷杂质被致密的SiN封堵,起到抑制衬底砷自掺杂的作用。其次,外延生长时首先在衬底表面生长一层重掺硼的缓冲层,其掺杂类型为p型,与高阻外延层及衬底杂质N类型相反。缓冲层硼杂质与衬底的砷杂质进行N/P综合,衬底砷自掺杂溢出将被掺硼的缓冲层有效阻挡,从而减少对高阻外延层自掺杂的影响,得到适用于低电容TVS器件的高阻外延层。
附图说明
图1为本发明所用装置示意图;
图2为本发明的工艺流程图;
图3为本发明外延层纵向结构图;
图4为本发明实施例1外延层的纵向电阻率分布图;
图5为本发明实施例2外延层的纵向电阻率分布图;
图6为本发明实施例3外延层的纵向电阻率分布图;
图7为本发明对比例1外延层的纵向电阻率分布图;
图8为本发明对比例2外延层的纵向电阻率分布图;
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
如图1所示,本发明所用的设备是ASM公司生产的E2000+外延设备。
硅衬底重掺砷的浓度越大,衬底片的电阻率越低,TVS器件的双向导通性能越优,但由此带来的衬底层对外延层的自掺杂效应就越严重且越难控制,而在重掺砷衬底上进行外延生长,砷的气相自掺杂效应抑制是能否得到高阻外延层的关键。本发明采用电阻率小于0.002Ω·cm的重掺砷衬底,相较于常规的衬底(电阻率在0.002-0.004Ω·cm)而言,现有的常压外延方法已无法有效控制砷的自掺杂问题。
本发明提供一种适用于低电容TVS用硅外延材料的制备方法,可有效控制重掺砷衬底在高温下砷的自掺杂影响,形成高阻N型外延层,满足低电容TVS器件的使用。
本发明一种低电容TVS用硅外延材料的制备方法如下:
(1)预备重掺衬底片:选用重掺砷硅衬底,电阻率<0.002Ω·cm,背封层为二氧化硅(LTO)与多晶硅(POLY);
(2)对反应腔清洁:在加工高阻外延层前,反应腔体所有石英件以及石英钟罩内壁,需要拆腔进行充分的湿法清洗和干法HCL清洗,以清除吸附在反应石英腔内壁和石英件的杂质原子和其他淀积残留物,减少腔体内杂质原子在外延反应中的自掺杂影响。
反应腔基座的选择:本发明外延生长中使用石墨基座作为感应发热源,表面已有高纯的碳化硅涂层,使用前,用化学气相法抛光清洁石墨基座,优选全新的石墨基座。
本发明在制备低电容TVS用硅外延材料前,机台处于维护保养前期,并且腔体石英钟罩内壁、石英零件、基座上其他淀积残留物已被清除。
(3)基座预包SiN:在1130℃下,向反应腔体内通入高纯三氯氢硅、高纯氢气和高纯氮气,其化学反应物SiN对石墨基座进行包裹。SiN的沉积速率为2~3μm/min,SiN的沉积厚度采用3-7μm,优选5μm。包裹SiN结束后基座降至室温备用。其中,高纯三氯氢硅、氢气和氮气的纯度要5个N以上。
(4)SiN固相转移:将预备好的重掺砷衬底装入包裹SiN的石墨基座上,升温至1130-1180℃后,通入高纯氢气和高纯HCl气体的混合气,氢气和HCl的纯度为5N以上。H2流量为100-200L/min,HCL气体流量0.5~1L/min,时间4~8min。在高温HCL促进下,基座上预包裹的SiN往衬底背面固相转移,完成后H2吹扫10min。
在基座上预包裹一层SiN后,衬底背面与基座接触,在高温条件下,SiN会往衬底背面进行物质转移,从而在衬底背面形成SiN层。
目前常用背封来抑制衬底自掺杂,往往采用二氧化硅(LTO)背封和多晶硅(POLY)背封两种方式。本发明的衬底背封包含二氧化硅(LTO)和多晶硅(Poly),SiN在二氧化硅背封的固相转移效果差,但在硅或多晶硅的固相转移效果好。当通入HCl气体时,HCl能够进一步促进基座预包裹的SiN往硅片背面固相转移,从而在背面形成SiN背封层。正面因为有HCL气体的通入,SiN不会在正面产生任何残留,既能更好地抑制衬底砷自掺杂,同时随着HCL通入也能对硅片表面缺陷进行改善,减少表面处于吸附态的杂质原子。
(5)外延生长:本发明采用双层外延生长工艺。硅源采用超高纯三氯氢硅。
第一步:生长一层P型重掺硼缓冲层。反应腔温度控制在1150℃,通入高纯硼烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,硼烷流量为80~150sccm,氢气流量为100L/min,TCS硅源气体流量为2~4g/min。重掺硼的缓冲层沉积速率为0.2~0.4μm/min,缓冲层的厚度为0.5~1.2μm,优选1μm。硼烷、氢气、TCS硅源气体的纯度为5N以上。
本发明第一步重掺P型缓冲层外延结束后,通入大流量H2吹除,使反应室的杂质浓度降到最低,后续通入掺杂源,按技术要求生长N型高阻外延层。
第二步:在第一步的P型重掺硼的缓冲层上生长N型高阻外延层。反应腔温度控制在1100~1130℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体。磷烷流量为5~20sccm,氢气流量为150L/min,TCS硅源气体流量6~10g/min。高阻外延层生长速率为1.5~2.5μm/min,外延厚度10~18μm,优选15μm。本发明通过外延生长得到电阻率大于150Ω·cm的外延层。磷烷、氢气、TCS硅源气体的纯度为5N以上。
本发明P型重掺硼缓冲层与衬底的砷杂质进行N/P综合,衬底砷自掺杂溢出将被掺硼的缓冲层有效阻挡。本发明通过设置硼烷、TCS流量、重掺硼的缓冲层沉积速率为0.2~0.4μm/min,缓冲层的厚度为0.5~1.2μm,根据本发明附图4-6的纵向电阻率分布图所示,不会对高阻外延层带来额外的P型硼沾污,没有形成外延层内PN结,同时N型高阻外延层的电阻率均大于150Ω·cm。本发明通过对石英基座预包硅以及双层外延生长工艺,有效抑制重掺砷衬底对外延层自掺杂的影响,实现外延层的高阻,满足低电容TVS器件的使用。
实施例1.
一种适用于低电容TVS用的硅外延材料制备方法,包括如下步骤:
预备衬底片:选择衬底电阻率<0.002Ωcm,背封层为二氧化硅(LTO)+多晶硅(POLY)的重掺砷衬底。
对反应腔清洁:对反应腔体所有石英件以及石英钟罩内壁,拆腔进行充分的湿法清洗和干法的HCL清洗,清除吸附在反应石英腔内壁和石英件的杂质原子和其他淀积残留物。
基座预包SiN:选用全新石墨基座,石墨基座表面有高纯的碳化硅涂层。在1130℃下,向反应腔体内通入高纯三氯氢硅、高纯氢气和高纯氮气,其化学反应物SiN对石墨基座进行包裹。SiN的沉积速率为2μm/min,SiN的沉积厚度优选3μm。包裹SiN结束后基座降至室温备用。
SiN固相转移:将预备好的重掺砷衬底装入包裹SiN的石墨基座上,升温至1130℃后,通入高纯氢气和高纯HCl气体的混合气,氢气和HCl的纯度为5N以上。H2流量为100L/min,HCL气体流量0.5L/min,时间8min,在高温HCL促进下,基座上预包裹的SiN往衬底背面转移,完成后H2吹扫10min。
外延生长:
反应腔温度控制在1150℃,通入高纯硼烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,硼烷流量采用150sccm,氢气流量采用100L/min,TCS硅源气体流量采用4g/min,重掺硼的缓冲层沉积速率为0.4μm/min,缓冲层的厚度为1.2μm,得到P型重掺硼缓冲层。
通入大流量H2吹除,使反应室的杂质浓度降到最低。
反应腔温度控制在1100℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,高纯磷烷流量采用20sccm,氢气流量采用150L/min,TCS硅源气体流量采用10g/min,高阻外延层生长速率为2.5μm/min,得到N型高阻外延层,外延厚度18μm。
外延生长结束后,对高阻外延层的电阻率进行测试,结果如图4的纵向电阻率分布图所示。外延层电阻率可达到412Ω·cm,本发明的制备工艺有效控制重掺硼元素仅用于综合衬底中砷掺杂剂原子,没有在外延层形成多余的PN结,没有造成重掺硼对高阻外延层的硼沾污。本发明的硅外延材料制备工艺可有效抑制砷掺杂剂原子的自掺杂影响,得到符合低电容TVS器件应用的高阻外延层。
本发明附图4中标注了3个参考点的电阻率数值,分别是407Ω·cm、412Ω·cm、390Ω·cm。
实施例2:
一种适用于低电容TVS用的硅外延材料制备方法,包括如下步骤:
本实施例2在预备重掺砷衬底片、对反应腔清洁方面与实施例1相同,实施例2不再过多赘述。
基座预包SiN:用化学气相法抛光清洁石墨基座,石墨基座表面有高纯的碳化硅涂层。在1130℃下,向反应腔体内通入高纯三氯氢硅、高纯氢气和高纯氮气,其化学反应物SiN对石墨基座进行包裹。SiN的沉积速率为3μm/min,SiN的沉积厚度优选7μm。包裹SiN结束后基座降至室温备用。
SiN固相转移:将预备好的重掺砷衬底装入包裹SiN的石墨基座上,升温至1150℃后,通入高纯氢气和高纯HCl气体的混合气,H2流量为150L/min,HCL气体流量0.8L/min,时间6min,在高温HCL促进下,基座上预包裹的SiN往衬底背面转移,完成后H2吹扫10min。
外延生长:
反应腔温度控制在1150℃,通入高纯硼烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,硼烷流量采用80sccm,氢气流量采用100L/min,TCS硅源气体流量采用2g/min,重掺硼的缓冲层沉积速率为0.2μm/min,缓冲层的厚度为0.5μm,得到P型重掺硼缓冲层。
通入大流量H2吹除,使反应室的杂质浓度降到最低。
反应腔温度控制在1115℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,高纯磷烷流量采用5sccm,氢气流量采用150L/min,TCS硅源气体流量采用6g/min,高阻外延层生长速率为1.5μm/min,得到N型高阻外延层,外延厚度10μm。
外延生长结束后,对高阻外延层的电阻率进行测试,结果附图5的纵向电阻率分布图所示。外延层电阻率可达到477Ω·cm,本发明的制备工艺有效控制重掺硼元素仅用于综合衬底中砷掺杂剂原子,没有在外延层形成多余的PN结,没有造成重掺硼对高阻外延层的硼沾污。本发明的硅外延材料制备工艺可有效抑制砷掺杂剂原子的自掺杂影响,得到符合低电容TVS器件应用的高阻外延层。
本发明附图5中标注了3个参考点的电阻率数值,分别是477Ω·cm、447Ω·cm、302Ω·cm。
实施例3:
一种适用于低电容TVS用的硅外延材料制备方法,包括如下步骤:
本实施例3在预备重掺砷衬底片、对反应腔清洁方面与实施例1、实施例2相同,实施例3不再过多赘述。
基座预包SiN:用化学气相法抛光清洁石墨基座,石墨基座表面有高纯的碳化硅涂层。在1130℃下,向反应腔体内通入高纯三氯氢硅、高纯氢气和高纯氮气,其化学反应物SiN对石墨基座进行包裹。SiN的沉积速率为2.5μm/min,SiN的沉积厚度为5μm。包裹SiN结束后基座降至室温备用。
SiN固相转移:将预备好的重掺砷衬底装入包裹SiN的石墨基座上,升温至1180℃后,通入高纯氢气和高纯HCl气体的混合气,H2流量为200L/min,HCL气体流量1L/min,时间4min,在高温HCL促进下,基座上预包裹的SiN往衬底背面转移,完成后H2吹扫10min。
(5)外延生长:
反应腔温度控制在1150℃,通入高纯硼烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,硼烷流量采用110sccm,氢气流量采用100L/min,TCS硅源气体流量采用3g/min,重掺硼的缓冲层沉积速率为0.3μm/min,缓冲层的厚度为1μm,得到P型重掺硼缓冲层。
通入大流量H2吹除,使反应室的杂质浓度降到最低。
反应腔温度控制在1130℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,高纯磷烷流量采用13sccm,氢气流量采用150L/min,TCS硅源气体流量采用8g/min,高阻外延层生长速率为2.0μm/min,得到N型高阻外延层,外延厚度15μm。
外延生长结束后,对高阻外延层的电阻率进行测试,结果如附图6的纵向电阻率分布图所示。外延层电阻率可达到630Ω·cm,本发明的制备工艺有效控制重掺硼元素仅用于综合衬底中砷掺杂剂原子,没有在外延层形成多余的PN结,没有造成重掺硼对高阻外延层的硼沾污。本发明的硅外延材料制备工艺可有效抑制砷掺杂剂原子的自掺杂影响,得到符合低电容TVS器件应用的高阻外延层。
本发明附图6中标注了3个参考点的电阻率数值,分别是630Ω·cm、587Ω·cm、398Ω·cm。
对比例1:
为了验证基座不预先包SiN,是否会造成砷掺杂剂原子对外延层的自掺杂,本发明给出了对比实施例1,如下:
一种适用于低电容TVS用的硅外延材料制备方法,包括如下步骤:
预备衬底片:选择衬底电阻率<0.002Ωcm,背封层为二氧化硅(LTO)+多晶硅(POLY)的重掺砷衬底。
对反应腔清洁:对反应腔体所有石英件以及石英钟罩内壁,拆腔进行充分的湿法清洗和干法的HCL清洗,清除吸附在反应石英腔内壁和石英件的杂质原子和其他淀积残留物。
外延生长:
反应腔温度控制在1150℃,通入高纯硼烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,硼烷流量采用110sccm,氢气流量采用100L/min,TCS硅源气体流量采用3g/min,重掺硼的缓冲层沉积速率为0.3μm/min,缓冲层的厚度为1μm,得到P型重掺硼缓冲层。
通入大流量H2吹除,使反应室的杂质浓度降到最低。
反应腔温度控制在1130℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,高纯磷烷流量采用13sccm,氢气流量采用150L/min,TCS硅源气体流量采用8g/min,高阻外延层生长速率为2.0μm/min,得到N型高阻外延层,外延厚度15μm。
外延生长结束后,对高阻外延层的电阻率进行测试,结果如图7的纵向电阻率分布图所示。外延层电阻率不超过13Ω·cm,不符合低电容TVS器件对高阻外延层的要求。
本发明附图7中标注了3个参考点的电阻率数值,分别是12.5Ω·cm、12.4Ω·cm、12Ω·cm。
对比例2:
为了验证本发明重掺硼缓冲层工艺对砷掺杂剂原子的抑制作用,本发明改变硼烷的流量和P型缓冲层的厚度,给出了对比实施例2,如下:
一种适用于低电容TVS用的硅外延材料制备方法,包括如下步骤:
本对比例2在预备重掺砷衬底片、对反应腔清洁方面与实施例1-3相同,此处不再过多赘述。
基座预包SiN:选用全新石墨基座,石墨基座表面有高纯的碳化硅涂层。在1150℃下,向反应腔体内通入高纯三氯氢硅、高纯氢气和高纯氮气,其化学反应物SiN对石墨基座进行包裹。SiN的沉积速率为2.5μm/min,SiN的沉积厚度5μm。包裹SiN结束后基座降至室温备用。
SiN固相转移:将预备好的重掺砷衬底装入包裹SiN的石墨基座上,升温至1180℃后,通入高纯氢气和高纯HCl气体的混合气,氢气和HCl的纯度为5N以上。H2流量为200L/min,HCL气体流量1L/min,时间4min,在高温HCL促进下,基座上预包裹的SiN往衬底背面转移,完成后H2吹扫10min。
外延生长:
反应腔温度控制在1150℃,通入高纯硼烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,硼烷流量采用170sccm,氢气流量采用100L/min,TCS硅源气体流量采用4g/min,重掺硼的缓冲层沉积速率为0.4μm/min,缓冲层的厚度为2μm,得到P型重掺硼缓冲层。
通入大流量H2吹除,使反应室的杂质浓度降到最低。
反应腔温度控制在1130℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,高纯磷烷流量采用13sccm,氢气流量采用150L/min,TCS硅源气体流量采用8g/min,高阻外延层生长速率为2μm/min,得到N型高阻外延层,外延厚度15μm。
外延生长结束后,对高阻外延层的电阻率进行测试,结果如图8的纵向电阻率分布图所示。外延层电阻率达到260Ω·cm以上,但在外延层形成多余的PN结。所以在外延生长时控制硼烷流量和缓冲层的厚度是关键因素,硼烷流量过大或者缓冲层厚度过厚,会形成PN结,同样不符合器件使用。
以上所述仅为本发明的较佳结构和实施方式,本发明的保护范围并不以上述结构和实施方式为限,但凡本领域普通技术人员根据本发明所揭示内容所作的结构和方法的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。

Claims (10)

1.一种低电容TVS用硅外延材料的制备方法,其特征在于,包括如下步骤:
预备衬底片:所述衬底片为重掺砷衬底,电阻率<0.002Ω cm,背封层为二氧化硅与多晶硅;
基座预包SiN:向外延反应腔内通入纯度为5N以上的三氯氢硅、氢气和氮气,其化学反应物SiN对石墨基座进行包裹;
SiN固相转移:将所述重掺砷的硅衬底置于所述包裹SiN的石墨基座上,在1130-1180℃通入纯度为5N以上的氢气和HCl气体的混合气,基座上预包裹的SiN向所述硅衬底背面固相转移,完成后氢气吹扫反应腔;
外延生长P型重掺硼缓冲层:反应腔温度控制在1130℃~1150℃,通入高纯硼烷和氢气混合气体,并通入高纯TCS硅源气体,在所述重掺砷衬底表面沉积P型重掺硼缓冲层,所述硼烷流量为80~150sccm,所述缓冲层的厚度为0.5~1.2μm。
外延生长N型高阻外延层:反应腔温度控制在1100~1130℃,通入高纯磷烷和高纯氢气的混合气体,并通入高纯TCS硅源气体,在重掺硼缓冲层上生长N型高阻外延层。
2.根据权利要求1所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述基座预包SiN时,温度控制在1130℃,SiN的沉积速率为2~3μm/min,SiN的沉积厚度为3-7μm。
3.根据权利要求2所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述SiN的沉积厚度优选5μm。
4.根据权利要求1所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述SiN固相转移时,H2流量为100-200L/min,HCL气体流量0.5~1L/min,通入时间为4~8min,H2吹扫时间为10min。
5.根据权利要求1所述的低电容TVS用硅外延材料的制备方法,其特征在于:外延生长P型重掺硼缓冲层时氢气流量为100L/min,TCS硅源气体流量为2~4g/min,重掺硼缓冲层沉积速率为0.2~0.4μm/min。
6.根据权利要求5所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述缓冲层的厚度优选1μm。
7.根据权利要求1所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述外延生长N型高阻外延层时,磷烷流量为5~20sccm,氢气流量为150L/min,TCS硅源气体流量6~10g/min,高阻外延层生长速率为1.5~2.5μm/min,外延厚度10~18μm。
8.根据权利要求7所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述N型外延厚度优选15μm。
9.根据权利要求7所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述N型高阻外延层的电阻率大于150Ω·cm。
10.根据权利要求1所述的低电容TVS用硅外延材料的制备方法,其特征在于:所述石墨基座有高纯的碳化硅涂层。
CN202311786830.7A 2023-12-22 2023-12-22 一种低电容tvs用硅外延材料的制备方法 Pending CN117766378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311786830.7A CN117766378A (zh) 2023-12-22 2023-12-22 一种低电容tvs用硅外延材料的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311786830.7A CN117766378A (zh) 2023-12-22 2023-12-22 一种低电容tvs用硅外延材料的制备方法

Publications (1)

Publication Number Publication Date
CN117766378A true CN117766378A (zh) 2024-03-26

Family

ID=90317751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311786830.7A Pending CN117766378A (zh) 2023-12-22 2023-12-22 一种低电容tvs用硅外延材料的制备方法

Country Status (1)

Country Link
CN (1) CN117766378A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN104947183A (zh) * 2015-05-29 2015-09-30 中国电子科技集团公司第四十六研究所 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
CN106653570A (zh) * 2016-12-21 2017-05-10 南京国盛电子有限公司 一种重掺衬底反型高阻ic外延片的制备方法
US20170141097A1 (en) * 2014-12-09 2017-05-18 Madhur Bobde TVS Structures for High Surge AND Low Capacitance
CN107099840A (zh) * 2017-04-18 2017-08-29 中国电子科技集团公司第四十六研究所 一种瞬变电压抑制二极管用硅外延片的制备方法
CN109371471A (zh) * 2018-11-30 2019-02-22 上海晶盟硅材料有限公司 双层外延片的生长方法及双层外延片
US20200312657A1 (en) * 2019-04-01 2020-10-01 Siliconix Incorporated Virtual wafer techniques for fabricating semiconductor devices
CN115295399A (zh) * 2022-08-17 2022-11-04 上海积塔半导体有限公司 具有背封层的结构及其制备方法与半导体结构的制备方法
CN116825613A (zh) * 2023-08-24 2023-09-29 中国电子科技集团公司第四十六研究所 一种igbt用硅外延生长过程报警补救的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141097A1 (en) * 2014-12-09 2017-05-18 Madhur Bobde TVS Structures for High Surge AND Low Capacitance
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法
CN104947183A (zh) * 2015-05-29 2015-09-30 中国电子科技集团公司第四十六研究所 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
CN106653570A (zh) * 2016-12-21 2017-05-10 南京国盛电子有限公司 一种重掺衬底反型高阻ic外延片的制备方法
CN107099840A (zh) * 2017-04-18 2017-08-29 中国电子科技集团公司第四十六研究所 一种瞬变电压抑制二极管用硅外延片的制备方法
CN109371471A (zh) * 2018-11-30 2019-02-22 上海晶盟硅材料有限公司 双层外延片的生长方法及双层外延片
US20200312657A1 (en) * 2019-04-01 2020-10-01 Siliconix Incorporated Virtual wafer techniques for fabricating semiconductor devices
CN115295399A (zh) * 2022-08-17 2022-11-04 上海积塔半导体有限公司 具有背封层的结构及其制备方法与半导体结构的制备方法
CN116825613A (zh) * 2023-08-24 2023-09-29 中国电子科技集团公司第四十六研究所 一种igbt用硅外延生长过程报警补救的方法

Similar Documents

Publication Publication Date Title
CN106757324B (zh) 一种硅外延片的制造方法
KR100870507B1 (ko) 트리실란을 사용한, 혼합 기판상의 증착
JP4982355B2 (ja) ゲルマニウム膜の形成方法
US10907273B2 (en) Growing epitaxial 3C-SiC on single-crystal silicon
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP3914064B2 (ja) 混晶膜の成長方法及び装置
CN115787092A (zh) 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用
JP2009277757A (ja) 半導体装置の製造方法
CN101724896A (zh) 一种非选择性生长锗硅外延的方法
CN117766378A (zh) 一种低电容tvs用硅外延材料的制备方法
CN116259534A (zh) 碳化硅外延方法
US7947552B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JPH1041321A (ja) バイポーラトランジスタの製造方法
CN105671631B (zh) 一种原位清洗200mm-300mm外延设备基座背面的方法
WO2002103090A2 (en) A method of growing a semiconductor layer
CN113793802A (zh) 晶圆背封结构及制造方法
TWI679678B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
Nagao et al. Crystalline film quality in reduced pressure silicon epitaxy at low temperature
EP0371901A2 (en) Thick epitaxial films with abrupt junctions
JP4404888B2 (ja) 混晶膜の成長方法
JPS6052574B2 (ja) エピタキシヤル成長方法
JP2003528443A5 (zh)
WO2018078385A1 (en) Coated wafer
JPS62293611A (ja) シリコンのエピタキシヤル成長方法
Racanelli et al. Growth of Epitaxial Layers of GexSi1− x by UHV/CVD

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination