CN113793802A - 晶圆背封结构及制造方法 - Google Patents
晶圆背封结构及制造方法 Download PDFInfo
- Publication number
- CN113793802A CN113793802A CN202111070680.0A CN202111070680A CN113793802A CN 113793802 A CN113793802 A CN 113793802A CN 202111070680 A CN202111070680 A CN 202111070680A CN 113793802 A CN113793802 A CN 113793802A
- Authority
- CN
- China
- Prior art keywords
- substrate
- wafer back
- epitaxial layer
- sealing structure
- oxidation process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 238000000034 method Methods 0.000 claims abstract description 95
- 239000010410 layer Substances 0.000 claims abstract description 79
- 230000003647 oxidation Effects 0.000 claims abstract description 47
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 47
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 39
- 229910052760 oxygen Inorganic materials 0.000 claims description 39
- 239000001301 oxygen Substances 0.000 claims description 39
- 239000007789 gas Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Abstract
本发明提供了一种晶圆背封结构的制造方法，包括：提供一衬底，所述衬底为重掺杂衬底，所述衬底具有相对设置的第一表面和第二表面，所述衬底的第一表面上形成有外延层；在所述外延层的表面、所述外延层和所述衬底的侧壁上形成保护层；在所述衬底的第二表面形成晶圆背封结构；去除所述外延层的表面、所述外延层和所述衬底的侧壁上的保护层。进一步的所述晶圆背封结构采用热氧化工艺生成，由于晶圆背封结构采用热氧化工艺，需要消耗衬底生长的晶圆背封结构，致密性高，在后续进行炉管工艺时，避免了晶圆背封结构脱落的问题；同时由于在形成晶圆背封结构时，衬底上第一表面的外延层被保护层保护，避免外延层被消耗破坏。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种晶圆背封结构及制造方法。
背景技术
目前，图像传感器芯片产品使用的晶圆通常为重掺杂P型衬底，晶圆的电阻率(Resistivity)约为0.01Ω·cm。重掺杂衬底上再生长一层外延层，但外延生长过程的温度很高(通常为1130℃)，衬底中掺杂剂会扩散出来，这种现象被称为“自掺杂(auto-doping)效应”，需要保护层来防止制造过程中衬底中的硼大量析出，影响外延层的电学性能。因此，目前采用化学气相沉积(CVD)的方式在衬底的第一表面和侧壁上沉积LTO薄膜(lowtemperature oxide film)，然后采用刻蚀工艺去除侧壁的LTO薄膜，并翻转衬底，将没有沉积LTO薄膜的衬底的第二表面朝上放置，也就是说，将没有沉积LTO薄膜的衬底第二表面远离承载台，然后，进行外延层的生长。但目前厂商对机台硬件(hardware)改造，已消除自掺杂效应，无需先形成LTO薄膜保护衬底产生自掺杂效应。
晶圆制造商背封材料采用低温二氧化硅(low temperature oxide deposition，LTO deposition)工艺，后续芯片制造会执行炉管工艺，具体的，会采用垂直式炉管机台生长一层垫氧，但LTO薄膜与碳化硅舟(SIC boat)的热膨胀系数的差异较大，使得背面LTO薄膜剥落产生缺陷，影响产品的良率。
发明内容
本发明的目的在于提供一种晶圆背封结构及制造方法，以解决重掺杂P型衬底背面LTO薄膜脱落的问题。
为解决上述技术问题，本发明提供一种晶圆背封结构的制造方法，包括：
提供一衬底，所述衬底具有相对设置的第一表面和第二表面，所述衬底的第一表面上形成有外延层；
在所述外延层的表面、所述外延层和所述衬底的侧壁上形成保护层；
在所述衬底的第二表面形成晶圆背封结构；
去除所述外延层的表面、所述外延层和所述衬底的侧壁上的保护层。
可选的，形成晶圆背封结构的工艺为热氧化工艺。
可选的，所述热氧化工艺包括先执行干氧氧化工艺，再执行湿氧氧化工艺。
可选的，所述干氧氧化工艺的温度为700℃-750℃，所述湿氧氧化工艺的温度为930℃-980℃。
可选的，所述干氧氧化工艺的气体包含氧气，所述湿氧氧化工艺的气体包含氢气和氧气。
可选的，所述晶圆背封结构的厚度为3800埃-4200埃。
可选的，形成保护层的工艺为化学气相沉积工艺。
可选的，所述保护层的厚度为800埃-1200埃。
可选的，采用湿法刻蚀工艺去除所述外延层的表面、所述外延层和所述衬底的侧壁上的保护层，所述湿法刻蚀工艺同时去除所述衬底上的部分晶圆背封结构。
基于同一发明构思，本发明还提供了一种晶圆背封结构，采用上述所述的晶圆背封结构的制造方法制备，包括：
衬底，包括相对设置的第一表面和第二表面；
外延层，位于所述衬底的第一表面上；
晶圆背封结构，位于所述衬底的第二表面上。
与现有技术相比，本发明的有益效果如下：
本发明提供一种晶圆背封结构及制造方法，先在衬底上第一表面形成外延层，再在所述外延层的表面、所述外延层和所述衬底的侧壁上形成保护层，进而在所述衬底的第二表面形成晶圆背封结构；进一步的所述晶圆背封结构采用热氧化工艺生成，由于晶圆背封结构采用热氧化工艺，致密性高，在后续进行炉管工艺时，避免了晶圆背封结构脱落的问题；由于晶圆背封结构采用热氧化工艺，产生的氧化层的膨胀系数与碳化硅舟的膨胀系数更接近，避免在后续制程中由于膨胀系数的差异导致的晶圆背封结构脱落的问题；同时由于在形成晶圆背封结构时，衬底上第一表面的外延层被保护层保护，避免外延层被消耗破坏。
附图说明
图1是本发明实施例的晶圆背封结构的制造方法流程图；
图2至图5是本发明实施例的晶圆背封结构的制造方法对应的结构示意图；
图中，
100-衬底；101-外延层；102-保护层；103-晶圆背封结构；。
具体实施方式
以下结合附图和具体实施例对本发明提出的晶圆背封结构及制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本发明实施例的晶圆背封结构的制造方法流程图；如图1所示，本发明实施例提供一种晶圆背封结构的制造方法，包括：
步骤S10，提供一衬底，所述衬底具有相对设置的第一表面和第二表面，所述衬底的第一表面上形成有外延层；
步骤S20，在所述外延层的表面、所述外延层和所述衬底的侧壁上形成保护层；
步骤S30，在所述衬底的第二表面形成晶圆背封结构；
步骤S40，去除所述外延层的表面、所述外延层和所述衬底的侧壁上的保护层。
图2至图5是本发明实施例的晶圆背封结构的制造方法对应的结构示意图，下面结合附图2～图5对本实施例提供的沟槽的形成方法其各个步骤进行详细说明。
请参考图2，提供一衬底100。所述衬底100的材料可以为半导体材料，所述半导体材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)，或者还可以为其它的半导体材料，例如砷化镓等Ⅲ-Ⅴ族化合物。需要说明是，衬底100为重掺杂衬底，所述衬底100的电阻率例如是0.01Ω·cm-0.05Ω·cm，衬底100可以是掺杂有Sb、As、P、N等的N型衬底，也可以是掺杂有Ga、In、B等的P型衬底，在本实施例中，所述衬底100例如是重掺杂P型衬底，所述衬底100的厚度例如是750μm-770μm。
所述衬底100具有相对设置的第一表面(本实施例中可以称之为正面)和第二表面(本实施例中可以称之为背面)，所述衬底100的第一表面上形成有外延层101。将所述衬底100放置在外延炉内，升温至指定温度后，通入由例如惰性气体所携带的反应气体，在衬底100的第一表面上形成外延层101。外延层101可以是与衬底100材料相同而为同质外延层，也可以是与衬底100材料不同的异质外延。在本实施例中，外延炉可以采用(液相外延的)桶式炉、平板外延炉或单片外延炉。外延温度依照生长速率和外延层质量控制需要而合理设定，例如为700℃-1300℃。形成的外延层101具有第一厚度，该第一厚度大于最终形成高压器件所需的外延层厚度，也即大于避免器件击穿的最小厚度。在本实施例中，所述外延层101的厚度例如是4μm-6μm。在一些实施例中，外延炉中还可以通入例如为B2H6、PH3、AsH3等的掺杂气体，使得外延层101与衬底100的掺杂类型相同，以降低导通电阻，防止界面处形成寄生二极管。在一些实施例中，形成外延层101之前，还可以在衬底100上先沉积形成缓冲层，缓冲层材质依照外延层101与衬底100之间晶格常数匹配需要而不同，例如为Si、Ge、GaN等，例如可通过化学气相沉积方法沉积形成缓冲层。在本实施例中，外延层101内还可以掺杂离子，外延层101内掺杂离子的掺杂浓度可以小于衬底100内掺杂离子的掺杂浓度。
请参考图3，在所述外延层101的表面、所述外延层101和所述衬底100的侧壁上形成保护层102。将形成有外延层101的衬底100放置在CVD腔体中，采用化学气相沉积工艺形成保护层102。在本实施例中，采用高深宽比工艺(HARP，High Aspect Ratio Process)形成保护层102。在所述高深宽比沉积工艺中，所述工艺气体例如是包括TEOS(正硅酸乙酯)和O3，优选地，TEOS流量例如为500sccm-3000sccm，O3流量例如为10000sccm-30000sccm。所述保护层102例如是氧化硅，所述保护层102的厚度例如是800埃-1200埃。
请参考图4，在所述衬底100的第二表面形成晶圆背封结构103。所述晶圆背封结构103例如是氧化层，采用热氧化工艺形成晶圆背封结构103。所述热氧化工艺包括先执行干氧氧化工艺，再执行湿氧氧化工艺。所述干氧氧化工艺的温度例如是700℃-750℃，所述湿氧氧化工艺的温度例如是930℃-980℃。所述干氧氧化工艺的气体为氧气，所述氧气的气体流量例如是10slm-15slm。所述湿氧氧化工艺的气体为氢气和氧气，所述氢气和氧气的气体比例例如是4:4-7.5:4，也就是说，具体实施时，所述氢气和氧气的气体可以分别是4L，所述氢气和氧气的气体也可以分别是7.5L和4L。所述晶圆背封结构103的厚度例如是3800埃-4200埃。所述热氧化工艺先采用温度稍低的干氧氧化工艺(例如700℃-750℃)，避免所述衬底100中的重掺杂离子逸出，生长一定厚度的氧化层后，执行湿氧氧化工艺，温度升高(例如是930℃-980℃)，通入氢气和氧气，增加了氧化层的生长速率，降低了工艺时间。
采用热氧化工艺形成的晶圆背封结构103是通过氧气和所述衬底100中的Si在高温下反应生成氧化层，致密性好，在后续芯片制造采用垂直式炉管机台生长一层垫氧工艺时，不会造成背面晶圆背封结构剥落而产生缺陷，影响产品的良率。
由于采用热氧化工艺形成的晶圆背封结构103的致密性好，采用热氧化工艺形成的晶圆背封结构103的刻蚀速率(Etch Rate，ER)也低，低温二氧化硅的刻蚀速率是热氧化的氧化硅的刻蚀速率的1.5倍，因此，采用热氧化工艺形成的晶圆背封结构103增加了后续制程返工次数承受能力，也就是说，当后续工艺需要多次返工时，采用热氧化工艺形成的晶圆背封结构103依然可以保护所述衬底100不被侵蚀，无需重新生成晶圆背封结构，节省了生产成本。
由于采用热氧化工艺形成的晶圆背封结构103的热膨胀系数与碳化硅舟的膨胀系数更接近，因此，在后续芯片制造会采用垂直式炉管机台生长一层垫氧的工艺中，所述晶圆背封结构103不会因为膨胀系数与碳化硅舟热膨胀系数的差异较大，而使得晶圆背封结构103剥落产生缺陷，影响产品的良率。
请参考图5，在形成晶圆背封结构103之后，采用湿法刻蚀工艺去除所述外延层101的表面、所述外延层101和所述衬底100的侧壁上的保护层102，所述湿法刻蚀工艺同时去除所述衬底上的部分晶圆背封结构103。所述湿法刻蚀工艺的溶液例如是稀释的氢氟酸(dilute HF,DHF)溶液。经过所述湿法刻蚀工艺后，所述晶圆背封结构103的厚度剩余例如是2800埃-3200埃。在所述湿法刻蚀工艺之前，可以采用化学机械研磨(CMP)工艺调整所述保护层102的厚度，以使得通过湿法刻蚀工艺后获得需要的晶圆背封结构的厚度，也就是说，所述保护层102的厚度可以任意依据实验需求调整，无需为了和所述晶圆背封结构103刻蚀厚度保持一致，通过化学机械研磨工艺，可以灵活设置所述保护层102和所述晶圆背封结构103的厚度。
请继续参考图5，基于同一发明构思，本发明实施例还提供了一种晶圆背封结构，采用上述所述的晶圆背封结构的制造方法制备，包括：
衬底100，包括相对设置的第一表面和第二表面；
外延层101，位于所述衬底100的第一表面上；
晶圆背封结构103，位于所述衬底100的第二表面上。
其中，所述衬底100例如是重掺杂P型衬底，所述衬底100的电阻率例如是0.01Ω·cm-0.05Ω·cm。所述晶圆背封结构103采用热氧化工艺形成。所述热氧化工艺包括干氧氧化工艺和湿氧氧化工艺，先执行干氧氧化工艺再执行湿氧氧化工艺。
综上可见，在本发明实施例提供的一种晶圆背封结构及制造方法，通过先在衬底上第一表面形成外延层，再在所述外延层的表面、所述外延层和所述衬底的侧壁上形成保护层，进而在所述衬底的第二表面形成晶圆背封结构；进一步的所述晶圆背封结构采用热氧化工艺生成，由于晶圆背封结构采用热氧化工艺，需要消耗衬底生长的晶圆背封结构，致密性高，在后续进行炉管工艺时，避免了晶圆背封结构脱落的问题；由于晶圆背封结构采用热氧化工艺，产生的氧化层的膨胀系数与碳化硅舟的膨胀系数更接近，避免在后续制程中由于膨胀系数的差异导致的晶圆背封结构脱落的问题；同时由于在形成晶圆背封结构时，衬底上第一表面的外延层被保护层保护，避免外延层被消耗破坏。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种晶圆背封结构的制造方法，其特征在于，包括：
提供一衬底，所述衬底为重掺杂衬底，所述衬底具有相对设置的第一表面和第二表面，所述衬底的第一表面上形成有外延层；
在所述外延层的表面、所述外延层和所述衬底的侧壁上形成保护层；
在所述衬底的第二表面形成晶圆背封结构；
去除所述外延层的表面、所述外延层和所述衬底的侧壁上的保护层。
2.如权利要求1所述的晶圆背封结构的制造方法，其特征在于，形成晶圆背封结构的工艺为热氧化工艺。
3.如权利要求2所述的晶圆背封结构的制造方法，其特征在于，所述热氧化工艺包括先执行干氧氧化工艺，再执行湿氧氧化工艺。
4.如权利要求3所述的晶圆背封结构的制造方法，其特征在于，所述干氧氧化工艺的温度为700℃-750℃，所述湿氧氧化工艺的温度为930℃-980℃。
5.如权利要求3所述的晶圆背封结构的制造方法，其特征在于，所述干氧氧化工艺的气体包含氧气，所述湿氧氧化工艺的气体包含氢气和氧气。
6.如权利要求1所述的晶圆背封结构的制造方法，其特征在于，所述晶圆背封结构的厚度为3800埃-4200埃。
7.如权利要求1所述的晶圆背封结构的制造方法，其特征在于，形成保护层的工艺为化学气相沉积工艺。
8.如权利要求1或7所述的晶圆背封结构的制造方法，其特征在于，所述保护层的厚度为800埃-1200埃。
9.如权利要求1所述的晶圆背封结构的制造方法，其特征在于，采用湿法刻蚀工艺去除所述外延层的表面、所述外延层和所述衬底的侧壁上的保护层，所述湿法刻蚀工艺同时去除所述衬底上的部分晶圆背封结构。
10.一种晶圆背封结构，其特征在于，采用如权利要求1-8任一项所述的晶圆背封结构的制造方法制备，包括：
衬底，包括相对设置的第一表面和第二表面，所述衬底为重掺杂衬底；
外延层，位于所述衬底的第一表面上；
晶圆背封结构，位于所述衬底的第二表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111070680.0A CN113793802A (zh) | 2021-09-13 | 2021-09-13 | 晶圆背封结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111070680.0A CN113793802A (zh) | 2021-09-13 | 2021-09-13 | 晶圆背封结构及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113793802A true CN113793802A (zh) | 2021-12-14 |
Family
ID=79183140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111070680.0A Withdrawn CN113793802A (zh) | 2021-09-13 | 2021-09-13 | 晶圆背封结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113793802A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115642112A (zh) * | 2022-11-24 | 2023-01-24 | 西安奕斯伟材料科技有限公司 | 一种用于硅片的背封装置及背封方法 |
-
2021
- 2021-09-13 CN CN202111070680.0A patent/CN113793802A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115642112A (zh) * | 2022-11-24 | 2023-01-24 | 西安奕斯伟材料科技有限公司 | 一种用于硅片的背封装置及背封方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183134B2 (en) | Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces | |
| TWI404123B (zh) | 半導體膜之選擇性磊晶成長 | |
| KR100870507B1 (ko) | 트리실란을 사용한, 혼합 기판상의 증착 | |
| US7550370B2 (en) | Method of forming thin SGOI wafers with high relaxation and low stacking fault defect density | |
| US20060211210A1 (en) | Material for selective deposition and etching | |
| US8119494B1 (en) | Defect-free hetero-epitaxy of lattice mismatched semiconductors | |
| JP2006511096A (ja) | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 | |
| US8518809B2 (en) | Manufacturing method of silicon carbide single crystal | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| US20160126337A1 (en) | Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method | |
| SE533083C2 (sv) | Förfarande för framställning av halvledaranordning | |
| CN113793802A (zh) | 晶圆背封结构及制造方法 | |
| US20240087961A1 (en) | Fin Loss Prevention | |
| US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
| US8102052B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| EP4299802A1 (en) | Nitride semiconductor substrate and manufacturing method therefor | |
| US7776679B2 (en) | Method for forming silicon wells of different crystallographic orientations | |
| US20240038531A1 (en) | Substrate modification for superlattice critical thickness improvement | |
| KR102417484B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| JP2003528443A5 (zh) | ||
| TW202420399A (zh) | 用於超晶格臨界厚度改良之基板修飾 | |
| JPH09266175A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| KR102128495B1 (ko) | 에피택셜 웨이퍼 | |
| KR101063908B1 (ko) | 에피택셜 웨이퍼의 제조장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211214 |