CN104103499A - 一种8″肖特基管用硅外延片的制造方法 - Google Patents

一种8″肖特基管用硅外延片的制造方法 Download PDF

Info

Publication number
CN104103499A
CN104103499A CN201410375368.6A CN201410375368A CN104103499A CN 104103499 A CN104103499 A CN 104103499A CN 201410375368 A CN201410375368 A CN 201410375368A CN 104103499 A CN104103499 A CN 104103499A
Authority
CN
China
Prior art keywords
epitaxial
growth
layer
epitaxial wafer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410375368.6A
Other languages
English (en)
Other versions
CN104103499B (zh
Inventor
马林宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING GUOSHENG ELECTRONIC CO Ltd
Original Assignee
NANJING GUOSHENG ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING GUOSHENG ELECTRONIC CO Ltd filed Critical NANJING GUOSHENG ELECTRONIC CO Ltd
Priority to CN201410375368.6A priority Critical patent/CN104103499B/zh
Publication of CN104103499A publication Critical patent/CN104103499A/zh
Application granted granted Critical
Publication of CN104103499B publication Critical patent/CN104103499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种8″肖特基管用硅外延片的制造方法，其步骤为：选择合适的气腐流量和气腐时间，减小气腐杂质在外延反应器的浓度，以减小外延生长时的自掺杂。第一层外延生长：在高浓度的衬底表面生长一层纯度外延层，对衬底片表面和边缘进行包封，控制其生长温度、生长速率和外延时间，以使包封层达到理想效果，同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率；选择合适的外延条件，使外延片的形变最小。第二层外延生长：生长一层电阻率和厚度符合器件要求的外延层。

Description

一种8″肖特基管用硅外延片的制造方法
技术领域
本发明涉及一种硅外延片，具体而言，是一种8″肖特基管用硅外延片的制造方法。
背景技术
肖特基二极管，Schottky Barrier Diode,缩写成SBD，SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的，因此，SBD也称为金属－半导体二极管或表面势垒二极管，它是一种热载流子二极管。
肖特基二极管是低功耗、大电流、超高速半导体器件，其反向恢复时间极短，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安，这些优良特性是快恢复二极管所无法比拟的。典型的肖特基整流管的内部电路结构是以N型半导体为基片，在上面形成用砷作掺杂剂的N-外延层，阳极使用钼或铝等材料制成阻档层，用二氧化硅来消除边缘区域的电场，提高管子的耐压值。N型基片具有很小的通态电阻，其掺杂浓度较外延层层要高100倍，在基片下边形成N+阴极层，其作用是减小阴极的接触电阻，通过调整结构参数，N型基片和阳极金属之间便形成肖特基势垒，当在肖特基势垒两端加上正向偏压时，肖特基势垒层变窄，其内阻变小；反之，若在肖特基势垒两端加上反向偏压时，肖特基势垒层则变宽，其内阻变大。
8″肖特基管采用大规模集成电路精细加工技术，故对外延片表面的颗粒要求极高，对外延片的弯曲度、翘曲度、平整度和局部平整度有极高的要求，8″肖特基管要实现大电流、低导通压降和较小的反向漏电，对外延材料的晶格结构和电阻率分布的均匀性有特殊的要求，也对外延层体内和表面的金属含量有较高的要求，目前国际上一般采用单片外延炉生长功率肖特基管用外延片，我们目前用ASM单片外延炉生产肖特基管用外延片，其一些主要的参数都达到国外的技术水平。
肖特基管用外延片材料要求平区电阻率的均匀性≤3％，过渡区宽度小于1μm，而且所用衬底为重掺As或重掺P。众所周知，在N+衬底上生长电阻率高而均匀性好的外延层是极其困难的，理想的外延层与衬底的界面过渡区是陡峭的，然而在实际生长条件下，有二种重要因素影响到过度区的分布情况：一是杂质原子由高浓度衬底向外延层的固态扩散，其最终的杂质分布为余误差函数分布；二是外延生长时的汽相自掺杂；汽相自掺杂对过度区有几方面的影响：杂质从衬底背面和衬底边缘的蒸发；杂质从衬底正面的蒸发；杂质从衬底正面向外延层扩散。所谓汽相自掺杂是在外延生长时，首先是HCL气腐后产生的高浓度杂质，留在反应室内，虽经大流量气体吹除，仍有部分杂质留在外延表面的滞留层内，在外延生长时作为掺杂杂质进入外延层里，其次是衬底表面、边缘、背面的杂质在高温时逃逸到气相中，致使衬底与外延层界面杂质浓度过高，造成过度区加宽，从而减少外延层的有效厚度。同时汽相自掺杂不仅对外延层表面经向电阻率分布的均匀性产生很大的影响，由于边缘和背面杂质的自掺杂作用，也使边缘的电阻率低于中心的电阻率，而且对过渡区产生较大的影响，也造成中心区和边缘区过渡区大小的不一致。其结果是外延片中心电阻率高，边缘电阻率低，制成器件时其反向击穿电压VR是中间大边缘小，正向导通电压VF也是中间大边缘小，这不仅减小了外延片参数控制的范围，增加了控制难度，也造成器件电参数的离散。
发明内容
针对现有技术中过渡区的大小和电阻率的均匀性直接影响肖特基管的反向击穿电压以及表面平整度直接影响肖特基管的加工精度等问题，本发明提供了一种8″肖特基管用硅外延片的制造方法，是依据自掺杂的产生机理及抑制方法和固体扩散的理论而发展起来的一种硅外延新型技术，目的是在其后的器件高温工艺中阻挡衬底的杂质向外延层扩散，最大限度的减小固体扩散的影响，以减少过度区宽度，保证器件的电参数的一致性。
本发明的技术解决方案是：一种8″肖特基管用硅外延片的制造方法，其步骤为：
步骤一：控制HCl的气腐量：选择合适的HCl流量和气腐时间，选择气腐温度为1130℃，气腐的时间4分钟和HCl流量10L/min，气腐后使用大流量的H气吹除残留杂质，减小气腐杂质在外延反应器的浓度；
步骤二：第一层外延生长：在高浓度的衬底表面生长一层纯度外延层，对衬底片表面和边缘进行包封，控制其生长温度、生长速率和外延时间，以使包封层达到理想效果，同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率；其合适的外延条件为：气腐温度1130℃、气腐流量10L/min、生长温度1090℃、生长速率0.5～0.8μm/min，这样才能保证外延片表面的平整度和局部平整度；
步骤三：第二层外延生长：生长一层电阻率和厚度符合器件要求的外延层，生长温度为1130℃，生长速率为1～1.2μm/min。
上述所述第一层外延生长时掺杂流量为0L/min；第二层外延生长时掺杂流量为15～35L/min。
本发明的有益效果是：本发明目的是在其后的器件高温工艺中阻挡衬底的杂质向外延层扩散，最大限度的减小固-固扩散的影响，以减少过度区宽度，保证器件的电参数的一致性。同时生长纯度薄层外延层，可大大提高外延层表面电阻率的均匀性和减少过度区宽度，也可大大提高器件的电性能和成品率；本发明采用生长的外延层杂质分布比常规的外延工艺有显著改善，也可大大提高器件的电性能和成品率。
附图说明
图1为肖特基二极管结构原理图A和B；
图2为外延设备生长室示意图；
图3为采用本发明生长的外延层浓度分布示意图。
具体实施方式
以下通过附图和具体实施例对本发明技术方案做进一步的说明。
如图1、图2所示，图1为肖特基二极管结构原理A和B；图2为外延设备生长室示意图。本发明所用的设备是美国ASM公司生产的ASM-2000型外延炉。图2中基座是高纯石墨表面经裂解处理，用红外光加热，氢纯化器用分子筛吸附,纯度为99.99999％。
在本实施例中，反应器及衬底清洗：石英钟罩及石英支架在进行高阻外延前必须认真清洗，以清除吸附在内壁的杂质原子和残留物。
石墨基座处理：无论是衬底包硅，还是外延生长，基座都必须重新处理，以去除基座表面的高浓度杂质。
外延气相腐蚀：气相腐蚀的目的是去除衬底表面的氧化层和金属沾污，使外延层生长在一清洁的硅表面。但是，在气腐时硅表面层中的高浓度杂质会转移到气相中，严重影响到外延层的过渡区宽度，也影响到器件的击穿电压和导通电阻。在气腐时严格控制气腐速率和气腐时间，既保证了衬底表面的清洁，又使转移到气相中的杂质最少，以保证过渡区的理想分布。气腐温度1130℃，气腐的时间4分钟和HCl流量15L/min，既保证了衬底表面的清洁，又使转移到气相中的杂质最少，以保证过渡区的理想分布。
第一层外延生长时温度为1090℃，淀积速率为0.5～0.8μm/min。由于自掺杂与杂质挥发有关，而杂质的挥发量又与衬底面积成正比，为了抑制自掺杂，必须采用适当的生长温度和生长速率，生长一薄的纯度外延层，覆盖在整个衬底片的表面和边缘；减少外延生长时的自掺杂，也减小外延生长时的过渡区，使外延片表面的电阻率均匀性更好，第一层外延生长时掺杂流量为0L/min。
第二层外延生长时温度为1130℃，淀积速率为1～1.2μm/min。第一次外延结束后，经过气相吹除，气相吹除的时间和气流量要能使反应室的杂质浓度降到最低，通入适量的掺杂源，按器件规范要求生长一层电阻率平坦的外延层，第二层外延生长时掺杂流量为15～35L/min。
如图3所示，图3为采用本发明生长的外延层浓度分布示意图，图中浅色曲线是现有工艺技术得到的SRP分布，深色曲线是用本专利工艺技术得到的SRP分布(右上曲线)。由图可知，深色SRP分布曲线的过渡区、平区浓度、表面浓度均好于现有技术，本发明方法所采用多项外延工艺技术有效地控制了自掺杂和过渡区分布，所生产的硅外延片完全符合器件的要求。
以上所述，本发明的上述方案都只能认为是对本发明的说明而不能限制本发明，权利要求书指出了本发明的范围，而上述的说明并未指出本发明的范围，因此，在于本发明的权利要求书相当的含义和范围内的任何改变，都应认为是包括在权利要求书的范围内。

Claims (3)

1.一种8″肖特基管用硅外延片的制造方法，其特征在于：
气腐条件的选择：气腐温度1130℃，气腐的时间4分钟和HCl流量15L/min的确定；
第一层外延生长：在高浓度的衬底表面生长一层纯度外延层，对衬底片表面和边缘进行包封，控制其生长温度、生长速率和外延时间，以使包封层达到理想效果，同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率；选择合适的外延条件，保证外延片表面的平整度和过渡区分布；
第二层外延生长：生长一层电阻率和厚度符合器件要求的外延层。
2.根据权利要求1所述的硅外延片的制造方法，其特征在于：第一层外延生长时生长温度1090℃，淀积速率为0.5～0.8μm/min；第二层外延生长时生长温度1130℃，淀积速率为1～1.2μm/min。
3.根据权利要求1所述的硅外延片的制造方法，其特征在于：第一层外延生长时掺杂流量为0L/min；第二层外延生长时掺杂流量为15～35L/min。
CN201410375368.6A 2014-07-31 2014-07-31 一种8英寸肖特基管用硅外延片的制造方法 Active CN104103499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410375368.6A CN104103499B (zh) 2014-07-31 2014-07-31 一种8英寸肖特基管用硅外延片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410375368.6A CN104103499B (zh) 2014-07-31 2014-07-31 一种8英寸肖特基管用硅外延片的制造方法

Publications (2)

Publication Number Publication Date
CN104103499A true CN104103499A (zh) 2014-10-15
CN104103499B CN104103499B (zh) 2017-05-03

Family

ID=51671538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410375368.6A Active CN104103499B (zh) 2014-07-31 2014-07-31 一种8英寸肖特基管用硅外延片的制造方法

Country Status (1)

Country Link
CN (1) CN104103499B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575772A (zh) * 2015-12-25 2016-05-11 河北普兴电子科技股份有限公司 Frd用硅外延片制备方法
CN106653570A (zh) * 2016-12-21 2017-05-10 南京国盛电子有限公司 一种重掺衬底反型高阻ic外延片的制备方法
CN108767053A (zh) * 2018-03-23 2018-11-06 南京国盛电子有限公司 一种新型红外探测器bib硅外延片的制造方法
CN115305566A (zh) * 2022-10-12 2022-11-08 广州粤芯半导体技术有限公司 外延层的制备方法以及含外延层的半导体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845303A (zh) * 2006-04-17 2006-10-11 南京国盛电子有限公司 5″功率mos管用硅外延片的制造方法
CN101047122A (zh) * 2006-12-20 2007-10-03 南京国盛电子有限公司 6″vdmos管用硅外延片的制造方法
US20110132255A1 (en) * 2009-09-25 2011-06-09 Sumco Corporation Method for producing epitaxial silicon wafer
CN102157359A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 6英寸powermos管外延层的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845303A (zh) * 2006-04-17 2006-10-11 南京国盛电子有限公司 5″功率mos管用硅外延片的制造方法
CN101047122A (zh) * 2006-12-20 2007-10-03 南京国盛电子有限公司 6″vdmos管用硅外延片的制造方法
US20110132255A1 (en) * 2009-09-25 2011-06-09 Sumco Corporation Method for producing epitaxial silicon wafer
CN102157359A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 6英寸powermos管外延层的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575772A (zh) * 2015-12-25 2016-05-11 河北普兴电子科技股份有限公司 Frd用硅外延片制备方法
CN106653570A (zh) * 2016-12-21 2017-05-10 南京国盛电子有限公司 一种重掺衬底反型高阻ic外延片的制备方法
CN106653570B (zh) * 2016-12-21 2019-12-03 南京国盛电子有限公司 一种重掺衬底反型高阻ic外延片的制备方法
CN108767053A (zh) * 2018-03-23 2018-11-06 南京国盛电子有限公司 一种新型红外探测器bib硅外延片的制造方法
CN115305566A (zh) * 2022-10-12 2022-11-08 广州粤芯半导体技术有限公司 外延层的制备方法以及含外延层的半导体

Also Published As

Publication number Publication date
CN104103499B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
CN100501925C (zh) 6″vdmos管用硅外延片的制造方法
EP0062471B1 (en) Thin film solar cell
CN102187463A (zh) 半导体装置及其制造方法
CN104103499A (zh) 一种8″肖特基管用硅外延片的制造方法
CN102610500A (zh) N型重掺杂碳化硅薄膜外延制备方法
CN102157359A (zh) 6英寸powermos管外延层的制造方法
JP2008211171A (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
CN100390937C (zh) 5英寸功率mos管用硅外延片的制造方法
CN104409345B (zh) 一种大功率pin器件硅外延片的制造方法
CN103928320A (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN102290337B (zh) 低压tvs用硅外延片的制造方法
CN107785452B (zh) 双本征Ge阻挡层GeSn合金PIN光电探测器
JP2014045183A (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
CN104882366A (zh) 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
CN109545842A (zh) 碳化硅器件终端结构及其制作方法
CN111613527A (zh) 一种基于Mg离子注入与高温退火工艺实现氮化镓p型掺杂的方法
CN113981370A (zh) 一种深紫外透明的高导电性Si掺杂Ga2O3薄膜及其制备方法
Li et al. Electrical and photoelectric properties of p-Si/n+-6H-SiC heterojunction non-ultraviolet photodiode
US20110220198A1 (en) Method and Device Utilizing Strained AZO Layer and Interfacial Fermi Level Pinning in Bifacial Thin Film PV Cells
CN102332497B (zh) 毫米波雪崩二极管用硅外延片的制造方法
CN104078354B (zh) 功率半导体器件及其制造方法
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
Taube et al. Electrical properties of isotype and anisotype ZnO/4H-SiC heterojunction diodes
CN103094073B (zh) 半绝缘碳化硅衬底钛欧姆接触电极的制备方法
CN115377224A (zh) 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant