WO2014021365A1 - 半導体構造物、半導体装置及び該半導体構造物の製造方法 - Google Patents

半導体構造物、半導体装置及び該半導体構造物の製造方法 Download PDF

Info

Publication number
WO2014021365A1
WO2014021365A1 PCT/JP2013/070708 JP2013070708W WO2014021365A1 WO 2014021365 A1 WO2014021365 A1 WO 2014021365A1 JP 2013070708 W JP2013070708 W JP 2013070708W WO 2014021365 A1 WO2014021365 A1 WO 2014021365A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
single crystal
carbide single
crystal layer
type silicon
Prior art date
Application number
PCT/JP2013/070708
Other languages
English (en)
French (fr)
Inventor
児島　一聡
世陽 紀
哲哉 宮澤
秀一 土田
中山　浩二
哲郎 逸見
勝則 浅野
Original Assignee
独立行政法人産業技術総合研究所
一般財団法人電力中央研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人産業技術総合研究所, 一般財団法人電力中央研究所 filed Critical 独立行政法人産業技術総合研究所
Priority to US14/418,897 priority Critical patent/US9496345B2/en
Publication of WO2014021365A1 publication Critical patent/WO2014021365A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure

Abstract

【課題】機械的強度に優れ、かつ、導電時の抵抗を低減可能な半導体構造物、半導体装置及び該半導体構造物の製造方法を提供すること。 【解決手段】本発明の半導体構造物は、少なくとも、α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含み、かつ厚みが５０μｍ以上であるｐ型炭化珪素単結晶層を有することを特徴とする。また、本発明の半導体構造物の製造方法は、少なくとも、炭化珪素源及びアルミニウム源を導入してｐ型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程が、１，５００℃以上１，７００℃以下の温度条件及び５×１０３Ｐａ以上２５×１０３Ｐａ以下の圧力条件で実施されることを特徴とする。

Description

半導体構造物、半導体装置及び該半導体構造物の製造方法
　本発明は、不純物物質としてのアルミニウムを高濃度で含むｐ型炭化珪素単結晶層を有する半導体構造物、半導体装置及び該半導体構造物の製造方法に関する。
　電気エネルギーの利用において、生成から利用までの間に多段階の電力変換（交流・直流変換、電圧や周波数変換）が行われており、多数の半導体パワーデバイスが用いられている。これら半導体パワーデバイスを低損失化、高性能化することは電力利用の大幅節減につながる。特に、太陽光発電、風力発電、コジェネレーション等が接続された将来の電気エネルギーネットワーク（スマートグリッド）においては、電力の安定供給を実現するために超高電圧・高効率電力変換器が必須となる。この変換器において、超高耐圧（１３ｋＶ超）かつ低損失の半導体パワーデバイスがカギとなるが、Ｓｉ等の既存の半導体では実現不可能である。
　一方、ＳｉＣは、Ｓｉに比べて絶縁破壊電界強度が約１０倍、禁制帯幅と熱伝導率が約３倍という優れた物性を持ち、しかも広範囲の伝導性制御（ｎ型、ｐ型とも）が容易な間接遷移型半導体であるので、Ｓｉでは到達できない超高耐圧の半導体パワーデバイスの実現を可能とする。
　超高耐圧の半導体パワーデバイスとしては、その特性を発揮するために不純物濃度が１×１０１５ｃｍ－３～１×１０１３ｃｍ－３で、厚みが１００μｍを超えるドリフト層を有することになるが、このドリフト層の抵抗が無視できなくなる。特に、ショットキーダイオードやＭＯＳＦＥＴといったユニポーラー動作のデバイスではドリフト層の抵抗の影響が顕著になる。これを回避するために、伝導度変調を利用できるバイポーラ動作デバイス、例えばＰｉＮダイオード、ＩＧＢＴ　（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）が利用される。
　ｎ型ドリフト層を用いるｎ－ｃｈ　ＩＧＢＴは、ｐ型ドリフト層を用いるｐ－ｃｈ　ＩＧＢＴに比べて、ＭＯＳＦＥＴのチャンネル抵抗が低いこと、ｎ型ドリフト層の少数キャリアライフタイムが長いことからｐ－ｃｈ　ＩＧＢＴに比べてオン抵抗をより低減することが可能である。
　ｎ－ｃｈ　ＩＧＢＴを作製するためには、一般的にはｐ型炭化珪素単結晶基板上にｎ型ドリフト層を１００μｍ以上エピタキシャル成長させ、そのドリフト層表面にＭＯＳＦＥＴを形成させる必要がある。この時、ｎ型ドリフト層としては、極めて高品質な結晶であることが求められる。特に、バイポーラ動作をする炭化珪素デバイスでは、ドリフト層中に基底面転位が存在すると、導通時に基底面転位が拡張し、積層欠陥を発生させ、この積層欠陥が導通時の抵抗となりオン抵抗が増加することが分かっている。
　ドリフト層は、エピタキシャル成長により作製されるが、ドリフト層に存在する基底面転位は、基本的に下地となる炭化珪素単結晶基板から伝搬したものである。そのため、炭化珪素単結晶基板が低転位密度であることが求められる。
　炭化珪素単結晶基板は、昇華法により作製されるが、ｎ型の炭化珪素単結晶基板の高品質化が非常に進んでおり、転位密度数１００ｃｍ－３、基底面転位密度ゼロといった結晶も得られている。
　一方、ｐ型の炭化珪素単結晶基板は、高品質化が進んでおらず、ｎ型同様の高品質炭化珪素単結晶基板を得ることはできていない。加えて、ｐ型炭化珪素単結晶基板は、高不純物濃度化が難しく、ｎ型炭化珪素単結晶基板の場合、比抵抗２０ｍΩｃｍ以下のものを製作可能なのに比べ、ｐ型炭化珪素単結晶基板の場合、比抵抗は、数Ωｃｍ程度とｎ型に比べて一桁から二桁高抵抗である。そのため、ｐ型炭化珪素単結晶基板を用いるｎ－ｃｈ　ＩＧＢＴでは、単結晶基板の抵抗が無視できなくなる。
　このような課題に対して、高品質なｎ型基板を用いて、そのｎ型基板上にｎ型ドリフト層を１００～１８０μｍ程度エピタキシャル成長させ、更にｐ型層を数μｍの厚みでエピタキシャル成長させ、その後、ｎ型基板を除去し、その基板を除去した面にＭＯＳＦＥＴを形成し、ＩＧＢＴ構造とする方法が提案されている（非特許文献１、２参照）。
　しかしながら、この方法では、実際に素子作製プロセスを実施する際のウエハ厚みは、ドリフト層の厚みとなることから、ドリフト層の厚みだけでウエハとしての機械的強度を維持することが困難で、６インチ等の大口径ウエハを用いて素子作製プロセスを実施する際にウエハが破損してしまう問題がある。特に１０ｋＶ前後のＩＧＢＴの場合、必要とされるドリフト層の厚みは、１００μｍ前後となり、ドリフト層の厚みだけでは機械的強度を維持することができない。
　このウエハの破損を回避するためには、最後に成長させるｐ型層を厚く成長させ、機械的強度を維持する必要がある。しかしながら、エピタキシャル成長によりｐ型単結晶薄膜を厚く、且つ不純物を高濃度にドーピングすることは困難で、これまでの事例では、膜厚８０μｍ～１００μｍで、Ａｌの不純物濃度が５．３×１０１８ｃｍ－３程度のものしか報告されていない（非特許文献３参照）。
　この程度のＡｌの不純物濃度では、その比抵抗が数１００ｍΩｃｍ程度と大きくなり、導通時の抵抗増加要因となってしまう。これは、炭化珪素単結晶中のＡｌの活性化率が数％から１０％と低いことによる。一方、ｎ型単結晶薄膜では、ｎ型不純物となる窒素の活性化率がほぼ１００％であるため、不純物濃度が５．３×１０１８ｃｍ－３程度の場合でも、２０ｍΩｃｍ程度と低抵抗になる。
　ここで、非特許文献３に開示されている方法では、ウエハの機械的強度を付与するため、エピタキシャル成長時の成長温度を２，０００℃とし、ｐ型炭化珪素単結晶基板を製造する温度に近い、非常に高い成長温度条件を採用している。このような高温の成長温度とすれば、２００μｍ／ｈの高速成長でエピタキシャル成長層を成長させることができると同時に厚膜化による機械的強度を得ることができる。
　しかしながら、ＡｌのＳｉＣ中への取り込みにおける成長温度の影響については、成長温度に反比例することが分かっており（非特許文献４参照）、成長温度を高温条件にするにつれて、ｐ型炭化珪素単結晶層としてのエピタキシャル成長層に導入されるＡｌの量が減少することから、非特許文献３の方法では、ｐ型炭化珪素単結晶層におけるＡｌの不純物濃度を高濃度にすることが困難であるという問題がある。
Ｍ．Ｋ．Ｄａｓ，Ｑ．Ｊ．Ｚｈａｎｇ，Ｒ．Ｃａｌｌａｎａｎ，Ｃ．Ｃａｐｅｌｌ，Ｊ．Ｃｌａｙｔｏｎ，Ｍ．Ｄｏｎｏｆｒｉｏ，Ｓ．Ｈａｎｅｙ，Ｆ．Ｈｕｓｎａ，Ｃ．Ｊｏｎａｓ，Ｊ．Ｒｉｃｈｍｏｎ　ａｎｄ　Ｊ．Ｊ．Ｓｕｍａｋｅｒｉｓ，Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　６００－６０３，１１８３（２００９） Ｘ．Ｗａｎｇ　ａｎｄ　Ｊ．Ａ，Ｃｏｏｐｅｒ，ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　５７，５１１（２０１０） Ｍ．Ａ．Ｆａｎｔｏｎ，Ｂ．Ｅ．Ｗｅｉｌａｎｄ　ａｎｄ　Ｊ．Ｍ．Ｒｅｄｗｉｎｇ，Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ　３１０，４０８８（２００８） Ｋ．Ｋｏｊｉｍａ，Ｓ．Ｋｕｒｏｄａ，Ｈ．Ｏｋｕｍｕｒａ　ａｎｄ　Ｋ．Ａｒａｉ，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ　８３，７９（２００６）
　本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、機械的強度に優れ、かつ、導電時の抵抗を低減可能な半導体構造物、半導体装置及び該半導体構造物の製造方法を提供することを目的とする。
　前記課題を解決するため本発明者らが鋭意検討を行った結果、エピタキシャル成長技術を用いてＳｉＣ中に高濃度にＡｌドーピングを行いながらエピタキシャル層の厚膜化を行うことにより、機械的強度に優れ、かつ、低抵抗なｐ型エピタキシャルウエハが作製できることの知見を得た。
　本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
　＜１＞　少なくとも、α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含み、かつ厚みが５０μｍ以上であるｐ型炭化珪素単結晶層を有することを特徴とする半導体構造物。
　＜２＞　　ｐ型炭化珪素単結晶層の比抵抗が１００ｍΩｃｍ以下である前記＜１＞に記載の半導体構造物。
　＜３＞　ｐ型炭化珪素単結晶層に含まれるアルミニウムの不純物濃度が、１×１０２０ｃｍ－３以上である前記＜１＞から＜２＞のいずれかに記載の半導体構造物。
　＜４＞　更に、ｐ型炭化珪素単結晶層と接合する、α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であるｎ型炭化珪素単結晶層を有する前記＜１＞から＜３＞のいずれかに記載の半導体構造物。
　＜５＞　総厚みが２５０μｍ以上である前記＜１＞から＜４＞のいずれかに記載の半導体構造物。
　＜６＞　（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成され、前記α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含むｐ型炭化珪素単結晶層と、前記α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であり、前記ｐ型炭化珪素単結晶層と接合して配されるｎ型炭化珪素単結晶層と、を有することを特徴とする半導体構造物。
　＜７＞　ｐ型炭化珪素単結晶層の厚みが０．５μｍ以上である前記＜６＞に記載の半導体構造物。
　＜８＞　ｐ型炭化珪素単結晶層の比抵抗が１００ｍΩｃｍ以下である前記＜６＞から＜７＞のいずれかに記載の半導体構造物。
　＜９＞　総厚みが２５０μｍ以上である前記＜６＞から＜８＞のいずれかに記載の半導体構造物。
　＜１０＞　更に、α型の結晶構造を有し、窒素を１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下の不純物濃度で含み、かつ厚みが１０μｍ以下である第１ｎ型炭化珪素単結晶層と、前記α型の結晶構造を有し、アルミニウムを１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下の不純物濃度で含み、かつ厚みが０．５μｍ以上５μｍ以下である第１ｐ型炭化珪素単結晶層と、を有し、（０００１）面に対して０°を超え８°以下傾斜させた前記α型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記第１ｎ型炭化珪素単結晶層と、第２ｎ型炭化珪素単結晶層としてｎ型炭化珪素単結晶層と、前記第１ｐ型炭化珪素単結晶層と、第２ｐ型炭化珪素単結晶層としてｐ型炭化珪素単結晶層とが、この順で形成される前記＜６＞から＜９＞いずれかに記載の半導体構造物。
　＜１１＞　更に、α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下の不純物濃度で含み、かつ厚みが１μｍ以下である第３ｎ型炭化珪素単結晶層を有し、前記第３ｎ型炭化珪素単結晶層が第２ｎ型炭化珪素単結晶層と第１ｐ型炭化珪素単結晶層との間に配される前記＜１０＞に記載の半導体構造物。
　＜１２＞　厚みのばらつきを示すＴＴＶの数値が、オフ基板が有するＴＴＶの数値以下である前記＜６＞から＜１１＞のいずれかに記載の半導体構造物。
　＜１３＞　ＩＧＢＴ半導体装置として、前記＜１０＞から＜１２＞のいずれかに記載された半導体構造物の［０００－１］Ｃ面上にＭＯＳ構造が形成されたことを特徴とする半導体装置。
　＜１４＞　前記＜１＞から＜１２＞のいずれかに記載の半導体構造物の製造方法であって、少なくとも、炭化珪素源及びアルミニウム源を導入してｐ型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程が、１，５００℃以上１，７００℃以下の温度条件及び５×１０３Ｐａ以上２５×１０３Ｐａ以下の圧力条件で実施されることを特徴とする半導体構造物の製造方法。
　＜１５＞　エピタキシャル成長工程におけるｐ型炭化珪素単結晶層のエピタキシャル成長速度が、１５μｍ／ｈ以上１００μｍ／ｈ以下である前記＜１４＞に記載の半導体構造物の製造方法。
　＜１６＞　炭化珪素源としてシランガス及びプロパンガスを用い、前記炭化珪素源のキャリアガスとして水素ガスを用いる前記＜１４＞から＜１５＞のいずれかに記載の半導体構造物の製造方法。
　＜１７＞　ｐ型炭化珪素単結晶層が、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成される前記＜１４＞から＜１６＞のいずれかに記載の半導体構造物の製造方法。
　＜１８＞　更に、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であるｎ型炭化珪素単結晶層を形成するｎ型炭化珪素単結晶層形成工程を有し、エピタキシャル成長工程が、前記ｎ型炭化珪素単結晶層を下地層として、ｐ型炭化珪素単結晶層をエピタキシャル成長させる工程である前記＜１４＞から＜１７＞のいずれかに記載の半導体構造物の製造方法。
　＜１９＞　更に、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下の不純物濃度で含み、かつ厚みが１０μｍ以下である第１ｎ型炭化珪素単結晶層を形成する第１ｎ型炭化珪素単結晶層形成工程と、前記第１ｎ型炭化珪素単結晶層上に、前記α型の結晶構造を有し、前記窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上である第２ｎ型炭化珪素単結晶層を形成する第２ｎ型炭化珪素単結晶層形成工程と、前記第２ｎ型炭化珪素単結晶層上に、前記α型の結晶構造を有し、アルミニウムを１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下の不純物濃度で含み、かつ厚みが０．５μｍ以上５μｍ以下である第１ｐ型炭化珪素単結晶層を形成する第１ｐ型炭化珪素単結晶層形成工程と、を有し、エピタキシャル成長工程が、前記第１ｐ型炭化珪素単結晶層を下地層として、ｐ型炭化珪素単結晶層をエピタキシャル成長させる工程である前記＜１４＞から＜１８＞のいずれかに記載の半導体構造物の製造方法。
　＜２０＞　更に、第２ｎ型炭化珪素単結晶層上に、α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下の不純物濃度で含み、かつ厚みが１μｍ以下である第３ｎ型炭化珪素単結晶層を形成する第３ｎ型炭化珪素単結晶層形成工程を有し、第１ｐ型炭化珪素単結晶層形成工程が、前記第３ｎ型炭化珪素単結晶層上に第１ｐ型炭化珪素単結晶層を形成する工程である前記＜１９＞に記載の半導体構造物の製造方法。
　＜２１＞　更に、エピタキシャル成長工程後、第２ｎ型炭化珪素単結晶層と第１ｎ型炭化珪素単結晶層とを剥離させ、オフ基板及び前記第１ｎ型炭化珪素単結晶層を除去する除去工程を有する前記＜１９＞から＜２０＞のいずれかに記載の半導体構造物の製造方法。
　本発明によれば、従来技術における前記諸問題を解決することができ、機械的強度に優れ、かつ、導電時の抵抗を低減可能な半導体構造物、半導体装置及び該半導体構造物の製造方法を提供することができる。
図１は、第１の実施形態に係る半導体構造物の断面構造を示す説明図である。 図２は、第２の実施形態に係る半導体構造物の断面構造を示す説明図である。 図３は、第３の実施形態に係る半導体構造物の断面構造を示す説明図である。 図４は、第４の実施形態に係る半導体構造物の断面構造を示す説明図である。 図５は、第５の実施形態に係る半導体装置の断面構造を示す説明図である。 図６は、ｐ型炭化珪素単結晶層のＡｌ不純物の活性化率を示す図である。 図７は、ｐ型炭化珪素単結晶層中に取り込まれたＡｌの濃度と、そのｐ型炭化珪素単結晶層の比抵抗との関係を示す図である。 図８は、ｐ型炭化珪素単結晶層の断面ＳＥＭ像である。 図９（ａ）は、実施例２に係る半導体構造物を示す概略図である。 図９（ｂ）は、図９（ａ）に示す半導体構造物から基板を除去した構造を示す概略図である。 図１０は、実施例３に係る半導体構造物のｐ型炭化珪素単結晶層の成長表面を撮影した顕微鏡写真を示す図である。 図１１は、実施例４に係る半導体構造物のｐ型炭化珪素単結晶層の成長表面を撮影した顕微鏡写真を示す図である。
（半導体構造及び半導体装置）
　本発明の半導体構造及び半導体装置の各実施形態を以下に説明する。
＜第１実施形態＞
　本発明の半導体構造は、少なくとも、α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含み、かつ厚みが５０μｍ以上であるｐ型炭化珪素単結晶層を有する。
　前記不純物濃度が1×１０１９ｃｍ－３以上であると、アルミニウムの活性化率が高まり、導電時の抵抗を低減させることができる。その理由としては、高濃度にアルミニウムが添加されたことにより、添加されたアルミニウム同士の平均的な距離が近くなり、そのためクーロンポテンシャルが遮蔽されて、アルミニウムが価電子帯からホールを捕獲しなくなり、活性化率が高くなったものと考えられる。この効果は、前記不純物濃度に比例して得られるので、前記不純物濃度としては、６×１０１９ｃｍ－３以上がより好ましく、１×１０２０ｃｍ－３以上であると、アルミニウムの活性化率が１００％になり、特に好ましい。
　なお、前記不純物濃度としては、高いほど好ましいが、上限値としては、１×１０２１ｃｍ－３程度である。
　前記ｐ型炭化珪素単結晶層の厚みが５０μｍ以上であると、半導体装置製造プロセスに必要な機械的強度として十分な機械的強度を得ることができる。また、このような観点から前記厚みとしては、１００μｍ以上がより好ましい。
　なお、前記ｐ型炭化珪素単結晶層の厚みの上限値としては、必要以上の機械的強度を付与することにより製造効率が低下することを回避する観点から、３００μｍ程度である。
　また、前記ｐ型炭化珪素単結晶層の比抵抗としては、低いほど好ましく、例えば、１００ｍΩｍ以下であることが好ましく、２０ｍΩｍ以下がより好ましい。この時のアルミニウムの活性化率としては、５％以上が好ましく、１００％がより好ましい。なお、前記比抵抗の下限値としては、５ｍΩｍ程度が好ましい。
　前記ｐ型炭化珪素単結晶層中の炭化珪素（ＳｉＣ）の結晶構造は、α型とされる。このような結晶構造を有すると、大口径且つ高品質なα型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、前述のｐ型炭化珪素単結晶の高品質化、及び素子応用に有利である。
　前記半導体構造物は、半導体装置の一部材として、前記ｐ型炭化珪素単結晶層だけで構成されていてもよいし、他の構造を有していてもよい。前記他の構造としては、特に制限はなく、基板、ｎ型半導体層が挙げられる。
　また、前記半導体構造物の総厚みとしては、特に制限はないが、前記半導体構造物を用いて形成される素子の形成プロセスに必要な機械的強度を付与する観点から、２５０μｍ以上であることが好ましい。なお、前記総厚みの上限値としては、３５０μｍ程度である。
　前記半導体構造物の一例として、図１に第１実施形態に係る半導体構造物の断面構造を示す。
　この第１実施形態に係る半導体構造物１は、ｎ型炭化珪素単結晶層２と、ｎ型炭化珪素単結晶層２と接合するｐ型炭化珪素単結晶層３とを有し、その接合面がｐ／ｎ接合とされる。
　ｐ型炭化珪素単結晶層３は、α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含み、かつ厚みが５０μｍ以上とされる。
　ｐ型炭化珪素単結晶層３が、このような構成を有すると、前記ｐ型炭化珪素単結晶層について説明した通り、機械的強度に優れ、導電時の抵抗を低減可能な半導体構造物を実現できる。
　ｎ型炭化珪素単結晶層２の炭化珪素の結晶構造としては、特に制限はないが、α型であると、大口径且つ高品質なα型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、ｎ型炭化珪素単結晶層の高品質化、及び素子応用に有利である。
　また、ｎ型炭化珪素単結晶層２中の窒素の濃度としては、特に制限はないが、１×１０１５ｃｍ－３以下であることが好ましい。前記濃度が１×１０１５ｃｍ－３を超えると、１０ｋＶを超える超高耐圧素子には適さなくなる。なお、前記濃度の下限値としては、５×１０１３ｃｍ－３程度が好ましい。
　また、ｎ型炭化珪素単結晶層２の厚みとしては、特に制限はないが、５０μｍ以上であると、機械的強度を維持する点で好ましい。なお、前記厚みの上限値としては、３００μｍ程度が好ましい。
＜第２実施形態＞
　また、本発明の他の半導体構造は、前記第１実施形態におけるｐ型炭化珪素単結晶層が、少なくとも、（０００１）面に対して、０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成され、前記α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含むｐ型炭化珪素単結晶層と、前記α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であり、前記ｐ型炭化珪素単結晶層と接合して配されるｎ型炭化珪素単結晶層と、を有する。
　前記ｐ型炭化珪素単結晶層中の不純物濃度が１×１０１９ｃｍ－３以上であると、アルミニウムの活性化率が高まり、導電時の抵抗を低減させることができる。また、このような観点から前記不純物濃度としては、６×１０１９ｃｍ－３以上がより好ましく、１×１０２０ｃｍ－３以上であると、アルミニウムの活性化率が１００％になり、特に好ましい。
　なお、前記不純物濃度としては、高いほど好ましいが、上限値としては、１×１０２１ｃｍ－３程度である。
　前記ｐ型炭化珪素単結晶層の厚みとしては、特に制限はないが、０．５μｍ以上であると、ｐ／ｎ接合構造を形成するのに十分な厚みである。また、機械的強度を維持するという観点から前記厚みとしては、５０μｍ以上がより好ましく、１００μｍ以上が特に好ましい。
　なお、前記ｐ型炭化珪素単結晶層の厚みの上限値としては、オン抵抗低減の観点並びに素子作製プロセスへの適合の観点から、３００μｍ程度が好ましい。
　また、前記ｐ型炭化珪素単結晶層の比抵抗としては、低いほど好ましく、例えば、１００ｍΩｍ以下であることが好ましく、２０ｍΩｍ以下がより好ましい。なお、前記比抵抗の下限値としては、５ｍΩｍ程度が好ましい。
　前記ｐ型炭化珪素単結晶層中の炭化珪素（ＳｉＣ）の結晶構造は、α型とされる。このような結晶構造を有すると、４Ｈ型の結晶構造を取ることができ、大口径且つ高品質な４Ｈ型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、表面平坦性に優れ、低欠陥密度、且つ高い電子移動度というエピタキシャル成長層の高品質化、並びに素子応用に有利である。
　前記ｎ型炭化珪素単結晶層の炭化珪素の結晶構造がα型であると、大口径且つ高品質なα型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、ｎ型炭化珪素単結晶層の高品質化、及び素子応用に有利である。
　また、前記ｎ型炭化珪素単結晶層中の窒素の濃度が１×１０１５ｃｍ－３を超えると、１０ｋＶを超える超高耐圧素子には適さなくなる。なお、前記濃度の下限値としては、５×１０１３ｃｍ－３程度が好ましい。
　また、前記ｎ型炭化珪素単結晶層２の厚みが５０μｍ以上であると、機械的強度を維持する点で好ましい。なお、前記厚みの上限値としては、３００μｍ程度が好ましい。
　前記オフ基板の傾斜角（オフ角）が、(０００１)面に対して０°を超え８°以下であると、ステップフロー成長により表面平坦性の優れた炭化珪素単結晶層を作製することができる。また、α型の結晶構造を有する炭化珪素単結晶製であると、大口径且つ高品質なα型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、エピタキシャル成長層の高品質化、及び素子応用に有利である。なお、前記傾斜角は、規格による数値を示し、誤差（±０．２５°）を許容する。例えば、８°規格のオフ基板であれば、８°の傾斜角に対して、±０．２５°の誤差を許容する。
　また、このオフ基板上に、前記ｐ型炭化珪素単結晶層を直接又は間接形成すると、ステップフロー成長により表面平坦性の優れた炭化珪素単結晶層を作製することができる。
　前記半導体構造物は、半導体装置の一部材として、前記オフ基板及び前記ｐ型炭化珪素単結晶層だけで構成されていてもよいし、他の構造を有していてもよい。前記他の構造としては、特に制限はなく、ｎ型半導体層が挙げられる。また、前記半導体構造物としては、最終的に前記オフ基板を取り除いて構成されていてもよい。
　また、前記半導体構造物の総厚みとしては、特に制限はないが、前記半導体構造物を用いて形成される素子の形成プロセスに必要な機械的強度を付与する観点から、２５０μｍ以上であることが好ましい。なお、前記総厚みの上限値としては、３５０μｍ程度である。
　前記半導体構造物の一例として、図２に第２実施形態に係る半導体構造物の断面構造を示す。
　この第２実施形態に係る半導体構造物１０は、オフ基板１１上に、ｎ型炭化珪素単結晶層１２と、ｎ型炭化珪素単結晶層１２と接合するｐ型炭化珪素単結晶層１３とを有し、その接合面がｐ／ｎ接合とされる。
　オフ基板１１としては、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板とされる。
　オフ基板１１が、このような構成を有すると、前記オフ基板について説明した通り、ステップフロー成長により表面平坦性の優れた炭化珪素単結晶層を作製することができる。
　ｐ型炭化珪素単結晶層１３は、α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含む層とされる。
　ｐ型炭化珪素単結晶層１３が、このような構成を有すると、前記ｐ型炭化珪素単結晶層について説明した通り、導電時の抵抗を低減可能な半導体構造物を実現できる。
　ｎ型炭化珪素単結晶層１２は、前記α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であり、前記ｐ型炭化珪素単結晶層と接合して配される。
　ｎ型炭化珪素単結晶層１２が、このような構成を有すると、前記ｎ型炭化珪素単結晶層について説明した通り、機械的強度に優れるとともに、ｐ／ｎ接合を有する超高耐圧素子に適した半導体構造物を実現することができる。
＜第３実施形態＞
　次に、前記半導体構造物の他の例として、図３に第３実施形態に係る半導体構造物の断面構造を示す。
　この第３実施形態に係る半導体構造物２０は、オフ基板２１上に、第１ｎ型炭化珪素単結晶層２２と、第２ｎ型炭化珪素単結晶層２３と、第１ｐ型炭化珪素単結晶層２４と、第２ｐ型炭化珪素単結晶層２５とが、この順に積層されて構成される。
　この第３実施形態に係る半導体構造物２０は、第２実施形態に係る半導体構造物１０の変形例であり、オフ基板２１、第２ｎ型炭化珪素単結晶層２３、第２ｐ型炭化珪素単結晶層２５は、それぞれ第２実施形態に係る半導体構造物１０における、オフ基板１１、ｎ型炭化珪素単結晶層１２、ｐ型炭化珪素単結晶層１３と同様の構成であるため、説明を省略し、第１ｎ型炭化珪素単結晶層２２及び第１ｐ型炭化珪素単結晶層２４について説明する。
　第１ｎ型炭化珪素単結晶層２２は、基板と第２ｎ型炭化珪素単結晶層との不純物濃度差によるストレスを緩和させる目的で配される。
　この第１ｎ型炭化珪素単結晶層２２は、α型の結晶構造を有し、窒素を１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下の不純物濃度で含み、かつ厚みが１０μｍ以下である層であることが好ましい。即ち、前記結晶構造がα型であると、４Ｈ型の結晶構造を取ることができ、大口径且つ高品質な４Ｈ型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、表面平坦性に優れ、低欠陥密度といったｎ型炭化珪素単結晶層の高品質化が可能であり、前記不純物濃度が１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下であると、基板と第１ｎ型炭化珪素単結晶層との不純物濃度差によるストレスを緩和に適しており、前記厚みが１０μｍ以下であると、前記基板と第２ｎ型炭化珪素単結晶層との不純物濃度差によるストレスの緩和に適している。なお、前記厚みの下限値としては、５μｍ程度が好ましい。
　第１ｐ型炭化珪素単結晶層２４は、導通時にキャリア注入により伝導度変調を生じさせる目的で配される。
　この第１ｐ型炭化珪素単結晶層２４は、α型の結晶構造を有し、アルミニウムを１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下の不純物濃度で含み、かつ厚みが０．５μｍ以上５μｍ以下である層であることが好ましい。即ち、前記結晶構造がα型であると、４Ｈ型の結晶構造を取ることができ、大口径且つ高品質な４Ｈ型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、表面平坦性に優れ、低欠陥密度といったｎ型炭化珪素単結晶層の高品質化が可能であり、前記不純物濃度が１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下であると、キャリア注入に好ましく、前記厚みが０．５μｍ以上５μｍ以下であると、導通時の抵抗抑制に好ましい。
　また、第３実施形態に係る半導体構造物２０としては、厚みのばらつきを示すＴＴＶ（Ｔｏｔａｌ　Ｔｈｉｃｋｎｅｓｓ　Ｖａｒｉａｔｉｏｎ）の数値が、オフ基板２１が有するＴＴＶの数値以下であることが好ましい。このような構造を有すると、半導体装置作製工程上好ましい。なお、ＴＴＶは、光の干渉を利用したウエハ厚みの面内ばらつきを非破壊、非接触で調べる装置を用いることにより、測定することができる。
　なお、第３実施形態に係る半導体構造物２０を製造した後、オフ基板２１及び第１ｎ型炭化珪素単結晶層２２を取り除くことで、残余の構造をＩＧＢＴ半導体装置形成用の半導体ウエハとして用いることができる。
＜第４実施形態＞
　次に、前記半導体構造物の他の例として、図４に第４実施形態に係る半導体構造物の断面構造を示す。
　この第４実施形態に係る半導体構造物３０は、オフ基板３１上に、第１ｎ型炭化珪素単結晶層３２と、第２ｎ型炭化珪素単結晶層３３と、第３ｎ型炭化珪素単結晶層３６と、第１ｐ型炭化珪素単結晶層３４と、第２ｐ型炭化珪素単結晶層３５とが、この順に積層されて構成される。
　この第４実施形態に係る半導体構造物３０は、第３実施形態に係る半導体構造物２０の変形例であり、第３ｎ型炭化珪素単結晶層３６以外のオフ基板３１、第１ｎ型炭化珪素単結晶層３２、第２ｎ型炭化珪素単結晶層３３、第１ｐ型炭化珪素単結晶層３４、第２ｐ型炭化珪素単結晶層３５は、それぞれ第３実施形態に係る半導体構造物２０における、オフ基板２１、第１ｎ型炭化珪素単結晶層２２、第２ｎ型炭化珪素単結晶層２３、第１ｐ型炭化珪素単結晶層２４、第２ｐ型炭化珪素単結晶層２５と同様の構成であるため、説明を省略し、第３ｎ型炭化珪素単結晶層３６について説明する。
　第３ｎ型炭化珪素単結晶層３６は、ｐ／ｎ接合界面の特性を改善する目的で配される。
　この第３ｎ型炭化珪素単結晶層３６は、α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下の不純物濃度で含み、かつ厚みが１μｍ以下である層であることが好ましい。即ち、前記結晶構造がα型であると、４Ｈ型の結晶構造を取ることができ、大口径且つ高品質な４Ｈ型炭化珪素単結晶基板上にホモエピタキシャル成長をさせることができ、表面平坦性に優れ、低欠陥密度といったｎ型炭化珪素単結晶層の高品質化が可能であり、前記不純物濃度が１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下であると、耐電圧特性上好ましい。また、前記厚みが１μｍ以下であると、前記のように耐電圧特性上好ましい。なお、前記厚みの下限としては、０．１μｍ程度である。
　また、第４実施形態に係る半導体構造物３０としては、第３実施形態に係る半導体構造物２０と同様に、厚みのばらつきを示すＴＴＶの数値が、オフ基板３１が有するＴＴＶの数値以下であることが好ましい。
　なお、第４実施形態に係る半導体構造物３０は、第３実施形態に係る半導体構造物２０と同様に、製造後、オフ基板３１及び第１ｎ型炭化珪素単結晶層３２を取り除くことで、残余の構造をＩＧＢＴ半導体装置形成用の半導体ウエハとして用いることができる。
＜第５実施形態＞
　次に、半導体装置の一例として、図５に第５実施形態に係る半導体装置の断面構造を示す。なお、第５実施形態に係る半導体装置は、半導体装置の例としてＩＧＢＴ半導体装置の構成例を示すものであり、本発明の前記半導体構造物は、この他の半導体装置にも適用することができる。
　この第５実施形態に係る半導体装置４０（ＩＧＢＴ半導体装置）は、第３実施形態に係る半導体構造物２０からオフ基板２１及び第１ｎ型炭化珪素単結晶層２２を取り除き、ＭＯＳ構造として、第２ｎ型炭化珪素単結晶層２３上に絶縁膜４６を介してゲート電極４７を形成したものに係る。即ち、符号４５は、第２ｐ型炭化珪素単結晶層を示し、符号４４は、第１ｐ型炭化珪素単結晶層を示し、符号４３は、第２ｎ型炭化珪素単結晶層を示し、これらの層は、それぞれ、第３実施形態に係る半導体構造物２０の第２ｐ型炭化珪素単結晶層２５、第１ｐ型炭化珪素単結晶層２４、第２ｎ型炭化珪素単結晶層２３と同様に構成される。
　絶縁膜４６及びゲート電極４７としては、特に制限はなく、公知の方法により形成することができる。なお、図５に示すＭＯＳ構造は、説明のために簡略化した一構成例であり、これに代えて、従来公知のＭＯＳ構造から目的に応じて適宜選択して形成することができる。
　このような半導体装置４０の構成によれば、ＩＧＢＴ半導体動作を発揮させることができ、機械的強度に優れ、低抵抗の半導体構造物をウエハとして利用した、超高耐圧かつ低損失の半導体パワーデバイスを実現することができる。
（半導体構造物の製造方法）
　本発明の半導体構造物の製造方法は、少なくとも、炭化珪素源及びアルミニウム源を導入してｐ型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、中でも、前記エピタキシャル成長工程を１，５００℃以上１，７００℃以下の温度条件及び５×１０３Ｐａ以上２５×１０３Ｐａ以下の圧力条件で実施することを技術の核とする。
　このようなエピタキシャル成長条件とすることで、前記本発明の機械的強度に優れ、かつ、導電時の抵抗を低減可能な半導体構造物の製造が実現可能とされる。
　即ち、アルミニウムを高濃度で含む前記ｐ型炭化珪素単結晶層を形成する場合、従来では、イオン注入技術を用いる方法しか存在しない。しかしながら、非特許文献１，２などに示されるように１８０μｍと厚いｎ型エピタキシャル膜に対して数μｍ程度しかｐ型炭化珪素単結晶が存在しないため、基板を除去してしまうと機械的強度が不十分で素子プロセス中にウエハが破損しやすくなる。しかし、前記半導体構造物の製造方法によれば、膜厚が厚く且つ低抵抗な前記ｐ型炭化珪素単結晶層をエピタキシャル成長させることができ、基板除去後も、素子プロセスに十分耐え得る機械的強度を確保することが可能となる。
　前記温度条件としては、前記数値範囲内である限り、特に制限はないが、１，５８０℃以上１，６５０℃以下がより好ましい。前記温度条件が１，５８０℃未満であると、三角欠陥による結晶性の低下やＳｉ液滴発生による成長速度の低下が生じ、厚い前記ｐ型炭化珪素単結晶層を適切な時間内に成長させることができないことがあり、１，６５０℃を超えると、キャリアガス（水素ガス）の水素エッチング効果が強くなり、成長速度及びＡｌの結晶中への取り込み量が低下し、低抵抗の前記ｐ型炭化珪素単結晶層を適切な時間内に成長させることができないことがある。
　また、前記圧力条件としては、前記数値範囲内である限り、特に制限はないが、１０×１０３Ｐａ以上１４×１０３Ｐａ以下がより好ましい。例えば、前記圧力条件が１４×１０３Ｐａを超えると、前記ｐ型炭化珪素単結晶層に大きな膜厚分布が生じ、基板を剥離した時の並行度が維持できないことがある。
　前記エピタキシャル成長工程におけるｐ型炭化珪素単結晶層のエピタキシャル成長速度としては、特に制限はないが、効率的に成長させやすく、Ａｌを高濃度にドーピングさせやすいことから、１５μｍ／ｈ以上１００μｍ／ｈ以下が好ましく、１５μｍ／ｈ以上５０μｍ／ｈ以下がより好ましい。
　前記炭化珪素源としてとしては、特に制限はなく、公知の炭化珪素源を用いることができ、例えば、シランガス、プロパンガスを用いることができる。また、前記炭化珪素源のキャリアガスとして、水素ガス等を用いることができる。また、前記アルミニウム源としては、トリメチルアルミニウム等を用いることができる。
　ここで、前記炭化珪素源に含まれるＣとＳｉの組成比（モル比）であるＣ／Ｓｉとしては、次式、０．６≦Ｃ／Ｓｉ≦１．１を満たすことが好ましい。前記組成比が０．６未満であると、得られる前記ｐ型炭化珪素単結晶層の低抵抗化が実現できないことがあり、１．１を超えると、前記ｐ型炭化珪素単結晶層が得られないか、得られた前記ｐ型炭化珪素単結晶層の機械的強度が著しく低下することがある。
　また、前記キャリアガスとして前記水素ガスを用い、前記炭化珪素源の珪素源として前記シランガスを用いる場合、前記キャリアガス中のＨと前記シランガス中のＳｉの組成比（モル比）であるＨ／Ｓｉとしては、次式、４５０≦Ｈ／Ｓｉ≦１，７００が好ましい。前記組成比が４５０未満であると、前記ｐ型炭化珪素単結晶層の成長表面に凹凸が生じることがあり、１，７００を超えると、前記ｐ型炭化珪素単結晶層を形成するための減圧状態を維持できなくなることがある。
　前記ｐ型炭化珪素単結晶層としては、特に制限はないが、ステップフロー成長により表面平坦性の優れた炭化珪素単結晶層の作製が可能となる観点から、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成されることが好ましい。
　更に、前記半導体構造物の製造方法としては、前記オフ基板上に、前記α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であるｎ型炭化珪素単結晶層を形成するｎ型炭化珪素単結晶層形成工程を有することが好ましく、この場合、前記エピタキシャル成長工程としては、前記ｎ型炭化珪素単結晶層を下地層として、ｐ型炭化珪素単結晶層をエピタキシャル成長させる工程とされる。
　このようなｎ型炭化珪素単結晶層を形成することで、ｐ／ｎ接合を有する前記第２実施形態に係る半導体構造物を製造することができる（図２参照）。
　前記ｎ型炭化珪素単結晶層形成工程における、前記ｎ型炭化珪素単結晶層の形成方法としては、特に制限はなく、公知の化学気相成長法により、エピタキシャル成長させる方法が挙げられる。また、形成の際の炭化珪素源としてとしては、例えば、シランガス、プロパンガスを用いることができる。また、前記炭化珪素源のキャリアガスとして、水素ガス等を用いることができる。また、前記窒素源としては、窒素ガス等を用いることができる。
　更に、前記半導体構造物の製造方法としては、前記オフ基板上に、前記α型の結晶構造を有し、窒素を１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下の不純物濃度で含み、かつ厚みが１０μｍ以下である第１ｎ型炭化珪素単結晶層を形成する第１ｎ型炭化珪素単結晶層形成工程と、前記第１ｎ型炭化珪素単結晶層上に、前記α型の結晶構造を有し、前記窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上である第２ｎ型炭化珪素単結晶層を形成する第２ｎ型炭化珪素単結晶層形成工程と、前記第２ｎ型炭化珪素単結晶層上に、前記α型の結晶構造を有し、アルミニウムを１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下の不純物濃度で含み、かつ厚みが０．５μｍ以上５μｍ以下である第１ｐ型炭化珪素単結晶層を形成する第１ｐ型炭化珪素単結晶層形成工程と、を有することが好ましく、この場合、前記エピタキシャル成長工程としては、前記第１ｐ型炭化珪素単結晶層を下地層として、前記ｐ型炭化珪素単結晶層を第２ｐ型炭化珪素単結晶層としてエピタキシャル成長させる工程とされる。
　このような前記各工程を有すると、前記第３実施形態に係るＩＧＢＴ半導体装置の製造に好適な半導体構造物を製造することができる（図３参照）。
　なお、前記第１ｎ型炭化珪素単結晶層形成工程及び前記第２ｎ型炭化珪素単結晶層形成工程における前記第１ｎ型炭化珪素単結晶層及び前記第２ｎ型炭化珪素単結晶層としては、前記ｎ型炭化珪素単結晶層の形成方法に準じて形成することができる。
　また、前記第１ｐ型炭化珪素単結晶層形成工程における前記第１ｐ型炭化珪素単化粧層の形成方法としては、特に制限はなく、公知の化学気相成長法により、エピタキシャル成長させる方法が挙げられる。また、形成の際の炭化珪素源としてとしては、例えば、シランガス、プロパンガスを用いることができる。また、前記炭化珪素源のキャリアガスとして、水素ガス等を用いることができる。また、前記アルミニウム源としては、トリメチルアルミニウム等を用いることができる。
　更に、前記半導体構造物の製造方法としては、前記第２ｎ型炭化珪素単結晶層上に、α型の結晶構造を有し、前記窒素を１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下の不純物濃度で含み、かつ厚みが１μｍ以下である第３ｎ型炭化珪素単結晶層を形成する第３ｎ型炭化珪素単結晶層形成工程を有することが好ましく、この場合、前記第１ｐ型炭化珪素単結晶層形成工程としては、前記第３ｎ型炭化珪素単結晶層上に第１ｐ型炭化珪素単結晶層を形成する工程とされる。
　前記第３ｎ型炭化珪素単結晶層形成工程を有すると、前記第３ｎ型炭化珪素単結晶層のｐ／ｎ接合界面の特性が改善された前記第４実施形態に係る半導体構造物を製造することができる（図４参照）。
　なお、前記第３ｎ型炭化珪素単結晶層形成工程における前記第３ｎ型炭化珪素単結晶層としては、前記ｎ型炭化珪素単結晶層の形成方法に準じて形成することができる。
　更に、前記半導体構造物の製造方法としては、エピタキシャル成長工程後、第２ｎ型炭化珪素単結晶層と第１ｎ型炭化珪素単結晶層とを剥離させ、オフ基板及び前記第１ｎ型炭化珪素単結晶層を除去する除去工程を有することが好ましい。
　前記除去工程を有することで、前記半導体構造物を前記ＩＧＢＴ半導体装置の製造に好適な半導体ウエハとして利用することができる。
　前記除去の方法としては、特に制限はなく、例えば、研磨等の機械的手段が挙げられる。
　前記半導体構造物としては、厚みのばらつきを示すＴＴＶの数値が、前記オフ基板が有するＴＴＶの数値以下であることが好ましい。このような半導体構造物を得る方法としては、前記オフ基板側の面を基準面としてエピタキシャル成長させた前記第２ｐ型炭化珪素単結晶層側の成長面を研磨することにより、前記半導体構造物全体のＴＴＶを前記オフ基板と同じかそれ以下とし、その後、前記成長面を基準面として前記オフ基板を研磨除去することにより、前記オフ基板除去後の前記半導体構造物のＴＴＶを前記オフ基板と同じかそれ以下の値にする方法が挙げられる。
　このようなＴＴＶを有する半導体構造物を素子形成プロセスに用いることで、素子形成プロセスの歩留まりを向上させることができる。
　なお、前記半導体構造物を用いて前記ＩＧＢＴ半導体装置を製造する方法としては、前記第３実施形態及び前記第４実施形態に係る半導体構造物から、前記オフ基板及び前記第１ｎ型炭化珪素単結晶層を除去した後、前記第２ｎ型炭化珪素単結晶層上に、ゲート絶縁膜を介してゲート電極を形成し、ＭＯＳＦＥＴ構造を作製する方法が挙げられる（前記第５実施形態に関する図５参照）。
（実施例１）
　結晶成長用のオフ基板として（０００１）Ｓｉ面から［１１－２０］方向に８°傾いたｎ型のα型の結晶構造を有する４Ｈ炭化珪素単結晶基板（ＳｉＣ基板）を用意した。
　このＳｉＣ基板を横型の気相化学成長装置（ＣＶＤ装置）の反応管内に設置した後、反応管内に水素ガスを８０ｓｌｍ（１．３５１９×１０２Ｐａｍ３／ｓ）の流量で流しながら、その反応管内の圧力を１０×１０３Ｐａに制御した。
　この状態でＣＶＤ装置の高周波加熱により、ＳｉＣ基板を１，６２０℃まで加熱し、この状態を２０分間維持させた後、ＳｉＣ基板表面を清浄化した。
　ＳｉＣ基板表面清浄後、シランガスを９０ｓｃｃｍ（１．５２０９×１０－１Ｐａｍ３／ｓ）、プロパンガスを３０ｓｃｃｍ（５．０７×１０－２Ｐａｍ３／ｓ）、それぞれ反応管内に導入することにより、原料ガスのＣとＳｉの組成比を１：１に制御し、更に、ｐ型不純物であるＡｌ源としてトリメチルアルミニウムを４０ｓｃｃｍ（６．７６×１０－２Ｐａｍ３／ｓ）で同時に反応管内に導入して、ＳｉＣ基板上にエピタキシャル成長を行い、ＳｉＣ基板上にｐ型炭化珪素単結晶層が形成された実施例１に係る半導体構造物を製造した。なお、このｐ型炭化珪素単結晶層中のＡｌの不純物濃度は、１．５×１０２０ｃｍ－３とした。
　製造の際、エピタキシャル成長速度を２２μｍ／ｈとして４時間エピタキシャル成長させ、厚さ９０μｍのｐ型炭化珪素単結晶層を形成している。
　実施例１では、ｐ型炭化珪素単結晶層中のＡｌ濃度を１．５×１０２０ｃｍ－３としたが、Ａｌ濃度を１×１０１９ｃｍ－３以上とすれば、図６に示すように、Ａｌの活性化が認められ、更に、Ａｌ濃度を１×１０２０ｃｍ－３以上とすれば、Ａｌの活性化率が１００％となり、ｐ型炭化珪素単結晶層の抵抗を大幅に低減することが可能となる。なお、図６は、ｐ型炭化珪素単結晶層のＡｌ不純物の活性化率を示す図である。
　実施例１の半導体構造物に関し、Ｖａｎ　ｄｅｒ　Ｐａｕｗ法により比抵抗測定を行ったところ、図７に示すように４０ｍΩｃｍという比抵抗値が確認された。なお、図７は、ｐ型炭化珪素単結晶層中に取り込まれたＡｌの濃度と、そのｐ型炭化珪素単結晶層の比抵抗との関係を示す図である。
　即ち、実施例１では、トリメチルアルミニウムを４０ｓｃｃｍ（６．７６×１０－２Ｐａｍ３／ｓ）流して比抵抗４０ｍΩｃｍのｐ型炭化珪素単結晶層を形成したが、トリメチルアルミニウムの量を増やすことでＡｌの不純物濃度を増加させることができ、比抵抗を図７に示すように更に低下させることができる。
　図８に実施例１に係る半導体構造物の断面ＳＥＭ像を示す。このＳＥＭ像に基づき、該半導体構造物の厚みを測定した。ここでは、該半導体構造物の切断面をイオンビームにより平坦化（図８中央部）し、その平坦部をＳＥＭにより観察した。観察の結果、コントラストの濃淡が得られ濃度の薄い部分が成長層、濃度の濃い部分が基板である。この濃度の薄い部分の厚みを測定したところ９０μｍであった。
　このように実施例１では、９０μｍ厚のｐ型炭化珪素単結晶層を形成したが、エピタキシャル成長時間を更に伸ばすことで、容易に厚みを１００μｍ以上にすることができる。一方、エピタキシャル成長時間を逆に短くすることで、容易に厚みが０．５μｍのｐ型炭化珪素単結晶層を形成することもできる。
（実施例２）
　結晶成長用のオフ基板として（０００１）Ｓｉ面から［１１－２０］方向に８°傾いたｎ型のα型の結晶構造を有する４Ｈ炭化珪素単結晶基板（ＳｉＣ基板）を用意した。このＳｉＣ基板をｎ型炭化珪素単結晶層形成に特化した気相化学成長装置（ＣＶＤ装置）の反応管内に設置し、水素をキャリアガス、シランガス及びプロパンガスを原料ガス、窒素ガスをｎ型ドーパントとして使用し、ＳｉＣ基板上に窒素不純物濃度が５×１０１８ｃｍ－３の第１ｎ型炭化珪素単結晶層を１０μｍの厚みでエピタキシャル成長させた。
　次いで、第１ｎ型炭化珪素単結晶層の形成方法と同様の形成方法にて、第１ｎ型炭化珪素単結晶層上に、窒素不純物濃度が５×１０１４ｃｍ－３の第２ｎ型炭化珪素単結晶層を１５０μｍの厚みでエピタキシャル成長させた。
　この状態の半導体構造物をＣＶＤ装置から取り出し、ｎ型／ｐ型いずれでも成長可能なＣＶＤ装置に設置した。
　反応管内の温度条件を１，６２０℃とし、圧力条件を１０×１０３Ｐａとし、水素をキャリアガスとして８０ｓｌｍ（１．３５１９×１０２Ｐａｍ３／ｓ）の量で導入し、原料ガスとしてのシランガス及びプロパンガスをそれぞれ６０ｓｃｃｍ（１．０１４×１０－１Ｐａｍ３／ｓ）、２０ｓｃｃｍ（３．３８×１０－２Ｐａｍ３／ｓ）で導入し、窒素ガスをｎ型ドーパントとして導入し、第２ｎ型炭化珪素単結晶層上に窒素不純物濃度が２×１０１６ｃｍ－３の第３ｎ型炭化珪素単結晶層を成長速度１５μｍ／ｈで１μｍエピタキシャル成長させた。
　次いで、トリメチルアルミニウムをｐ型ドーパントとして使用し、第３ｎ型炭化珪素単結晶層上に、Ａｌ不純物濃度が８×１０１７ｃｍ－３の第１ｐ型炭化珪素単結晶層を２μｍの厚みでエピタキシャル成長させた。なお、この際のエピタキシャル成長条件としては、第３ｎ型炭化珪素単結晶層の成長条件と同様とした。
　次いで、第１ｐ型炭化珪素単結晶層の形成方法と同様の形成方法にて、第１ｐ型炭化珪素単結晶層上にＡｌ不純物濃度が１×１０２０ｃｍ－３の第２ｐ型炭化珪素単結晶層を１２０μｍの厚みでエピタキシャル成長させた。ただし、この際のエピタキシャル成長条件としては、シランガス及びプロパンガスをそれぞれ９０ｓｃｃｍ（１．５２０９×１０－１Ｐａｍ３／ｓ）、３０ｓｃｃｍ（５．０７ｘ１０－２Ｐａｍ３／ｓ）で導入し、成長速度は、２２μｍ／ｈとした。
　これにより、総厚みが２８３μｍのエピタキシャル成長層を有する実施例２に係る半導体構造物を製造した。この実施例２に係る半導体構造物の構造を示す概略を図９（ａ）に示す。
　この実施例２に係る半導体構造物から第１ｎ型炭化珪素単結晶層基板及びＳｉＣ基板を取り除くことで、総厚みが２７３μｍの半導体構造物を形成することができる。この半導体構造物の第１ｎ型炭化珪素単結晶層を取り除いた側の第２ｎ型炭化珪素単結晶層の面は、［０００－１］Ｃ面となるが、その［０００－１］Ｃ面にＭＯＳ構造を形成することによりＩＧＢＴ構造の半導体装置とすることができる。
　なお、実施例２の半導体構造物の製造にあたり、第２ｎ型炭化珪素単結晶形成後、ＣＶＤ装置を変更して、第３ｎ型炭化珪素単結晶層以降の各層を形成したが、一台のＣＶＤ装置ですべての層を連側的にエピタキシャル成長させて形成してもよい。
　加えて、連続成長の場合、第２ｎ型炭化珪素単結晶層形成後に、第３ｎ型炭化珪素単結晶層を形成する必要はなく、第２ｎ型炭化珪素単結晶層上に第１ｐ型炭化珪素単結晶層を直接エピタキシャル成長させてもよい。
　実施例１及び２の半導体構造物を構成する各層に含まれる不純物濃度は、二次イオン質量分析法（ＳＩＭＳ）により測定される。
　また、実施例１及び２の半導体構造物を構成する各層の厚みは、電子顕微鏡を用いて測定される。
　上記から明らかなように、本発明に係る半導体構造物では、ｐ型炭化珪素の抵抗を従来の１／１００以下に低減できることが確認できた。また、ｐ型層（第２ｐ型炭化珪素単結晶層）の厚膜化により、機械的強度を付与するためのｐ型炭化珪素基板を用いることなく、機械的強度に優れ、ＩＧＢＴ構造を構築する上で必要なｐ／ｎ接合構造を有する半導体構造物（半導体ウエハ）を製造可能であることが確認できた。
　また、実施例１及び２では、４Ｈ－炭化珪素単結晶基板を用いたが、６Ｈ－炭化珪素単結晶基板等を用いることができる。また、実施例１及び２では、［１１－２０］方向に８°傾斜させたオフ基板を用いたが、オフ角には依存せずに、実施することが可能である。加えて、実施例１及び２では、Ｓｉ面にエピタキシャル成長層を形成したが、Ｃ面にエピタキシャル成長層を形成してもよい。
（実施例３）
　本発明の半導体構造物の製造条件の最適化を目的として、以下に実施例１の好適な製造条件から製造条件を変更した場合の製造例を説明する。
　即ち、ＳｉＣ基板表面清浄後、基板温度が１，６２０℃の状態でシランガス、プロパンガス、トリメチルアルミニウムを反応管内に導入して、ＳｉＣ基板上にエピタキシャル成長によるｐ型炭化珪素単結晶層を形成することに代えて、基板温度を１，５００℃まで下げた後、シランガス、プロパンガス、トリメチルアルミニウムを反応管内に導入して、ＳｉＣ基板上にエピタキシャル成長によるｐ型炭化珪素単結晶層を形成したこと以外は、実施例１と同様にして、実施例３に係る半導体構造物を製造した。
　実施例３に係る半導体構造物の製造の際しては、エピタキシャル成長速度が１８μｍ/ｈとなり、実施例１に係る半導体構造物の製造におけるエピタキシャル成長速度（２２μｍ／ｈ）に比べて低下した。なお、実施例３に係る半導体構造物では、この成長速度でエピタキシャル成長させ、厚み９０μｍのｐ型炭化珪素単結晶層を形成している。
　また、実施例１に係る半導体構造物では、ｐ型炭化珪素単結晶層中のＡｌ濃度が１．５×１０２０ｃｍ－３であったが、実施例３に係る半導体構造物のｐ型炭化珪素単結晶層では、８．５×１０２０ｃｍ－３と、Ａｌ濃度を高くすることができている。しかしながら、形成されたｐ型炭化珪素単結晶層は、図１０に示すように、β型の炭化珪素が形成されていることを示す３角形状の欠陥がウエハ全面に多数発生しており、部分的に多結晶化していることが分かる。そのため、結晶が脆くなり、機械的強度が低下するものと推察される。なお、図１０は、実施例３に係る半導体構造物のｐ型炭化珪素単結晶層の成長表面を撮影した顕微鏡写真を示す図である。
（実施例４）
　ＳｉＣ基板表面清浄後、反応管内に導入する原料ガスのＣとＳｉの組成比を１：１から１．２：１に変更して、ＳｉＣ基板上にＳｉＣ基板上にエピタキシャル成長によるｐ型炭化珪素単結晶層を形成したこと以外は、実施例１と同様にして、実施例４に係る半導体構造物を製造した。
　実施例４に係る半導体構造物のｐ型炭化珪素単結晶層の結晶表面は、図１１に示すように凸凹のある状態となり、本実施例の製造条件では、Ｃ／Ｓｉの組成比の変更により、高品位のｐ型炭化珪素単結晶層の形成には、至らなかったことが分かった。なお、図１１は、実施例４に係る半導体構造物のｐ型炭化珪素単結晶層の成長表面を撮影した顕微鏡写真を示す図である。
（実施例５）
　ＳｉＣ基板表面清浄後、反応管内に導入する原料ガスのＣとＳｉの組成比を１：１から０．５：１に変更して、ＳｉＣ基板上にＳｉＣ基板上にエピタキシャル成長によるｐ型炭化珪素単結晶層を形成したこと以外は、実施例１と同様にして、実施例５に係る半導体構造物を製造した。
　実施例５に係る半導体構造物では、ｐ型炭化珪素単結晶層の比抵抗が、５００ｍΩｃｍと高くなり、本実施例の製造条件では、Ｃ／Ｓｉの組成比の変更により、低抵抗化が不十分となることが分かった。
　本発明の半導体構造物によれば、ｐ型炭化珪素単結晶の低抵抗が可能であると同時に、機械的強度に優れることから、ＩＧＢＴ半導体装置等の半導体装置形成用の半導体ウエハの製造分野等において、好適に用いることができる。
　　　１，１０，２０，３０　　　半導体構造物
　　　２，１２　　　ｎ型炭化珪素単結晶層
　　　３，１３　　　ｐ型炭化珪素単結晶層
　　　１１，２１，３１　　　オフ基板
　　　２２，３２　　　第１ｎ型炭化珪素単結晶層
　　　２３，３３，４３　　　第２ｎ型炭化珪素単結晶層
　　　２４，３４，４４　　　第１ｐ型炭化珪素単結晶層
　　　２５，３５，４５　　　第２ｐ型炭化珪素単結晶層
　　　３６　　　第３ｎ型炭化珪素単結晶層
　　　４０　　　半導体装置
　　　４６　　　絶縁膜
　　　４７　　　ゲート電極

Claims (21)

  1. 　少なくとも、α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含み、かつ厚みが５０μｍ以上であるｐ型炭化珪素単結晶層を有することを特徴とする半導体構造物。
  2. 　ｐ型炭化珪素単結晶層の比抵抗が１００ｍΩｃｍ以下である請求項１に記載の半導体構造物。
  3. 　ｐ型炭化珪素単結晶層に含まれるアルミニウムの不純物濃度が、１×１０２０ｃｍ－３以上である請求項１から２のいずれかに記載の半導体構造物。
  4. 　更に、ｐ型炭化珪素単結晶層と接合する、α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であるｎ型炭化珪素単結晶層を有する請求項１から３のいずれかに記載の半導体構造物。
  5. 　総厚みが２５０μｍ以上である請求項１から４のいずれかに記載の半導体構造物。
  6. 　（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成され、前記α型の結晶構造を有し、アルミニウムを１×１０１９ｃｍ－３以上の不純物濃度で含むｐ型炭化珪素単結晶層と、
    　前記α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であり、前記ｐ型炭化珪素単結晶層と接合して配されるｎ型炭化珪素単結晶層と、
    　を有することを特徴とする半導体構造物。
  7. 　ｐ型炭化珪素単結晶層の厚みが０．５μｍ以上である請求項６に記載の半導体構造物。
  8. 　ｐ型炭化珪素単結晶層の比抵抗が１００ｍΩｃｍ以下である請求項６から７のいずれかに記載の半導体構造物。
  9. 　総厚みが２５０μｍ以上である請求項６から８のいずれかに記載の半導体構造物。
  10. 　更に、α型の結晶構造を有し、窒素を１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下の不純物濃度で含み、かつ厚みが１０μｍ以下である第１ｎ型炭化珪素単結晶層と、
    　前記α型の結晶構造を有し、アルミニウムを１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下の不純物濃度で含み、かつ厚みが０．５μｍ以上５μｍ以下である第１ｐ型炭化珪素単結晶層と、を有し、
    　（０００１）面に対して０°を超え８°以下傾斜させた前記α型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記第１ｎ型炭化珪素単結晶層と、第２ｎ型炭化珪素単結晶層としてｎ型炭化珪素単結晶層と、前記第１ｐ型炭化珪素単結晶層と、第２ｐ型炭化珪素単結晶層としてｐ型炭化珪素単結晶層とが、この順で形成される請求項６から９いずれかに記載の半導体構造物。
  11. 　更に、α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下の不純物濃度で含み、かつ厚みが１μｍ以下である第３ｎ型炭化珪素単結晶層を有し、
    　前記第３ｎ型炭化珪素単結晶層が第２ｎ型炭化珪素単結晶層と第１ｐ型炭化珪素単結晶層との間に配される請求項１０に記載の半導体構造物。
  12. 　厚みのばらつきを示すＴＴＶの数値が、オフ基板が有するＴＴＶの数値以下である請求項６から１１のいずれかに記載の半導体構造物。
  13. 　ＩＧＢＴ半導体装置として、請求項１０から１２のいずれかに記載された半導体構造物の［０００－１］Ｃ面上にＭＯＳ構造が形成されたことを特徴とする半導体装置。
  14. 　請求項１から１２のいずれかに記載の半導体構造物の製造方法であって、
    　少なくとも、炭化珪素源及びアルミニウム源を導入してｐ型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、
    　前記エピタキシャル成長工程が、１，５００℃以上１，７００℃以下の温度条件及び５×１０３Ｐａ以上２５×１０３Ｐａ以下の圧力条件で実施されることを特徴とする半導体構造物の製造方法。
  15. 　エピタキシャル成長工程におけるｐ型炭化珪素単結晶層のエピタキシャル成長速度が、１５μｍ／ｈ以上１００μｍ／ｈ以下である請求項１４に記載の半導体構造物の製造方法。
  16. 　炭化珪素源としてシランガス及びプロパンガスを用い、前記炭化珪素源のキャリアガスとして水素ガスを用いる請求項１４から１５のいずれかに記載の半導体構造物の製造方法。
  17. 　ｐ型炭化珪素単結晶層が、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に直接又は間接形成される請求項１４から１６のいずれかに記載の半導体構造物の製造方法。
  18. 　更に、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上であるｎ型炭化珪素単結晶層を形成するｎ型炭化珪素単結晶層形成工程を有し、
    　エピタキシャル成長工程が、前記ｎ型炭化珪素単結晶層を下地層として、ｐ型炭化珪素単結晶層をエピタキシャル成長させる工程である請求項１４から１７のいずれかに記載の半導体構造物の製造方法。
  19. 　更に、（０００１）面に対して０°を超え８°以下傾斜させたα型の結晶構造を有する炭化珪素単結晶のオフ基板上に、前記α型の結晶構造を有し、窒素を１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下の不純物濃度で含み、かつ厚みが１０μｍ以下である第１ｎ型炭化珪素単結晶層を形成する第１ｎ型炭化珪素単結晶層形成工程と、
    　前記第１ｎ型炭化珪素単結晶層上に、前記α型の結晶構造を有し、前記窒素を１×１０１５ｃｍ－３以下の不純物濃度で含み、かつ厚みが５０μｍ以上である第２ｎ型炭化珪素単結晶層を形成する第２ｎ型炭化珪素単結晶層形成工程と、
    　前記第２ｎ型炭化珪素単結晶層上に、前記α型の結晶構造を有し、アルミニウムを１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下の不純物濃度で含み、かつ厚みが０．５μｍ以上５μｍ以下である第１ｐ型炭化珪素単結晶層を形成する第１ｐ型炭化珪素単結晶層形成工程と、を有し、
    　エピタキシャル成長工程が、前記第１ｐ型炭化珪素単結晶層を下地層として、ｐ型炭化珪素単結晶層をエピタキシャル成長させる工程である請求項１４から１８のいずれかに記載の半導体構造物の製造方法。
  20. 　更に、第２ｎ型炭化珪素単結晶層上に、α型の結晶構造を有し、窒素を１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下の不純物濃度で含み、かつ厚みが１μｍ以下である第３ｎ型炭化珪素単結晶層を形成する第３ｎ型炭化珪素単結晶層形成工程を有し、
    　第１ｐ型炭化珪素単結晶層形成工程が、前記第３ｎ型炭化珪素単結晶層上に第１ｐ型炭化珪素単結晶層を形成する工程である請求項１９に記載の半導体構造物の製造方法。
  21. 　更に、エピタキシャル成長工程後、第２ｎ型炭化珪素単結晶層と第１ｎ型炭化珪素単結晶層とを剥離させ、オフ基板及び前記第１ｎ型炭化珪素単結晶層を除去する除去工程を有する請求項１９から２０のいずれかに記載の半導体構造物の製造方法。
PCT/JP2013/070708 2012-07-31 2013-07-31 半導体構造物、半導体装置及び該半導体構造物の製造方法 WO2014021365A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/418,897 US9496345B2 (en) 2012-07-31 2013-07-31 Semiconductor structure, semiconductor device, and method for producing semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-170580 2012-07-31
JP2012170580 2012-07-31

Publications (1)

Publication Number Publication Date
WO2014021365A1 true WO2014021365A1 (ja) 2014-02-06

Family

ID=50028035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/070708 WO2014021365A1 (ja) 2012-07-31 2013-07-31 半導体構造物、半導体装置及び該半導体構造物の製造方法

Country Status (3)

Country Link
US (1) US9496345B2 (ja)
JP (1) JP6264768B2 (ja)
WO (1) WO2014021365A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002207A (ja) * 2013-06-13 2015-01-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2017019686A (ja) * 2015-07-09 2017-01-26 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP2017065955A (ja) * 2015-09-29 2017-04-06 新日鐵住金株式会社 ｐ型低抵抗率炭化珪素単結晶基板
WO2018123534A1 (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP6758491B2 (ja) * 2017-05-17 2020-09-23 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108824A (ja) * 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその製造方法
JP2009179491A (ja) * 2008-01-29 2009-08-13 Toyota Motor Corp ｐ型ＳｉＣ半導体単結晶の製造方法およびそれにより製造されたｐ型ＳｉＣ半導体単結晶
WO2010119792A1 (ja) * 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
JP2011023502A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP4237086B2 (ja) * 2004-03-22 2009-03-11 関西電力株式会社 電圧制御型半導体装置
JP4494856B2 (ja) * 2004-04-28 2010-06-30 新日本製鐵株式会社 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
JP2007027630A (ja) * 2005-07-21 2007-02-01 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
KR101529331B1 (ko) * 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP5213350B2 (ja) * 2007-04-26 2013-06-19 関西電力株式会社 炭化珪素ツェナーダイオード
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2009182271A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2012033618A (ja) * 2010-07-29 2012-02-16 Kansai Electric Power Co Inc:The バイポーラ半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108824A (ja) * 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその製造方法
JP2009179491A (ja) * 2008-01-29 2009-08-13 Toyota Motor Corp ｐ型ＳｉＣ半導体単結晶の製造方法およびそれにより製造されたｐ型ＳｉＣ半導体単結晶
WO2010119792A1 (ja) * 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
JP2011023502A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002207A (ja) * 2013-06-13 2015-01-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2017019686A (ja) * 2015-07-09 2017-01-26 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
US10415152B2 (en) 2015-07-09 2019-09-17 Toyota Jidosha Kabushiki Kaisha SiC single crystal and method for producing same
JP2017065955A (ja) * 2015-09-29 2017-04-06 新日鐵住金株式会社 ｐ型低抵抗率炭化珪素単結晶基板
WO2018123534A1 (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP2018107398A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法

Also Published As

Publication number Publication date
JP6264768B2 (ja) 2018-01-24
US9496345B2 (en) 2016-11-15
US20150214306A1 (en) 2015-07-30
JP2014045183A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6264768B2 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
KR100853991B1 (ko) 바이폴라형 반도체 장치 및 그의 제조방법
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
WO2011046020A1 (ja) 炭化珪素基板の製造方法、炭化珪素基板および半導体装置
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
US20080079008A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
US9752254B2 (en) Method for manufacturing a single-crystal 4H—SiC substrate
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
KR20120023710A (ko) 반도체 장치
JP4853364B2 (ja) ＳｉＣ単結晶エピタキシャル薄膜の成長方法
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6758491B2 (ja) ＳｉＣエピタキシャルウエハおよびその製造方法
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US10329689B2 (en) Silicon carbide epitaxial wafer and process for producing same
CN102869816A (zh) 碳化硅衬底
JP2006313850A (ja) 炭化珪素半導体装置およびその製造方法
CN113488375A (zh) 一种抑制外延边缘Crown缺陷的方法
WO2011086734A1 (ja) 炭化珪素基板の製造方法
CN115832013A (zh) AlN缓冲复合层及其制备方法和应用、氮化镓功率器件的外延结构及其制备方法
JP2017082317A (ja) 新規な積層体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13825369

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14418897

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13825369

Country of ref document: EP

Kind code of ref document: A1