JP5213350B2 - 炭化珪素ツェナーダイオード - Google Patents
炭化珪素ツェナーダイオード Download PDFInfo
- Publication number
- JP5213350B2 JP5213350B2 JP2007116736A JP2007116736A JP5213350B2 JP 5213350 B2 JP5213350 B2 JP 5213350B2 JP 2007116736 A JP2007116736 A JP 2007116736A JP 2007116736 A JP2007116736 A JP 2007116736A JP 5213350 B2 JP5213350 B2 JP 5213350B2
- Authority
- JP
- Japan
- Prior art keywords
- electric field
- layer
- silicon carbide
- conductivity type
- field relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 89
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 85
- 230000005684 electric field Effects 0.000 claims description 126
- 238000005468 ion implantation Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000009826 distribution Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 239000000370 acceptor Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005092 sublimation method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
タ、SiC SIAFET、SiC SIJFETなどについても同様に電力損失が低減されることが報告されている。
第1導電型炭化珪素単結晶基板上に第1導電型炭化珪素導電層が形成され、前記第1導電型炭化珪素導電層上に第2導電型炭化珪素導電層が形成された、メサ構造をもつ炭化珪素ツェナーダイオードであって、
逆方向電圧印加時に、前記第1導電型炭化珪素導電層及び前記第2導電型炭化珪素導電層の接合界面で形成される空乏層が、前記第1導電型炭化珪素導電層に形成されているメサコーナー部に到達しないことを特徴とする。
前記電界緩和層の厚さは10nm〜1μmであり、前記電界緩和層が第1導電型の場合、当該第1導電型電界緩和層のドーピング密度は前記1導電型炭化珪素導電層のドーピング密度の50%以下であり、前記電界緩和層が第2導電型の場合、当該第2導電型電界緩和層のドーピング密度は前記1導電型炭化珪素導電層のドーピング密度の25%以下であることが好ましい。
本発明の炭化珪素ツェナーダイオードは、
第1導電型炭化珪素単結晶基板1上に第1導電型炭化珪素導電層2が形成され、前記第1導電型炭化珪素導電層2上に第2導電型炭化珪素導電層4が形成された、メサ構造をもつ炭化珪素ツェナーダイオードであって、
逆方向電圧印加時に、前記第1導電型炭化珪素導電層2及び前記第2導電型炭化珪素導電層4の接合界面で形成される空乏層が、前記第1導電型炭化珪素導電層2に形成されているメサコーナー部に到達しないことを特徴としている。
[電界緩和層]
まず、本発明の炭化珪素ツェナーダイオードにおける電界緩和層について説明する。
な電界集中を緩和するために設けられる。この電界緩和層のドーピング密度が電界密度等の分布に与える影響は、ツェナーダイオードの場合とツェナーダイオード以外のダイオードの場合とで異なる。そこで、電界緩和層のドーピング密度による電界密度・絶縁破壊電圧への影響を、ツェナーダイオードの場合とツェナーダイオード以外のpnダイオードの場合とについて、電界シミュレーションにより解析したので、以下図2から図7を用いて説明する。
が示されている(図6)。すなわち、このメサコーナー部が絶縁降伏箇所になる。このように、メサコーナー部の電界密度が高くなる理由として、メサコーナー部等は形状的な変化が大きく、また、異なる物性、電気特性を有する材料の境界部となることが考えられる。しかし、電界緩和層のドーピング密度を高くするにつれ、電界緩和層端部dやフィールドストップ層端部eの電界強度が高くなり、ついには、メサコーナー部から電界緩和層、フィールドストップ層にかかる電界強度がほぼ等しくなる辺り(図6において電界緩和層のドーピング密度が3E+17cm−3の場合にあたる)で最高耐電圧値が得られる(図6:系列Vに示される絶縁破壊電圧がここにいう耐電圧値に相当する)。最高耐電圧値における絶縁降伏箇所はpn接合界面のメサ端部、メサコーナー部、電界緩和層端部もしくはフィールドストップ層端部のいずれかで生じる。さらに電界緩和層のドーピング密度を高めると、絶縁降伏箇所となる箇所である最大の電界強度を示す箇所は、フィールドストップ端部eから電界緩和層端部hへと移行する(図6において特にドーピング密度が4E+17cm−3の場合にあたる)。
材料が接する界面領域ともいえる。長期信頼性の観点(熱応力等)から、このような界面領域の電流密度は低いほうが良い。したがって、本発明においては、電界緩和層が第2導電型の場合、そのドーピング密度は、第2導電型層のドーピング密度に比べて低いこと、好ましくは、第1導電型層のドーピング密度の25%以下、さらに好ましくは、第1導電型層のドーピング密度の10%以下であることが望ましい。
次に、図1を参照しながら、本発明の炭化珪素(SiC)ツェナーダイオードおよびその製造方法を、一例を挙げながらさらに詳細に説明する。なお、同図は説明用のものであり、その実際の寸法等は、本明細書の記載および、従来技術に基づいて当業者が本発明を実施可能であれば、特に限定されるものではない。本例ではn型が第1導電型でp型が第2導電型である半導体装置として本発明を説明するが、本発明は本例に限定されるものではない。
第1導電型炭化珪素基板であるn+基板2は、昇華法(改良レーリー法)、CVD法などにより得られたSiCバルク結晶をスライスして得られたn型のSiC単結晶基板である。
まず、空乏層の伸展について考慮する必要がある。空乏層は、n+型導電層3内において、この次に述べる第2導電型イオン打込み層4との界面からn+基板2に向けて数nm〜1μm程度伸展すると考えられる。したがって、空乏層がメサコーナー部に到達しないためには、n+型導電層3の厚さとして最低でもこの数nm程度を超える厚さ、望ましくは1μm程度を超える厚さが必要となる。
層が得られるよう、エピタキシャル成長法を用いることが望ましい。
そして、その次に、このn+型導電層3の表面に第2導電型イオン打込み層(p+型イオン打込み層)4を形成することが好ましい。このp+型イオン打込み層4を設けることにより、次に述べる第2導電型導電層5を形成する際に、エピタキシャル成長のみでpn接合界面を形成した場合と比較してpn接合界面付近における第2導電型導電層のドーピング密度を制御することが容易になる。このp+型イオン打込み層4の厚さは15nm〜550nm程度であり、そのドーピング密度は好ましくは1×1017cm−3以上、さらに好ましくは2×1018cm−3〜2×1021cm−3である。
イオン打込の後、次に述べるp+型導電層5の形成に先立ち、Ar等の雰囲気中で1600℃〜1800℃の熱処理にて注入イオンを活性化させることが望ましい。
本発明にかかる炭化珪素ツェナーダイオードのメサ構造は、以下の手順で形成することができる。
osition)により厚さ10μm程度の酸化ケイ素膜を形成する。この酸化ケイ素膜上にフォトリソグラフィー技術によりメサ形状に対応したフォトレジスト膜を形成する。続いてフッ化水素酸により、フォトレジスト膜のない部分すなわち露出した酸化ケイ素膜を除去する。この作業によりp+型導電層5の表面にはメサ形状に対応した酸化ケイ素膜が形成される。この酸化ケイ素膜をマスクとして、露出しているp+型導電層5の領域を例えば反応性イオンエッチング(RIE)によりp+型導電層5から、n+型導電層3の一部に至るまで除去し、メサ構造10を形成する。このエッチングにより形成されるメサ構造10の高さは、前述のp+型導電層5の厚さおよび第1導電型層に形成される空乏層が伸展する深さの合計よりも高くする必要がある。またp+型イオン打込み層4を設ける場合にはp+型イオン打込み層4の厚さを考慮する必要があるため、前述のp+型導電層5の厚さ、空乏層が伸展する深さおよび当該p+型イオン打込み層4の厚さの合計よりも高くする必要がある。したがって、メサ構造10の高さは1〜5μmとすることが望ましい。尚、RIE用のマスクは酸化ケイ素膜に限らず、アルミニウムやニッケル等でも良い。
本発明にかかる炭化珪素ツェナーダイオードの電界緩和層6は、以下の手順により形成することができる。
なお、電界緩和層の下における第1導電型導電層3の厚さが存在する必要があることから、前述の第1導電型導電層3、第2導電型イオン打ち込み層4および第2導電型導電層5の厚さの合計は、メサ構造の高さと第1導電型導電層3に設ける電解緩和層6の厚さとの合計よりも大きくする。
本発明にかかる炭化珪素ツェナーダイオードに用いるカソード電極9およびアノード電極10の形成は、たとえば、以下の方法により行うことができる。
続いて前述同様、フォトリソグラフィー技術およびフッ化水素酸を使用して不要な酸化ケイ素膜を除去し、SiCを露出させる。次にスパッタリング法等を用いてカソード電極9にはn+基板2の下面にニッケル(厚さ350nm)を、アノード電極10にはp+型導電層5の上面にチタン(厚さ50nm)とアルミニウム(厚さ125nm)の金属薄膜を順に形成する。これらの電極は金属薄膜を形成した後、熱処理を行うことで合金化され、オーミック電極となる。
はなく、各種のものについて本発明の効果を得ることができる。
以上のとおり、n型が第1導電型でp型が第2導電型である炭化珪素ツェナーダイオードについて説明したが、本発明にかかる炭化珪素ツェナーダイオードは、導電型が反対、すなわち、p型が第1導電型でn型が第2導電型である炭化珪素ツェナーダイオードであってもよい。この場合には、本発明にかかる炭化珪素ツェナーダイオードにおいて、p+基板2、p+型導電層3、n+型イオン打ち込み層4、および、n+型導電層5がこの順序にて積み重なり層を形成する。なお、この場合においては、n+型イオン打ち込み層4の形成の際にp+型導電層3に導入されるイオンは、窒素や燐であり、また、電界緩和層6の形成のためにp+型導電層3に導入されるイオンについても同様である。
[実施例]
以下、実施例により本発明を説明するが、本発明はこの実施例に限定されるものではない。
[実施例1]
図1は、本発明の実施例にかかるSiCツェナーダイオードの断面図である。
まず、昇華法(改良レーリー法)より得られたSiCバルク結晶をスライスして得られたn型の4H−SiC単結晶基板であるn+基板2(ドナー密度7×1018cm−3、厚さ400μm)の上に、エピタキシャル成長法によってn+基板2と同一の結晶型であるn+型のSiC単結晶膜を成長させ、n+型導電層3を形成した。このn+型導電層3は窒素をドーパントとして含有しており、そのドナー密度は2×1019cm−3とした。
前記p+型導電層5の上にCVD法により厚さ10μm程度の酸化ケイ素膜を形成し、次いで、この酸化ケイ素膜上にフォトリソグラフィー技術によりメサ形状に対応したフォトレジスト膜を形成した。続いてフッ化水素酸により、フォトレジスト膜のない部分すなわち露出した酸化ケイ素膜を除去した。この酸化ケイ素膜をマスクとして、露出しているp+型導電層5の領域を反応性イオンエッチング(RIE)によりp+型導電層5から、n+型導電層3の一部に至るまで除去し、高さ4μmのメサ構造6を形成した。
メサ周辺部での電界集中を緩和するために、pn接合界面からメサコーナー部の外側50μm程度に至る範囲、すなわち、図7においてf−g−hにわたる範囲であって、g−hが50μm程度となるような範囲にわたり、n+型導電層2にアルミニウムをドーパントとしてイオン打込みを行うことにより電界緩和層7を形成した。本イオン打込みは、30〜550keVの多段打込みエネルギーにてドーズ量が1×1015cm−2となるような条件で実施した。この条件において打込まれたアルミニウムのドーピング密度の深さ
方向のプロファイルは、打込み表面付近から深さ640nmにかけて1.5×1019cm−3となるようなボックスプロファイルである。このイオン打込みの後、Ar等の雰囲気中で1800℃の熱処理にて注入イオンを活性化させた。この熱処理により、イオン打込みしたアルミニウムがアクセプタとして100%活性化した場合、電界緩和層7のドーピング密度は、n+型導電層3のドーピング密度2×1019cm−3と相殺しあい、5×1018cm−3となる。すなわち、この電界緩和層7は、n+型導電層3に対して25%のドーピング密度を有するn型導電層に相当する。
このツェナーダイオードの電気特性を図8に示す。このダイオードは約20Vの動作電圧をもっており、この動作電圧において電流が急峻に立ち上がりを見せる。また動作抵抗もこれまで報告されているSiC製ツェナーダイオードの数Ω〜数十Ωに比べ0.01Ωと数桁低い。既報告例と本発明にかかるツェナーダイオードの違いの一つとして電界緩和層の有無があげられる。
2: n+基板
3: n+型導電層
4: p+型イオン打込み層
5: p+型導電層
6: 電界緩和層
7: 酸化膜
8: アノード電極
9: カソード電極
10: メサ構造
Claims (5)
- 第1導電型炭化珪素単結晶基板上に第1導電型炭化珪素導電層が形成され、前記第1導電型炭化珪素導電層上に第2導電型炭化珪素導電層が形成されてなる、メサ構造をもつ炭化珪素ツェナーダイオードであって、
前記メサ構造におけるメサ周辺部において、少なくともpn接合界面から前記メサコーナー部にかけて、連続した電界緩和層が形成されており、
前記電界緩和層が第1導電型の電界緩和層であり、
前記電界緩和層の厚さが10nm〜1μmであり、
前記電界緩和層のドーピング密度が、前記第1導電型炭化珪素導電層のドーピング密度の50%以下である
ことを特徴とする炭化珪素ツェナーダイオード。 - 第1導電型炭化珪素単結晶基板上に第1導電型炭化珪素導電層が形成され、前記第1導電型炭化珪素導電層上に第2導電型炭化珪素導電層が形成されてなる、メサ構造をもつ炭化珪素ツェナーダイオードであって、
前記メサ構造におけるメサ周辺部において、少なくともpn接合界面から前記メサコーナー部にかけて、連続した電界緩和層が形成されており、
前記電界緩和層が第2導電型の電界緩和層であり、
前記電界緩和層の厚さが10nm〜1μmであり、
前記電界緩和層のドーピング密度が前記第1導電型炭化珪素導電層のドーピング密度の25%以下である
ことを特徴とする炭化珪素ツェナーダイオード。 - 前記電界緩和構造がイオン打ち込みによって形成されていることを特徴とする請求項1または2に記載の炭化珪素ツェナーダイオード。
- 前記電界緩和構造がアルミ、窒素もしくは燐をイオン種としてイオン打ち込みすることにより形成されることを特徴とする請求項3に記載の炭化珪素ツェナーダイオード。
- 前記第1導電型炭化珪素導電層がエピタキシャル成長法により形成されており、その厚さは2μm以上であることを特徴とする請求項1〜4のいずれかに記載の炭化珪素ツェナーダイオード。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116736A JP5213350B2 (ja) | 2007-04-26 | 2007-04-26 | 炭化珪素ツェナーダイオード |
PCT/JP2008/058068 WO2008136409A1 (ja) | 2007-04-26 | 2008-04-25 | 炭化珪素ツェナーダイオード |
EP08740870A EP2154725A4 (en) | 2007-04-26 | 2008-04-25 | SILICON CARBIDE-ZENER |
US12/597,121 US8093599B2 (en) | 2007-04-26 | 2008-04-25 | Silicon carbide Zener diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116736A JP5213350B2 (ja) | 2007-04-26 | 2007-04-26 | 炭化珪素ツェナーダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277396A JP2008277396A (ja) | 2008-11-13 |
JP5213350B2 true JP5213350B2 (ja) | 2013-06-19 |
Family
ID=39943516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116736A Active JP5213350B2 (ja) | 2007-04-26 | 2007-04-26 | 炭化珪素ツェナーダイオード |
Country Status (4)
Country | Link |
---|---|
US (1) | US8093599B2 (ja) |
EP (1) | EP2154725A4 (ja) |
JP (1) | JP5213350B2 (ja) |
WO (1) | WO2008136409A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101068176B1 (ko) | 2010-06-09 | 2011-09-27 | (재)나노소자특화팹센터 | 경사형 제너 다이오드 |
JP5691259B2 (ja) | 2010-06-22 | 2015-04-01 | 株式会社デンソー | 半導体装置 |
JP5106604B2 (ja) * | 2010-09-07 | 2012-12-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
US9496345B2 (en) * | 2012-07-31 | 2016-11-15 | National Institute Of Advanced Industrial Science And Technology | Semiconductor structure, semiconductor device, and method for producing semiconductor structure |
JP5924313B2 (ja) * | 2012-08-06 | 2016-05-25 | 株式会社デンソー | ダイオード |
CN104810409A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种碳化硅二极管及其制造方法 |
JP6857488B2 (ja) * | 2016-11-29 | 2021-04-14 | 株式会社日立製作所 | 半導体装置の製造方法 |
CN108538923A (zh) * | 2018-05-16 | 2018-09-14 | 南京大学 | 一种复合终端结构的氮化镓二极管 |
US10355144B1 (en) * | 2018-07-23 | 2019-07-16 | Amazing Microelectronic Corp. | Heat-dissipating Zener diode |
CN114883417B (zh) * | 2022-07-04 | 2022-10-18 | 深圳市威兆半导体股份有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54112189A (en) * | 1978-02-22 | 1979-09-01 | Mitsubishi Electric Corp | Mesa semiconductor device |
US4740477A (en) * | 1985-10-04 | 1988-04-26 | General Instrument Corporation | Method for fabricating a rectifying P-N junction having improved breakdown voltage characteristics |
US4775643A (en) * | 1987-06-01 | 1988-10-04 | Motorola Inc. | Mesa zener diode and method of manufacture thereof |
JPH01260863A (ja) * | 1988-04-12 | 1989-10-18 | Citizen Watch Co Ltd | Pn接合ダイオード |
DE4320780B4 (de) * | 1993-06-23 | 2007-07-12 | Robert Bosch Gmbh | Halbleiteranordnung und Verfahren zur Herstellung |
JPH10256572A (ja) * | 1997-03-11 | 1998-09-25 | Mitsubishi Materials Corp | サージ吸収素子 |
JP3416930B2 (ja) * | 1998-01-28 | 2003-06-16 | 三洋電機株式会社 | SiC半導体装置の製造方法 |
JP4154074B2 (ja) * | 1999-05-27 | 2008-09-24 | 株式会社日立製作所 | サージアブソーバ |
JP4011848B2 (ja) | 2000-12-12 | 2007-11-21 | 関西電力株式会社 | 高耐電圧半導体装置 |
JP4872158B2 (ja) * | 2001-03-05 | 2012-02-08 | 住友電気工業株式会社 | ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法 |
JP2002313936A (ja) * | 2001-04-16 | 2002-10-25 | Auto Network Gijutsu Kenkyusho:Kk | 半導体素子 |
WO2005013361A1 (ja) * | 2003-07-30 | 2005-02-10 | The Kansai Electric Power Co., Inc. | 高耐熱半導体装置 |
JP4833525B2 (ja) * | 2004-06-25 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9455356B2 (en) * | 2006-02-28 | 2016-09-27 | Cree, Inc. | High power silicon carbide (SiC) PiN diodes having low forward voltage drops |
JP5411422B2 (ja) * | 2007-01-31 | 2014-02-12 | 関西電力株式会社 | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 |
-
2007
- 2007-04-26 JP JP2007116736A patent/JP5213350B2/ja active Active
-
2008
- 2008-04-25 US US12/597,121 patent/US8093599B2/en not_active Expired - Fee Related
- 2008-04-25 EP EP08740870A patent/EP2154725A4/en not_active Withdrawn
- 2008-04-25 WO PCT/JP2008/058068 patent/WO2008136409A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20100084663A1 (en) | 2010-04-08 |
WO2008136409A1 (ja) | 2008-11-13 |
EP2154725A1 (en) | 2010-02-17 |
EP2154725A4 (en) | 2011-05-25 |
US8093599B2 (en) | 2012-01-10 |
JP2008277396A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5213350B2 (ja) | 炭化珪素ツェナーダイオード | |
US8232558B2 (en) | Junction barrier Schottky diodes with current surge capability | |
JP4314277B2 (ja) | SiCショットキー障壁半導体装置 | |
JP5411422B2 (ja) | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 | |
CN101533859B (zh) | 二极管 | |
JP5665912B2 (ja) | 半導体装置及びその製造方法 | |
JP2019046909A (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2018021575A1 (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 | |
JP2019140242A (ja) | 炭化珪素基板および炭化珪素半導体装置 | |
SE532625C2 (sv) | Halvledarkomponent i kiselkarbid | |
JP2016171324A (ja) | 制御可能なオン状態の電圧を備えるパワー半導体整流器 | |
EP2761660A1 (en) | Bipolar junction transistor with spacer layer and method of manufacturing the same | |
CN107768428A (zh) | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 | |
WO2013090250A1 (en) | Bipolar junction transistor structure for reduced current crowding and method of manufacturing the same | |
JP6275353B2 (ja) | 炭化珪素半導体装置 | |
JP5310291B2 (ja) | 半導体装置およびその製造方法 | |
JP5249532B2 (ja) | 炭化珪素バイポーラ型半導体装置 | |
JP5469068B2 (ja) | バイポーラ型炭化珪素半導体装置およびその製造方法 | |
JP5872327B2 (ja) | 半導体整流素子 | |
US20200119173A1 (en) | Advanced field stop thyristor structure and manufacture methods | |
JP2014130913A (ja) | 半導体装置及びその駆動方法 | |
CN111406323B (zh) | 宽带隙半导体装置 | |
JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015056559A (ja) | 半導体装置及びその製造方法 | |
JP5514726B2 (ja) | 接合型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100310 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5213350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |