JP2016171324A - 制御可能なオン状態の電圧を備えるパワー半導体整流器 - Google Patents

制御可能なオン状態の電圧を備えるパワー半導体整流器 Download PDF

Info

Publication number
JP2016171324A
JP2016171324A JP2016046987A JP2016046987A JP2016171324A JP 2016171324 A JP2016171324 A JP 2016171324A JP 2016046987 A JP2016046987 A JP 2016046987A JP 2016046987 A JP2016046987 A JP 2016046987A JP 2016171324 A JP2016171324 A JP 2016171324A
Authority
JP
Japan
Prior art keywords
layer
power semiconductor
barrier
semiconductor rectifier
schottky contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016046987A
Other languages
English (en)
Inventor
レナート・ミナミサワ
Minamisawa Renato
アンドレイ・ミハイラ
Mihaila Andrei
ビノス・スンダラムーシー
Sundaramoorthy Vinoth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Technology AG
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of JP2016171324A publication Critical patent/JP2016171324A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

【課題】オン状態における低い電圧と高い遮断能力を有するパワー半導体整流器を提供する。
【解決手段】第１の導電型を有するドリフト層３２と、ドリフト層３２とショットキー接触を形成する電極層３５を有し、ドリフト層３２は１×１０１６ｃｍ−３以下のピーク正味ドーピング濃度を有するベース層３２１と電極層３５と直接接触し少なくとも部分的にショットキー接触を形成する障壁変調層３２２を含む。障壁変調層３２２の正味ドーピング濃度が１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の間にあり、障壁変調層３２２が電極層３５と障壁変調層３２２の間の境界面に垂直な方向に１ｎｍ以上０．２μｍ未満の層厚を有する構成からなるバリア半導体整流器とする。
【選択図】図３

Description

発明の分野
本発明は、請求項１の前文によるパワー半導体整流器とそのようなパワー半導体整流器の製造方法に関する。
発明の背景
一般的なシリコンカーボン（ＳｉＣ）ベースのパワー半導体整流器が図１の断面図に示されている。これは、高濃度にドープされたｎ型ＳｉＣから構成される基板層１と、基板層１上に形成された低濃度ｎ型ＳｉＣで構成されるドリフト層２を含むＳｉＣウェハを備える。ＳｉＣウェハは第１の主面３と、第１の主面３と平行な第２の主面４を有する。装置の陽極側であるＳｉＣウェハの第１の主面３は、ドリフト層２とショットキー接触を形成する第１の金属接触層５で覆われている。装置の陰極側である第２の主面４では、第２の金属接触層６が形成される。典型的には、ドリフト層２は基板層１として高濃度にドープされたｎ型ＳｉＣ基板ウエハ上にエピタキシャルに成長する。
陽極と陰極の間の電圧の電気的な両極性に依存して、ショットキー接触は電流を遮断するか多数キャリア（n型ドープ半導体材料における電子である）の通過を許容する。これらの２つのモードはパワー半導体整流器の遮断状態とオン状態の操作に対応する。
図２ａ及び２ｂでは、もう一つの一般的なＳｉＣベースのパワー半導体整流器であるＳｉＣベースの接合障壁型ショットキー（ＪＢＳ）整流器が示される。ＪＢＳ整流器はショットキーとピンダイオード構造を１つの装置に組み合わせて両者の構造の利点を活用したハイブリッドパワーデバイスである。これはオン状態における低い抵抗と、高い遮断能力を有する。シリコン炭化物（ＳｉＣ）ベースのＪＢＳ整流器は高い遮断電圧のためにシリコン（Ｓｉ）ベースのピンダイオードにとって代わる候補である。ＳｉＣ素材特性はＳｉと比較してより高い電圧定格とより高い動作温度を装置に許容する。
図２ａは装置の第１の主面３に対して垂直な垂直断面を示すのに対し、図２ｂは、図２ａのＡＡ’ラインに沿った、また第１の主面３に平行な水平断面を示す。図１に示されたパワー半導体整流器のように、図２ａ及び図２ｂに示されたＪＢＳ整流器は、高濃度にドープされたｎ型ＳｉＣで作られる基板層１と、基板層１上に形成された低濃度にドープされたｎ型ＳｉＣで作られるドリフト層２を含むＳｉＣウェハを備える。ＳｉＣウェハは装置の第１の主面である第１の主面３と、第１の主面３に平行な第２の主面４を有する。基板層１の反対側の第１の主面３上において、ドリフト層２の表面と隣接してｐ型エミッタ領域７が複数形成される。装置の陽極側であるＳｉＣウェハの第１の主面３は第１の金属接触層５に覆われる。第１の金属接触層５は、第１の金属接触層５がｎ型ドリフト層と接触する場所においてショットキー接触を形成し、第１の金属接触層５がｐ型エミッタ領域７と接触する場所においてｐ型エミッタ領域７とオーミック接触を形成する。本明細書の全体にわたって、オーミック接触とは、線形の電流−電圧特性を有する２つの素材間の非整流接合を指す。これとは対照的に、ショットキー接触は本明細書全体にわたって、半導体と非線形の電流−電圧特性を有する金属との整流結合を指す。
公知のパワー半導体整流器の上記の遮断能力は主にｎ型ドープされたドリフト層２の厚さ及びドーピング濃度によるものである。しかしながら、ショットキー接触の性質の結果、高遮断電圧での上昇電界レベルを低下させる仮想力は、電子に対する障壁の圧縮を引き起こす。図１に示されたｐドープされたエミッタ領域７のない純粋なショットキーバリアダイオードのパワー半導体整流器は、高い逆流バイアスにおいて漏れ電流のレベルを増大させる傾向がある。比較的多数のキャリアは、衝突イオン化中に激しい電子正孔対の生成を引き起こす。その結果、図１に示されたパワー半導体整流器は、比較的高い漏れ電流と絶縁破壊電圧を呈する。図２ａ及び図２ｂに示されたＪＢＳ整流器において、ｐ型エミッタ領域７がその状況の改善に資する。逆流バイアス下において、空乏層がｐ型エミッタ領域７とｎ型ドリフト層２の間でピンダイオード内と同様にｐｎ接合を横切って展開する。ｐ型ドープされたエミッタ領域７周辺の個々の空乏領域は、最終的に互いに接続され、ショットキー接触の下部で隣り合う２つのエミッタ領域７の間に接近してもよい。このようにしてショットキー接触は高い電界ピークから効果的に保護される。ｐ型ドープされたエミッタ領域７とのショットキー接触の組み合わせはこうして漏れ電流を減少し、図１に示されたパワー半導体整流器のような純粋なショットキー障壁ダイオードと比較してはるかに高い絶縁破壊電圧に達することが許容される。
上述したパワー半導体整流器において、第１の金属接触層５とドリフト層２の伝導帯縁に用いられる金属の仕事関数の間のエネルギー差は、オン状態の電圧を規定するショットキー障壁の高さを規定する。これは金属の選択によって拘束される原理である。結果的に、公知のパワー半導体整流器のオン状態の電圧は、プロセスの適合性要件を満たさなければならない金属の種類によって制限される。こうして、上記公知のパワー半導体整流器内の第１の金属接触層５に用いられるべき金属の数は極めて限定される。
順方向バイアス条件下においてロスを最小化するためにオン状態の電圧はできる限り低くあるべきである。遮断能力を保ちながらオン状態の電圧を低下させるための公知のアプローチは、第１金属接触層に２つの異なる金属を用いることである。このような二重のＳＢＨ整流器は例えば米国６，３６３，４９５、Ｂ１に記載されている。しかしながら、第１の金属層向けに異なる２つの金属を用いることは装置製造中に、より高いコストを伴う追加的なプロセスを必要とする。
発明の要約
従来技術の上記で述べた欠点に鑑み、本発明の目的は、低いオン状態の電圧と高い遮断能力を有するパワー半導体整流器の提供と、そのようなパワー半導体整流器の製造方法であって、簡単で信頼性が高く効率的な製造方法の提供が本発明の目的である。
この目的は請求項１に従ったパワー半導体整流器によって達成される。
本発明のパワー半導体整流器では、残存するドリフト層（つまりベース層）よりも高いドーピング濃度を有する薄い障壁変調層が、オン状態の装置の電圧を遮断能力を損なうことなく低減するためにドリフト層と電極層との間の接触のショットキー障壁高さを低める。より低いショットキー障壁の高さはバンドベンディングとトンネル現象を通じてキャリア注入を増加させる。厚さ０．２μｍ未満で、ドーピングレベルが電極層とショットキー接触を形成するために十分低い障壁変調層を用いることにより、遮断能力の重要な喪失を回避することができる。
本発明のパワー半導体整流器の例示的な実施例では、ベース層は８×１０１４ｃｍ−３から６×１０１５ｃｍ−３の範囲内のピーク正味ドーピング濃度を有する。本明細書を通じて層のピーク正味ドーピング濃度は、この層の最大の正味ドーピング濃度を意味する。そのようなドーピング濃度により、オン状態の低電圧と高い遮断能力との良好な妥協点を達成することができる。
本発明のパワー半導体整流器の例示的な実施例では、障壁変調層の正味ドーピング濃度は５×１０１６ｃｍ−３から１×１０１９ｃｍ−３の範囲内にあり、すなわち障壁変調層内の最少の正味ドーピング濃度は５×１０１６ｃｍ−３よりも大きいのに対し、障壁変調層内の最大の正味ドーピング濃度は１×１０１９ｃｍ−３未満である。正味ドーピング濃度のそのような値はショットキー接触がピーク正味ドーピング濃度が１×１０１６ｃｍ−３未満のベース層と直接形成される場合と比較してショットキー障壁層の高さを重要に低めることが保証される。
本発明のパワー半導体整流器の例示的な実施例では、障壁変調層の正味ドーピング濃度は１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の範囲内にある。そのような例示的な実施例においてオン状態の低電圧と高い遮断能力の改善された妥協点が達成される。
本発明のパワー半導体整流器の例示的な実施例では、電極層は障壁変調層を貫通してベース層と直接接触し、電極層とベース層の接触が第１の障壁ショットキー接触で電極層と障壁変調層の接触が第２の障壁ショットキー接触で第１の障壁ショットキー接触のショットキー障壁の高さは第２の障壁ショットキー接触のショットキー障壁の高さよりも高い。この例示的な実施例では第１の障壁ショットキー接触及び第２の障壁ショットキー接触と同じ単一の電極層１枚だけの使用で二重の障壁高整流器が実現される。
本発明のパワー半導体整流器の例示的な実施例ではドリフト層は第１の主面と第１の主面と平行な第２の主面を有し、第１の障壁ショットキー接触は複数の第１のショットキー接触セクションを含み、第２の障壁ショットキー接触は複数の第２のショットキー接触セクションを含み、少なくとも１つの第１の主面に平行な横方向において第１の障壁ショットキー接触セクションと第２の障壁接触セクションとが互い違いになる。その中に、第１の障壁ショットキー接触セクションはグリッドまたは蜂の巣構造を形成してもよい。この例示的な実施例では遮断能力はさらに改善される。
本発明のパワー半導体整流器の例示的な実施例では複数のエミッタ領域を構成し、それぞれのエミッタ領域は第１の導電型とは異なる第２の導電型を有し、電極層はそれぞれのエミッタ領域とオーミック接触を形成し、それぞれのエミッタ領域はベース層とｐｎ接合を形成する。この例示的な実施例ではパワー半導体整流器は改善された遮断能力を示すＪＢＳ整流器である。
本発明のパワー半導体整流器ではドリフト層はシリコン炭化物またはシリコンで作られてもよい。シリコン炭化物はパワー半導体装置に好ましい素材特性を有する。
本発明の目的は請求項１０に記載されたようなパワー半導体整流器の製造方法によっても達成される。
方法の例示的な実施例では、方法は電極層を形成するステップの前にドリフト層に少なくとも１つの溝または穴を形成し、溝や穴が障壁変調層を貫通しベース層まで延びるステップからなる。電極層はベース層とショットキー接触を形成するために少なくとも１つの溝または穴の中に形成されてもよい。そのような例示的な実施例は簡単かつ効率的にただ１つの単一の電極層のみを備えた二重のＳＢＨ整流器の製造を許容する。
例示的な実施例では方法は電極層を形成するステップの前に少なくとも１つの溝または穴の少なくとも底の部分にエミッタ領域を形成し、エミッタ領域が第１の導電型とは異なりドリフト層とｐｎ接合を形成する第２の導電型を有し、電極層がエミッタ領域とオーミック接触を形成するステップからなる。その中でエミッタ領域は少なくとも１つの溝または穴の内部に第２の導電型の半導体層を配置することにより形成されてもよく、またはエミッタ領域はドリフト層の少なくとも１つの溝または穴の少なくとも底部に第２の導電型のドーパントを注入して形成してもよい。そのような例示的な実施例ではＪＢＳ整流器は単純かつ効率的にオン状態の低電圧と比較的高い遮断能力を備えて製造されることができる。
図の簡潔な説明
本発明の詳細な実施例は添付した図面を参照することにより以下のとおり説明される。
従来技術のショットキー障壁ダイオードの垂直断面図を示す。 従来技術の接合障壁ショットキー（ＪＢＳ）ダイオードの垂直断面図を示す。 図２ａの従来技術の接合障壁ショットキー（ＪＢＳ）ダイオードの図２ａの線ＡＡ’に沿った水平断面図を示す。 第１の実施例に従ったパワー半導体整流器の垂直断面図を示す。 第２の実施例に従ったパワー半導体整流器の垂直断面図を示す。 第２の実施例に従ったパワー半導体整流器の図４ａの線ＡＡ’に沿った水平断面図を示す。 第３の実施例に従ったパワー半導体整流器の垂直断面図を示す。 第３の実施例に従ったパワー半導体整流器の図５ａの線ＡＡ’に沿った水平断面図を示す。 第４の実施例に従ったパワー半導体整流器の垂直断面図を示す。 第４の実施例に従ったパワー半導体整流器の図６ａの線ＡＡ’に沿った水平断面図を示す。 第５の実施例に従ったパワー半導体整流器の垂直断面図を示す。 第５の実施例に従ったパワー半導体整流器の図７ａの線ＡＡ’に沿った水平断面図を示す。 上記実施例によるパワー半導体整流器を製造するための製造方法におけるステップを図示する。 上記実施例によるパワー半導体整流器を製造するための製造方法におけるステップを図示する。 上記実施例によるパワー半導体整流器を製造するための製造方法におけるステップを図示する。 上記実施例によるパワー半導体整流器を製造するための製造方法におけるステップを図示する。
図内で用いられる参照符号及びその意味は参照符号のリストに要約される。一般的に同一の要素は明細書全体にわたって同一の参照符号を有する。記載された実施例は例として意味するもので、本発明の範囲を限定するものではない。
好ましい実施例の詳細な説明
図３には、第１の実施例に従ったパワー半導体整流器の垂直断面図が示されている。第１の実施例によるパワー半導体整流器は４Ｈ−ＳｉＣベースのパワー半導体整流器である。それは第１の主面３３と、第１の主面３３に平行な第２の主面３４とを有する４Ｈ−ＳｉＣウェハを構成する。第１の主面３３から第２の主面３４にかけて４Ｈ−ＳｉＣウェハは障壁変調層３２２、ベース層３２１及び基板層３１を含む。基板層３１は、ピーク正味ドーピング濃度が１×１０１６ｃｍ−３以下で、例示的にピーク正味ドーピング濃度が８×１０１４ｃｍ−３から６．１０１６ｃｍ−３の間にある低濃度ドープされた４Ｈ−ＳｉＣからなるベース層３２１のピーク正味ドーピング濃度（すなわち最大の正味ドーピング濃度）よりも高い正味ドーピング濃度を有する高濃度にドープされたｎ型４Ｈ−ＳｉＣからなる。第２の主面３４と隣り合う基板層３１の正味ドーピング濃度は例示的に１×１０１９ｃｍ−３あるいはそれ以上である。障壁変調層３２２は、１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の間、例示的に５×１０１６ｃｍ−３から１×１０１９ｃｍ−３の間、さらに例示的には１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の間にある正味ドーピング濃度を有するｎ型４Ｈ−ＳｉＣからなる。ベース層３２１及び障壁変調層３２２は第１の実施例によるパワー半導体整流器内のドリフト層３２を形成する。
４Ｈ−ＳｉＣウェハの第１の主面３３上には障壁変調層３２２と直接接触して第１の電極層３５と障壁変調層３２２との間のショットキー接触を形成する第１の電極層が形成される。第１の電極層３５はチタニウム（Ｔｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）あるいはこれらの金属の任意の組み合わせのような金属層である。第１の電極層３５はまたＮｉＳｉ、ＴｉＣあるいはＴａＣのようなケイ化物又は炭素化合物を含有する。第１の電極層３５はまた、その内部に頂点のアルミニウムと第１の金属層との間にＴａＳｉＮのような拡散障壁層が形成可能な金属層例えばＡｌ/Ｔｉ、Ａｌ/Ｎｉ、ＡＬ/Ｗ、Ａｌ/Ｐｔ、Ａｌ/Ｎｉ/Ｔｉ、Ａｌ/Ｍｏ、Ａｌ/Ｐｄ、Ａｌ/ＷＣあるいはＡｌ/ＴａＣの積み重ねでもよい。
４Ｈ−ＳｉＣウェハの第２の主面３４上には基板層３１とオーミック接続が形成される第２の電極層３６が形成される。
障壁変調層の厚さは１ｎｍ以上でかつ第１の電極層３５と障壁変調層３２２との間の可界面に垂直な方向である第１の主面３３に垂直な方向では０．２μｍ未満である。ベース層３２１の厚さは要求される遮断能力に依る。例示的に第１の主面３３に垂直な方向のベース層の厚さは５μｍから６００μｍの間の範囲にある。
第１の実施例に従ったパワー半導体整流器の例示的な実施例ではまず、第１の主面３３及び第２の主面３４を有する低濃度ドープされたｎ型４Ｈ ＳｉＣウェハが提供される。低濃度ドープされたｎ型４Ｈ−ＳｉＣウェハは最終装置のベース層３２１と同一の正味ドーピング濃度を有する。ｎ型ドーパントが上記に述べた正味ドーピング濃度や厚さを有する基板層３１を形成するためにその第２の主面３４から４Ｈ−ＳｉＣ内に組み込まれ及び/又は注入される。次のステップでは障壁変調層３２２がその第１の主面３３からｎ型ドーパントを４Ｈ−ＳｉＣウェハに組み込み及びまたは注入することにより第１の主面３３と隣り合って形成される。障壁変調層３２２はこのようにして第１の実施例に従ったパワー半導体整流器のための上記に述べた正味ドーピング濃度及び厚さを有して形成される。こうして、ドリフト層３２は第１の導電型及び１×１０１６ｃｍ−３以下のピーク正味ネットドーピング濃度を有するベース層３２１と、第１の導電型、１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の間の範囲の正味ドーピング濃度及び１ｎｍ以上０．２μｍ未満の層厚を有する障壁変調層を積み重ねて形成される。
代替的に、ベース層３２１及び障壁変調層３２２を含むドリフト層３２は基板層１として高濃度にドープされたｎ型４Ｈ−ＳｉＣ基板ウェハ上にエピタキシャル成長されてもよい。
その後、第２の電極層３６が、第２の電極層３６と基板層３１との間にオーミック接触を形成するために第２の主面３４上に配置される。第２の電極層３６を配置した後の装置が４Ｈ−ＳｉＣウェハの第１の主面３３に垂直な垂直断面図８ａに示される。
第１の実施例に従ったパワー半導体整流器を得るための最後の処理ステップとして、障壁変調層３２２上に第１の電極層３５を形成するステップは第１の電極層３５と障壁変調層３２２との間にショットキー接触を形成する。
次に第２の実施例に従ったパワー半導体整流器を説明する。図４ａは第２の実施例に従ったパワー半導体整流器の垂直断面図で、図４ｂは図４ａの線ＡＡ’に沿った水平断面図である。第２の実施例に従ったパワー半導体整流器は二重のショットキー障壁高（ＳＢＨ）整流器である。第１の実施例に従ったパワー半導体整流器との多くの類似点により、主として第２の実施例の第１の実施例との違いを説明する。異なる実施例に同一の参照符号が用いられた場合、これは説明を通じてこれらの要素が同一又は類似の物理的特性を有することを意味する。
第１の実施例に従ったパワー半導体整流器のように、第２の実施例に従ったパワー半導体整流器は４Ｈ−ＳｉＣベースのパワー半導体整流器である。それは第１の主面３３と第１の主面３３に平行な第２の主面３４とを有する４Ｈ−ＳｉＣウェハを構成する。第１の主面３３から第２の主面３４にかけて４Ｈ−ＳｉＣウェハは第１の実施例の基板層３１と同一の障壁変調層４２２、ベース層４２１及び基板層３１を含む。障壁変調層４２２は第１の実施例の障壁変調層３２２と近似している。それは１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の間の、例示的には５×１０１６ｃｍ−３から１×１０１９ｃｍ−３の間のさらに例示的には１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の間の正味ドーピング濃度を有するｎ型４Ｈ−ＳｉＣからなる。第１の実施例と同様にベース層４２１と障壁変調層４２２が第２の実施例によるパワー半導体整流器内のドリフト層４２を形成する。
第１の主面３３から垂直方向の障壁変調層の厚さ４２２及びベース層４２１の厚さは第１の実施例における障壁変調層の厚さ３２２及びベース層３２１の厚さと同じである。
４Ｈ−ＳｉＣウェハの第１の主面３３上には障壁変調層４２２と直接接触して第１の電極層４５と障壁変調層４２２との間に複数の第１の障壁ショットキー接触セクションを形成する第１の電極層４５が形成される。第１の実施例のように電極層４５はチタニウム（Ｔｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）あるいはこれらの金属の任意の組み合わせにような金属層である。第１の電極層４５はまた、その内部に頂点のアルミニウムと第１の金属層との間にＴａＳｉＮのような拡散障壁層が形成可能な金属層例えばＡｌ/Ｔｉ、Ａｌ/Ｎｉ、ＡＬ/Ｗ、Ａｌ/Ｐｔ、Ａｌ/Ｎｉ/Ｔｉ、Ａｌ/Ｍｏ、Ａｌ/Ｐｄ、Ａｌ/ＷＣあるいはＡｌ/ＴａＣの積み重ねでもよい。
第２の実施例では、第１の電極層４５は、４Ｈ−ＳｉＣ内部すなわち第１の主面３３と第２の主面３４の間でお互いに平行に伸びる帯形状の電極セクション４５ａ、４５ｂ、４５ｃを形成するために障壁変調層４２２を貫通しベース層４２１内に延びる。帯形状の電極セクション４５ａ、４５ｂ、４５ｃはベース部４２１と複数の第２の障壁ショットキー接触セクションを形成するためにベース層４２１と直接接触する。第１の障壁ショットキー接触セクションはすべて同じ第１の障壁高を有し、第２の障壁ショットキー接触セクションはすべて同じ第２の障壁高を有する。ベース層４２１及び障壁変調層４２２内のドーピング濃度の違いにより、第１の障壁高は第２の障壁高よりも低い。
第１の主面３３に平行な横方向及び帯形状の電極セクション４５ａ、３４ｂ及び４５ｃの長手軸に垂直な方向において、第１の障壁ショットキー接触部と第２の障壁ショットキー接触部は、それぞれの隣り合う第２の障壁ショットキー接触部のペアの間に第１の障壁ショットキー接触部が形成され、それぞれの隣り合う第１の障壁ショットキー接触部のペアの間に第２の障壁ショットキー接触部が形成されるというような方法で互い違いになる。
４Ｈ−ＳｉＣウェハの第２の主面３４上に第１の実施例と同様に基板層３１とオーミック接触を形成する第２の電極層３６が形成される。
次に図８ａ及び８ｂにより第２の実施例に従ったパワー半導体整流器の製造方法を説明する。
まず、上記で説明した第１の実施例のパワー半導体整流器の製造方法と同じ方法で図８ａに示された構造が製造される。次のステップでは、帯形状の溝４５１ａ、４５１ｂ、４５１ｃがドライまたはウェットエッチング過程により第１の主面３３から４Ｈ−ＳｉＣウェハ内に形成される。溝４５１ａ、４５１ｂ、４５１ｃは図８ｂに示されたように貫通した障壁変調層４２２を形成しベース層４２１の中に伸びるように障壁変調層３２２を貫通する。溝４５１ａ、４５１ｂ、４５１ｃの第１の主面からの深さは例示的に０．１μｍから１０μｍの間の範囲内にあり、より例示的には０．２μｍから５μｍの範囲内にあるがドリフト層４２の厚さ未満である。例示的には溝４５１ａ、４５１ｂ、４５１ｃはすべて同じ深さを有している。次のステップでは、上記で述べたような第１の電極層は図４ａに示された第２の実施例に従ったパワー半導体整流器を得るために図８ｂに示される構造の第１の主面３３上に形成される。
図５ａ及び図５ｂは第３の実施例に従ったパワー半導体整流器を図示する。ここで、図５ａは第３の実施例に従ったパワー半導体請求器の垂直断面図を示し、図５ｂは図５ａの線ＡＡ’に沿ってとられた水平断面図を示す。
第３の実施例に従ったパワー半導体整流器は溝接合障壁ショットキー（ＪＢＳ）整流器である。第２の実施例に従ったパワー半導体整流器との多くの類似点により第３の実施例の第２の実施例との違いを主に説明する。
第２の実施例に従ったパワー半導体整流器のように、第３の実施例に従ったパワー半導体整流器は４Ｈ−ＳｉＣベースのパワー半導体整流器である。それは第１の主面３３及び第１の主面３３と平行な第２の主面３４を有する４Ｈ−ＳｉＣウェハを構成する。第１の主面３３から第２の主面３４にかけて４ｈ−ＳｉＣウェハは第２の実施例における障壁変調層４２２と同一の障壁変調層４２２、第２の実施例におけるベース層４２１と同一のベース層４２１及び第２の実施例における基板層３１と同一の基板層３１を含む。
４Ｈ−ＳｉＣウェハの第１の主面３３上に、第２の実施例と同様に第１の電極層４５と障壁変調装置４２２の間に複数の第１のショットキー接触セクションを形成するために障壁変調層と直接接触する第１の電極層が形成される。第３の実施例における第２の電極層は第２の実施例における第１の電極層と同じである。
第２の実施例のように第３の実施例でも第１の電極層４５は、４Ｈ−ＳｉＣ内部すなわち第１の主面３３と第２の主面３４の間でお互いに平行に伸びる帯形状の電極セクション４５ａ、４５ｂ、４５ｃを形成するために障壁変調層４２２を貫通しベース層４２１内に延びる。帯形状の電極セクション４５ａ、４５ｂ、４５ｃの側壁はベース層４２１と複数の第２の障壁ショットキー接触セクションを形成するためにベース層４２１と直接接触する。第１の障壁ショットキー接触セクションはすべて同じ第１の障壁高を有し、第２の障壁ショットキー接触セクションはすべて同じ第２の障壁高を有する。ベース層４２１及び障壁変調層４２２の異なるドーピング濃度により第１の障壁高は第２の実施例のように第２の障壁高よりも低い。
第３の実施例に従ったパワー半導体整流器は、ｐ型エミッタ領域５７ａ、５７ｂ、５７ｃとｎ型ベース層４２１の間でそれぞれ複数のｐｎ接合を形成するためにベース層４２１内部にｐ型エミッタ領域５７ａ、５７ｂ、５７ｃが埋め込まれている点で第２の実施例に従ったパワー半導体整流器と異なる。ｐ型エミッタ領域５７ａ、５７ｂ、５７ｃは第１の電極層４５とｐ型エミッタ領域５７ａ、５７ｂ、５７ｃの間にそれぞれオーミック接触を形成するために電極セクション４５ａ、４５ｂ、４５ｃとそれぞれ直接接触する。ｐ型エミッタ領域５７ａ、５７ｂ、５７ｃは帯形状の電極セクションである４５ａ、４５ｂ、４５ｃと平行に伸びる帯形状部分である。
第１の主面３３への垂直投影において、第１の障壁ショットキー接触セクションは第１の主面３３と平行な横方向及び帯形状の電極セクション４５ａ、３４ｂ及び４５ｃの長手軸に垂直な方向に沿ったｐｎ接合とそれぞれの隣り合うｐｎ接合の間に第１の障壁ショットキー接触セクションが位置するよう互い違いになる。
４Ｈ−ＳｉＣウェハの第２の主面３４上には第１及び第２の実施例のように基板層３１とオーミック接触をする第２の電極層３６が形成される。
次に図８ｂ及び８ｃを参照しながら第３の実施例に従ったパワー半導体整流器の製造方法を説明する。まず、上記に述べた第２の実施例に従ったパワー半導体整流器向けの製造方法と同じ方法により図８ｂの構造が製造される。次のステップで、溝４５１ａ、４５１ｂ、４５１ｃのそれぞれの底部にｐ型エミッタ領域５７ａ、５７ｂ、５７ｃを形成するために、溝４５１ａ、４５１ｂ、４５１ｃのそれぞれの底部にｐ型ドーパントが埋め込まれる。代替的に溝４５１ａ、４５１ｂ、４５１ｃ内にｐ型４Ｈ−ＳｉＣが配置することにより溝４５１ａ、４５１ｂ、４５１ｃの底部にエミッタ領域５７ａ、５７ｂ、５７ｃがが形成されることもまた可能である。次のステップとして図５ａに示されるような第３の実施例に従ったパワー半導体整流器を得るために図８ｃに示された構造の上に第１の主面３３から電極層が配置される。
図６ａ及び図６ｂは第４の実施例に従ったパワー半導体整流器を図示する。ここでは、図６ａは第４の実施例に従ったパワー半導体整流器の垂直断面図を示し、図６ｂは図６ａの線ＡＡ’に沿ってとられた水平断面図を示す。
第４の実施例に従ったパワー半導体整流器は溝接合障壁ショットキー（ＪＢＳ）整流器である。第３の実施例に従ったパワー半導体整流器との多くの類似点により、第３の実施例との違いを主に説明する。
第３の実施例に従ったパワー半導体整流器のように、第３の実施例に従ったパワー半導体整流器は４Ｈ−ＳｉＣベースのパワー半導体整流器である。それは第１の主面３３及び第１の主面３３と平行な第２の主面３４を有する４Ｈ−ＳｉＣウェハを構成する。第１の主面３３から第２の主面３４にかけて４Ｈ−ＳｉＣウェハは第２及び第３の実施例の障壁変調層４２２と同じ障壁変調層４２２、第２及び第３の実施例のベース層４２１と同じベース層４２１及び第１から第３の実施例の基板層３１と同じ基板層３１それぞれを含む。
４Ｈ−ＳｉＣウェハの第１の主面３３上には、第２または第３の実施例と同様の第１の電極層４５と障壁変調層４２２の間の複数のショットキー接触セクションを形成するために障壁変調層４２２と直接接触する第１の電極層４５が形成される。第３の実施例における第１の電極層４５は第２または第３の実施例における第１の電極層４５と同じである。
第２または第３の実施例のように第４の実施例でも、第１の電極層４５は４Ｈ−ＳｉＣ内部すなわち第１の主面３３と第２の主面３４の間でお互いに平行に伸びる帯形状の電極セクション４５ａ、４５ｂ、４５ｃを形成するために障壁変調層４２２を貫通しベース層４２１内に延びる。
第３の実施例に従ったパワー半導体整流器のように、第４の実施例に従ったパワー半導体整流器はｐ型エミッタ領域６７ａ、６７ｂ及び６７ｃとｎ型ベース層４２１それぞれの間に複数のｐｎ接合を形成するためにドリフト層４２の内部すなわち第１の主面３３と第２の主面３４の間に形成されたｐ型領域６７ａ、６７ｂ及び６７ｃを有する。それぞれのエミッタ領域６７ａ、６７ｂまたは６７ｃは第１の電極層４５とそれぞれのエミッタ領域６７ａ、６７ｂ又は６７ｃの間にオーミック接触を形成するために電極セクション４５ａ、４５ｂ、４５ｃそれぞれと直接接触する。第４の実施例に従ったパワー半導体整流器は第３の実施例に従ったパワー半導体整流器とｐ型エミッタ領域６７ａ、６７ｂ及び６７ｃが第１の主面３３と隣り合って位置し、電極セクション４５ａ、４５ｂ、４５ｃをドリフト層４２から隔てる点で異なる。したがって、第２及び第３の実施例と比較して帯形状の電極セクション４５ａ、４５ｂ及び４５ｃの側壁はベース層４２１と直接接触していないが、ｐ型エミッタ領域６７ａ、６７ｂ及び６７ｃそれぞれによってドリフト層４２から隔てられる。
エミッタ領域６７ａ、６７ｂ及び６７ｃは帯形状の電極セクション４５ａ、４５ｂ、４５ｃと平行に伸びる平行な帯形状領域である。帯状電極セクション４５ａ、４５ｂ及び４５ｃの主軸の長手方向に垂直な平面において、エミッタ領域６７ａ、６７ｂ、及び６７ｃは図６ａに示されるようにＵ形状の断面図を有する。
第１の主面３３に垂直な投影において、第１の電極層４５と障壁変調層４２２の間のショットキー接触セクションはそれぞれの隣り合うペアのｐｎ接合の間にショットキー接触セクションが位置するよう、第１の主面３３に平行な横方向と帯形状の電極セクション４５ａ、４５ｂ及び４５ｃの長手軸に垂直な方向に沿ったエミッタ領域６７ａ、６７ｂ及び６７ｃの間で互い違いになる。
次に第４の実施例に従ったパワー半導体整流器の製造方法について説明する。この方法ではまず第２または第３の実施例の製造方法で説明されたような処理ステップで図８ｂに示されたような構造が形成される。次のステップとして、図８ｄに示された構造を得るために溝４５１ａ、４５１ｂ及び４５１ｃそれぞれの底部と側壁に隣り合ってエミッタ領域６７ａ、６７ｂ及び６７ｃが形成される。エミッタ領域６７ａ、６７ｂ及び６７ｃは図８ｄに示された構造を得るために溝４５１ａ、４５１ｂ及び４５１ｃそれぞれの底部及び側壁内部にｐ型ドーパントを埋め込みまたは注入することによって形成される。代替的にエミッタ領域は溝４５１ａ、４５１ｂ及び４５１ｃそれぞれの側壁及び底部をｐ型４Ｈ−ＳｉＣ素材で覆うために、溝４５１ａ、４５１ｂ及び４５１ｃそれぞれの内部にｐ型４Ｈ−ＳｉＣを配置することで形成されてもよい。後者の代替的な方法では、エミッタ領域がｐ型ドーパントの埋め込みや注入によって形成されるケースのように、同じ寸法のい電極セクション４５ａ、４５ｂ、４５ｃを得るために、溝４５１ａ、４５１及び４５１ｃはより大きくなければいけない。次のステップでは、第１の電極層４５が図６ａに示されるような第４の実施例に従ったパワー半導体整流器を得るために図８に示されるような構造の上に形成される。
図７ａ及び図７ｂは第５の実施例に従ったパワー半導体整流器を図示する。ここで、図７ａは第５の実施例に従ったパワー半導体整流器の垂直断面図を示し、図７ｂは図７ａの線ＡＡ’でとった水平断面図を示す。
第５の実施例に従ったパワー半導体整流器は接合障壁ショットキー（ＪＢＳ）整流器である。第４の実施例に従ったパワー半導体整流器との多くの類似点により、第５の実施例の第４の実施例に対する違いを主に説明する。
第４の実施例に従ったパワー半導体整流器のように、第５の実施例に従ったパワー半導体整流器は４Ｈ−ＳｉＣベースのパワー半導体整流器である。それは第１の主面３３及び第１の主面３３と平行な第２の主面３４を有する４Ｈ−ＳｉＣウェハを構成する。第１の主面３３から第２の主面３４にかけて４Ｈ−ＳｉＣウェハは第２から第４の実施例の障壁変調層４２２と同一の障壁変調層４２２、第２から第４の実施例のベース層４２１と同一のベース層４２１及び第１から第４の実施例の基板層３１と同一の基板層それぞれを含む。
４Ｈ−ＳｉＣウェハの第１の主面３３上には第４の実施例のように第１の電極層３５と障壁変調層４２２の間の複数のショットキー接触セクションを形成するために障壁変調層４２２と直接接触する第１の電極層３５が形成される。第５の実施例における第１の電極層３５は第１の実施例における実施例と同一であり第４の実施例における第１の電極層４５と障壁変調層４２２を貫通しない点で異なる。
第５の実施例に従ったパワー半導体整流器では、ｐ型エミッタ領域７７ａ、７７ｂ、７７ｃとｎ型ベース層４２１それぞれの間に複数のｐｎ接合を形成するためにドリフト層４２内にｐ型エミッタ領域７７ａ、７７ｂ、７７ｃが形成される。エミッタ領域７７ａ、７７ｂ及び７７ｃは第１の電極層４５とエミッタ領域７７ａ、７７ｂ及び７７ｃそれぞれの間にオーミック接触を形成するために第１の電極層４５に直接接触される。エミッタ領域７７ａ、７７ｂ、及び７７ｃは第２の実施例における帯形状の電極セクション４５ａ、４５ｂ及び４５ｃと同様の形状を有する平行な帯形状領域である。
第１の主面３３に対して垂直投影では、ショットキー接触セクションは隣り合う２つのｐｎ接合のペアの間にショットキー接触セクションが位置するよう、第１の主面３３と平行な横方向及び帯形状のエミッタ領域７７ａ、７７ｂ、７７ｃの軸の長手方向に垂直な方向にｐｎ接合と互い違いとなる。
次に第５の実施例に従ったパワー半導体整流器の製造方法を説明する。まず図８ａに示されたような構造が上記で説明した第１の実施例に従ったパワー半導体整流器の製造方法と同じ要領とステップで形成される。次のステップとしてエミッタ領域７７ａ、７７ｂ及び７７ｃが選択的なｐ型ドーパントの第１の主面３３からドリフト層３２への埋め込み及び/または注入によって障壁変調層３２２を貫きベース層３２１の内部に延びるためにドリフト層３２の中に形成される。代替的にまず図８ｂに示されるような構造が第２の実施例に従ったパワー半導体整流器の製造方法によって形成されてもよく、溝４５１ａ、４５１ｂ及び４５１ｃはｐ型４Ｈ−ＳｉＣ素材の堆積で満たされてもよい。次に第１の電極層３５が図７ａに示されるように第５の実施例に従ったパワー半導体整流器を得るために第１の主面上に形成される。
上記に述べた実施例の修正が、添付の特許請求の範囲で定義される本発明の思想から逸脱することなく可能であることは当業者に明らかである。
上記で述べた実施例ではドリフト層３２、４２、基板層３１及びエミッタ領域５７ａ、５７ｂ、５７ｃ、６７ａ、６７ｂ、６７ｃ、７７ａ、７７ｂ、７７ｃ、のための半導体材料として、４Ｈ−ＳｉＣが用いられた。しかしながら、６Ｈ−Ｓｉｃ、１５Ｒ−ＳｉＣあるいは３Ｃ−Ｓｉｃなどの他のＳｉＣポリタイプが用いられてもよい。また、本発明のパワー半導体整流器には、ＩＩＩ族窒素化合物半導体素材（例えばＧａＮ、ＡＩＮ、あるいはＡＬＧａＮ）あるいはシリコン（Ｓｉ）のような他の半導体素材が用いられてもよい。１つの単独の半導体素材を用いるだけではなくシリコンとゲルマニウムの組み合わせのような異なる半導体素材の組み合わせ採用してもよい。
上記で述べた第４の実施例では、図６ａに示された障壁変調層４２２はｐ型エミッタ領域６７ａ、６７ｂ及び６７ｃと直接接触する。しかしながら、修正された実施例では障壁変調層４２２はｐ型エミッタ領域６７ａ、６７ｂ及び６７ｃと例示的に５０ｎｍから１００ｎｍ離間してもよい。障壁変調層４２２はｐ型エミッタ領域６７ａ、６７ｂ及び６７ｃと４Ｈ−ＳｉＣウェハの第１の主面３３において第１の電極層４５とショットキー接触を形成するベース層４２１によって離間されてもよい。
同様に上記で説明した第５の実施例では、図７ａに示された障壁変調層４２２はｐ型エミッタ領域７７ａ、７７ｂ及び７７ｃと直接接触する。しかしながら、修正された実施例では主障壁変調層４２２はｐ型エミッタ領域７７ａ、７７ｂ及び７７ｃと例示的に５０ｎｍから１００ｎｍ離間してもよい。障壁変調層４２２はｐ型エミッタ領域７７ａ、７７ｂ及び７７ｃと４Ｈ−ＳｉＣウェハの第１の主面３３において第１の電極層３５とショットキー接触を形成するベース層４２１によって離間されてもよい。
上記のすべての実施例において、障壁変調層３２２、４２２は、正味ドーピング濃度が１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の範囲内にある限り、均一なドーピング濃度でも段階的なドーピングプロフィールでもその他のドーピングプロフィールでもいずれでもよい。
上記で説明した本発明の第２ないし第４の実施例に従ったパワー半導体整流器では、電極セクション４５ａ、４５ｂ、及び４５ｃは帯形状でお互いに平行であると説明された。しかしながら、他の形状及び構造が可能である。例えば、電極セクションは第１の主面３３と平行な平面への投影において島の模様、グリッド構造あるいは蜂の巣構造を形成してもよい。同じ事は第３ないし第５の実施例に従ったパワー半導体整流器のエミッタ領域５７ａ、５７ｂ、５７ｃ、６７ａ、６７ｂ、６７ｃ、７７ａ、７７ｂ、７７ｃにも適用できる。したがって、そのようなパワー半導体整流器の製造方法では溝に代えて穴を形成する必要があるかもしれない。
上記の実施例は特定の導電型であると説明された。上記で説明した実施例の半導体層の導電型はｐ型層と説明されたすべての層がｎ型層に、ｎ型層と説明されたすべての層がｐ型層となるように切り替えられてもよい。例えば、修正された第３の実施例では、同一のパワー半導体整流器の中ですべてのエミッタ領域が基板層及びドリフト層とは別の導電型を有する限り、基板層３１及びベース層４２１及び障壁変調層４２２を含むドリフト層４２はｐ型層でもよく、エミッタ領域５７ａ、５７ｂ、５７ｃはｎ型層でもよい。
「構成する」という用語は他の要素又はステップを排除するものではなく、「a」または「an」は複数を排除するものではないことに留意すべきである。また、異なる実施例に関連して説明された要素を組み合わせてもよい。
１ 基板層
２ ドリフト層
３ 第１の主面
４ 第２の主面
５ 第１の金属接触層
６ 第２の金属接触層
７ エミッタ領域
３１ 基板層
３２ ドリフト層
３３ 第１の主面
３４ 第２の主面
３５ 第１の電極層
３６ 第２の電極層
４２ ドリフト層
４５ａ 帯形状の電極セクション
４５ｂ 帯形状の電極セクション
４５ｃ 帯形状の電極セクション
６７ａ エミッタ領域
６７ｂ エミッタ領域
６７ｃ エミッタ領域
５７ａ エミッタ領域
５７ｂ エミッタ領域
５７ｃ エミッタ領域
７７ａ エミッタ領域
７７ｂ エミッタ領域
７７ｃ エミッタ領域
３２１ ベース層
３２２ 障壁変調層
４２１ ベース層
４２２ 障壁変調層
４５１ａ 溝
４５１ｂ 溝
４５１ｃ 溝

Claims (15)

  1. 第１の導電型を有するドリフト層（３２；４２）と、
    前記ドリフト層（３２；４２）とショットキー接触を形成する電極層（３５：３５）とを備え、
    前記ドリフト層（３２；４２）は、１×１０１６ｃｍ−３未満のピーク正味ドーピング濃度を有するベース層（３２１；４２１）を含み、
    前記ドリフト層（３２；４２）は、前記電極層（３５；４５）と直接接触して少なくとも部分的にショットキー接触を形成する障壁変調層（３２２）を含み、前記障壁変調層（３２２；４２２）の正味ドーピング濃度が１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の範囲内にあり、
    前記障壁変調層（３２２；４２２）は、前記電極層（３５；４５）と前記障壁変調層（３２２；４２２）との間の境界面に垂直な方向に１ｎｍ以上０．２μｍ未満の層厚を有することを特徴とする、パワー半導体整流器。
  2. ベース層（３２１；４２１）は８×１０１４ｃｍ−３から６×１０１５ｃｍ−３の範囲内のピーク正味ドーピング濃度を有する、請求項１記載のパワー半導体整流器。
  3. 障壁変調層（３２２；４２２）の正味ドーピング濃度は５×１０１６ｃｍ−３から１×１０１９ｃｍ−３の範囲内にある、請求項１または２記載のパワー半導体整流器。
  4. 障壁変調層（３２２；４２２）の正味ドーピング濃度は１×１０１７ｃｍ−３から５×１０１８ｃｍ−３の範囲内にある、請求項３記載のパワー半導体整流器。
  5. 電極層（４５）は障壁変調層（４２２）を貫通してベース層（４２１）と直接接触し、
    前記電極層（４５）と前記ベース層（４２１）との接触は第１の障壁ショットキー接触であり、前記電極層（４５）と前記障壁変調層（４２２）との間の接触は第２の障壁ショットキー接触であり、前記第１の障壁ショットキー接触のショットキー障壁高さは前記第２の障壁ショットキー接触よりも高い、請求項１ないし４のいずれかに記載のパワー半導体整流器。
  6. 前記ドリフト層（３２）は、第１の主面（３３）と、前記第１の主面（３３）に平行な第２の主面（３４）とを有し、前記第１の障壁ショットキー接触は複数の第１のショットキー接触セクションを含み、前記第２の障壁ショットキー接触は複数の第２のショットキー接触セクションを含み、前記第１のショットキー接触セクションは第１の主面（３３）に平行な少なくとも１つの横方向において前記第２のショットキー接触セクションと交互にある、請求項５記載のパワー半導体整流器。
  7. 第１の障壁ショットキー接触セクションはグリッドまたはハニカム構造を形成する、請求項６記載のパワー半導体整流器。
  8. 前記パワー半導体整流器は複数のエミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）を備え、
    各々の前記エミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）は前記第１の導電型とは異なる第２の導電型を有し、
    前記電極層（３５；４５）は前記エミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）の各々とオーミック接触を形成し、
    各々のエミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）は前記ベース層（４２１）とｐｎ接合を形成する、請求項１ないし７のいずれかに記載のパワー半導体整流器。
  9. 前記ドリフト層（３２；４２）は炭化珪素またはシリコンで作られる、請求項１ないし８のいずれかに記載のパワー半導体整流器。
  10. ベース層（３２１；４２１）と障壁変調層（３２２：４２２）の積層を形成することによりドリフト層（３２；４２）を形成するステップを備え、前記ベース層（３２１；４２１）は第１の導電型を有するとともに、１×１０１６ｃｍ−３未満のピーク正味ドーピング濃度を有し、前記障壁変調層（３２２：４２２）は前記第１の導電型を有するとともに、１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の範囲内の正味ドーピング濃度と、１ｎｍ以上０．２μｍ未満の層厚とを有し、
    前記障壁変調層（３２２；４２２）上に電極層（３５；４５）を形成して前記障壁変調層（３２２；４２２）とショットキー接触を形成するステップとを備えた、パワー半導体整流器の製造方法。
  11. 前記電極層を形成するステップの前に、少なくとも１つの溝（４５１ａ、４５１ｂ、４５１ｃ）または穴をドリフト層（４２）内に形成するステップを備え、前記溝または穴は前記障壁変調層（４２２）を貫通し、ベース層（４２１）内に延びる、請求項１０記載のパワー半導体整流器の製造方法。
  12. 前記電極層を形成するステップの前に、前記少なくとも１つの溝（４５１ａ、４５１ｂ、４５１ｃ）または穴の少なくとも底部にエミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）を形成する工程を備え、前記エミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）は前記第１の導電型とは異なる第２の導電型を有し、ドリフト層（４２）とｐｎ接合を形成し、前記電極層（４５）はエミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）とオーミック接触を形成する、請求項１１記載のパワー半導体整流器の製造方法。
  13. 前記エミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）は前記少なくとも１つの溝（４５１ａ、４５１ｂ、４５１ｃ）または穴の内部に第２の導電型の半導体層を堆積することにより形成される、請求項１２記載のパワー半導体整流器の製造方法。
  14. 前記エミッタ領域（５７ａ、５７ｂ、５７ｃ；６７ａ、６７ｂ、６７ｃ；７７ａ、７７ｂ、７７ｃ）は、少なくとも１つの溝（４５１ａ、４５１ｂ、４５１ｃ）または穴の少なくとも底部において前記ドリフト層（４２）に第２の導電型のドーパントを注入することにより形成される、請求項１２記載のパワー半導体整流器の製造方法。
  15. 前記電極層（４５）は前記少なくとも１つの溝（４５１ａ、４５１ｂ、４５１ｃ）または穴の内部に形成され、前記ベース層（４２１）とショットキー接触を形成する、請求項１１記載のパワー半導体整流器の製造方法。
JP2016046987A 2015-03-10 2016-03-10 制御可能なオン状態の電圧を備えるパワー半導体整流器 Pending JP2016171324A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15158369.7A EP3067935A1 (en) 2015-03-10 2015-03-10 Power semiconductor rectifier with controllable on-state voltage
EP15158369.7 2015-03-10

Publications (1)

Publication Number Publication Date
JP2016171324A true JP2016171324A (ja) 2016-09-23

Family

ID=52669497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046987A Pending JP2016171324A (ja) 2015-03-10 2016-03-10 制御可能なオン状態の電圧を備えるパワー半導体整流器

Country Status (5)

Country Link
US (1) US10121909B2 (ja)
EP (1) EP3067935A1 (ja)
JP (1) JP2016171324A (ja)
KR (1) KR101668215B1 (ja)
CN (1) CN105977289B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021132195A (ja) * 2020-02-18 2021-09-09 株式会社東芝 半導体装置
JP7400128B2 (ja) 2020-06-11 2023-12-18 珠海格力▲電▼器股▲分▼有限公司 Ｍｐｓダイオードデバイス及びその作製方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015190351A1 (ja) * 2014-06-13 2015-12-17 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
US20180358477A1 (en) * 2017-06-09 2018-12-13 AZ Power, Inc Trench type junction barrier schottky diode and manufacturing method thereof
US20180358478A1 (en) * 2017-06-09 2018-12-13 AZ Power, Inc Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
IT202000018130A1 (it) 2020-07-27 2022-01-27 St Microelectronics Srl Diodo in carburo di silicio con ridotta caduta di tensione, e relativo procedimento di fabbricazione
CN112164726B (zh) * 2020-09-15 2022-11-08 五邑大学 一种肖特基势垒二极管及其制备方法
CN113964210A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种低开启电压氧化镓功率二极管及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02151067A (ja) * 1988-12-02 1990-06-11 Toshiba Corp 半導体装置
JPH08264811A (ja) * 1995-03-27 1996-10-11 Toshiba Corp ショットキーバリアダイオード
JP2000252479A (ja) * 1999-03-01 2000-09-14 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2007036052A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
JP2012129299A (ja) * 2010-12-14 2012-07-05 Nissan Motor Co Ltd 異種材料接合型ダイオード及びその製造方法
JP2013021358A (ja) * 2012-09-27 2013-01-31 Hitachi Ltd ジャンクションバリアショットキーダイオード
WO2014038225A1 (ja) * 2012-09-06 2014-03-13 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2014060276A (ja) * 2012-09-18 2014-04-03 Denso Corp 炭化珪素半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362495B1 (en) 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US6707127B1 (en) * 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
US20090179297A1 (en) * 2008-01-16 2009-07-16 Northrop Grumman Systems Corporation Junction barrier schottky diode with highly-doped channel region and methods
DE112010005626B4 (de) * 2010-06-02 2024-02-15 Hitachi Power Semiconductor Device, Ltd. Halbleitervorrichtung
US8816468B2 (en) 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
DE102011003961B4 (de) * 2011-02-11 2023-07-27 Robert Bosch Gmbh Trench-Schottkydiode
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
JP2014120685A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02151067A (ja) * 1988-12-02 1990-06-11 Toshiba Corp 半導体装置
JPH08264811A (ja) * 1995-03-27 1996-10-11 Toshiba Corp ショットキーバリアダイオード
JP2000252479A (ja) * 1999-03-01 2000-09-14 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2007036052A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
JP2012129299A (ja) * 2010-12-14 2012-07-05 Nissan Motor Co Ltd 異種材料接合型ダイオード及びその製造方法
WO2014038225A1 (ja) * 2012-09-06 2014-03-13 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2014060276A (ja) * 2012-09-18 2014-04-03 Denso Corp 炭化珪素半導体装置
JP2013021358A (ja) * 2012-09-27 2013-01-31 Hitachi Ltd ジャンクションバリアショットキーダイオード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021132195A (ja) * 2020-02-18 2021-09-09 株式会社東芝 半導体装置
JP7400128B2 (ja) 2020-06-11 2023-12-18 珠海格力▲電▼器股▲分▼有限公司 Ｍｐｓダイオードデバイス及びその作製方法

Also Published As

Publication number Publication date
CN105977289B (zh) 2021-02-26
EP3067935A1 (en) 2016-09-14
KR20160110198A (ko) 2016-09-21
US20160268448A1 (en) 2016-09-15
US10121909B2 (en) 2018-11-06
KR101668215B1 (ko) 2016-10-20
CN105977289A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
KR101668215B1 (ko) 제어가능 온-상태 전압을 가진 전력 반도체 정류기
US9831355B2 (en) Schottky structure employing central implants between junction barrier elements
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
JP5452914B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
US20130140584A1 (en) Semiconductor device
US10930773B2 (en) Semiconductor device
JP6855700B2 (ja) 半導体装置およびその製造方法
US9972677B2 (en) Methods of forming power semiconductor devices having superjunction structures with pillars having implanted sidewalls
JP7030665B2 (ja) 半導体装置
US20230017518A1 (en) Semiconductor device
JPH11330498A (ja) ショットキーバリアダイオードおよびその製造方法
JP5621198B2 (ja) 半導体装置
JP5377548B2 (ja) 半導体整流装置
KR102016447B1 (ko) 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
JP4211642B2 (ja) 半導体装置
JP6178181B2 (ja) 半導体装置及びその製造方法
JP2020202404A (ja) 半導体装置およびその製造方法
US10734483B2 (en) Semiconductor device
US20230307236A1 (en) Method for manufacturing semiconductor device
KR102097711B1 (ko) 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170613