JP2014120685A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014120685A
JP2014120685A JP2012276212A JP2012276212A JP2014120685A JP 2014120685 A JP2014120685 A JP 2014120685A JP 2012276212 A JP2012276212 A JP 2012276212A JP 2012276212 A JP2012276212 A JP 2012276212A JP 2014120685 A JP2014120685 A JP 2014120685A
Authority
JP
Japan
Prior art keywords
semiconductor layer
conductivity type
type semiconductor
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012276212A
Other languages
English (en)
Inventor
Masatoshi Arai
雅俊 新井
Takashi Tabuchi
崇 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012276212A priority Critical patent/JP2014120685A/ja
Priority to CN201310188512.0A priority patent/CN103872146A/zh
Priority to US13/904,869 priority patent/US8912622B2/en
Publication of JP2014120685A publication Critical patent/JP2014120685A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】順方向電圧が低く逆方向電流が低い半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１導電形半導体基板１と、第１の第１導電形半導体層２と、第２の第１導電形半導体層３と、隣合う第２導電形ボトム層５と、ショットキーメタル６と、カソード電極７と、を備える。第２の半導体層は、第１の第１導電形半導体層上に設けられ、第１の第１導電形半導体層よりも高い第１導電形不純物濃度を有する。隣合う第２導電形ボトム層は、第２の第１導電形半導体層の上面からエピタキシャル層に向かって延伸する複数のトレンチの底部に設けられる。ショットキーメタルは、第２の第１導電形半導体層上及び複数のトレンチ内に設けられる。ショットキーメタルは、第２の第１導電形半導体層との接合部においてショットキーバリアを形成する。カソード電極は、半導体基板上に設けられ半導体基板とオーミック接続される。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
ショットキーバリアダイオードには、順方向電圧の低減及び逆方向電流の低減が求められる。しかしながら、順方向電圧を低減すると逆方向電流が増大してしまう、トレードオフの問題がある。順方向電圧を低減しつつ逆方向電流の増大を抑制するために、ｎ形半導体層の複数のトレンチを形成した表面にショットキーメタルが形成されたショットキーバリアダイオードがある。このショットキーバリアダイオードでは、ショットキー接合面積を増加することによって、順方向電圧が低減される。しかしながら、このショットキーバリアダイオードでは、トレンチを深くすることで順方向電圧の低減を図ると、電流経路となるトレンチ間のメサ部の抵抗が増大し、意図したとおりに順方向電圧を低減できない。逆方向電流を抑制しながら順方向電圧が低減できるショットキーバリアダイオードの提供が望まれる。
特開平５−１１００６２号公報
順方向電圧が低く逆方向電流が低い半導体装置を提供する。
本発明の実施形態に係る半導体装置は、第１導電形半導体基板と、第１の第１導電形半導体層と、第２の第１導電形半導体層と、隣合う第２導電形ボトム層と、ショットキーメタルと、カソード電極と、を備える。第１の第１導電形半導体層は、半導体基板上に設けられ、半導体基板よりも低い第１導電形不純物濃度を有する。第２の第１導電形半導体層は、第１の第１導電形半導体層上に設けられ、第１の第１導電形半導体層よりも高い第１導電形不純物濃度を有する。隣合う第２導電形ボトム層は、第２の第１導電形半導体層の上面から第１の第１導電形半導体層に向かって延伸する複数のトレンチの底部に設けられ、第１の第１導電形半導体層及び第２の第１導電形半導体層と隣接する。ショットキーメタルは、第２の第１導電形半導体層上及びトレンチ内に設けられ、第２導電形ボトム層と電気的に接続される。ショットキーメタルは、第２の第１導電形半導体層との接合部においてショットキーバリアを形成する。カソード電極は、半導体基板上に設けられ半導体基板とオーミック接続される。
第１の実施形態に係る半導体装置の要部模式断面図。 第１の実施形態に係る半導体装置の別の例の要部模式断面図。 第２の実施形態に係る半導体装置の要部模式断面図。 第３の実施形態に係る半導体装置の要部模式断面図。
以下、本発明の実施の形態について図を参照しながら説明する。実施形態中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。第１導電形をｎ形で、第２導電形をｐ形で説明するが、それぞれこの逆の導電形とすることも可能である。半導体としては、シリコンを一例に説明するが、炭化シリコン（ＳｉＣ）や窒化物半導体（ＡｌＧａＮ）などの化合物半導体にも適用可能である。ｎ形の導電形をｎ＋、ｎ、ｎ−で表記した場合は、この順にｎ形不純物濃度が低いものとする。
（第１の実施形態）
図１及び図２を用いて、本発明の第１の実施形態に係る半導体装置を説明する。図１は本実施形態に係る半導体装置の要部模式断面図である。図２は、本実施形態に係る半導体装置の別の例の要部模式断面図である。本実施形態に係る半導体装置は、ｎ＋形半導体基板１（第１導電形半導体基板）と、ｎ−形エピタキシャル層２（第１の第１導電形半導体層）と、ｎ形半導体層３（第２の第１導電形半導体層）と、隣合うｐ形ボトム層５（第２導電形ボトム層）と、ショットキーメタル６と、カソード電極７と、を備える。半導体層には、例えば、シリコンが用いられる。
ｎ−形エピタキシャル層２は、ｎ＋形半導体基板１上に設けられ、ｎ＋形半導体基板１よりも低いｎ形不純物濃度を有する。ｎ−形エピタキシャル層２は、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成される。ｎ＋形半導体基板１のｎ形不純物濃度は、例えば、１×１０１９〜１×１０２０／ｃｍ３である。ｎ−形エピタキシャル層２のｎ形不純物濃度は、例えば、１×１０１６〜１×１０１７／ｃｍ３である。
ｎ形半導体層３は、ｎ−形エピタキシャル層２上に設けられ、ｎ−形エピタキシャル層２よりも高いｎ形不純物濃度を有する。ｎ形半導体層３のｎ形不純物濃度は、例えば、１×１０１７〜１×１０１８／ｃｍ３である。ｎ形半導体層３は、例えば、ＣＶＤ法によりｎ−形エピタキシャル層２上にｎ形エピタキシャル層として形成されることができる。この場合は、図１に示すように、ｎ形半導体層３のｎ形不純物濃度は、ｎ−形エピタキシャル層２とｎ＋形半導体基板１との接合面に垂直な方向（積層方向）において、ほぼ一様となる。
または、ｎ形半導体層３は、ｎ−形エピタキシャル層２の上面にｎ形不純物のイオン注入及び熱処理を実施することにより、ｎ形不純物拡散層として形成されることも可能である。この場合は、ｎ形半導体層３のｎ形不純物濃度は、ｎ形半導体層３の上面（ｎ＋形半導体基板１とは反対側の表面）からｎ＋形半導体基板１に向かって、徐々に増加し、極大値に達した後は徐々に減少する。この場合のｎ形半導体層３のｎ形不純物濃度は、平均値が、例えば、１×１０１７〜１×１０１８／ｃｍ３である。
ｎ形半導体層３の不純物濃度の極大値の位置は、イオン注入の際の加速電圧により調整することができる。例えば、ｎ形不純物濃度の極大値がｎ形半導体層３の上面付近の深さに位置するように、ｎ形不純物のイオン注入が実施される。しかしながら、ｎ形半導体層３の上面付近のｎ形不純物濃度を低くしたい場合は、ｎ形不純物濃度の極大値がｎ形半導体層３の中心よりも底側の深さに位置するように、ｎ形不純物のイオン注入が実施される。
この場合は、積層方向の構造は、図２に示したように、ｎ＋形半導体基板１側から、ｎ−形エピタキシャル層２、ｎ形半導体層３、及びｎ−形エピタキシャル層２の一部２ａが順に並んだ構造とみなすこともできる。ここで、ｎ−形エピタキシャル層２の一部２ａとは、ｎ−形エピタキシャル層２から、ｎ形不純物拡散層であるｎ形半導体層３により隔てられたｎ−形エピタキシャル層２の部分を意味する。
このように、ｎ形不純物半導体層３のｎ形不純物濃度の極大値を、ｎ形半導体層３の中心より底側に分布させることにより、ｎ形半導体層３の上面付近のｎ形不純物濃度をｎ−形エピタキシャル層２のｎ形不純物濃度と同等にすることがきる。このようにしてｎ形半導体層３の上面上にショットキーメタルを形成すると、ショットキー接合による空乏層がｎ＋形半導体基板１側に向かってｎ形半導体層３中を広がりやすくなるという利点がある。
ｎ形半導体層３の上面（または上記ｎ−形エピタキシャル層の一部２ａの上面）から、ｎ形半導体層３中をｎ−形エピタキシャル層２に向かって延伸し、ｎ−形エピタキシャル層２に達する複数のトレンチ４が設けられる。複数のトレンチは、例えば、ｎ＋形半導体基板１とｎ−形エピタキシャル層２の接合面と平行な一方向に沿って、等間隔で互いに離間して配置される。複数のトレンチ４のうちの隣合うトレンチ４により挟まれたｎ形半導体層３の部分（以下メサ部）は、メサ形状を有する。メサ部は、ｎ形半導体層３だけで構成されていてもよく、上記のように、ｎ形半導体層３及びｎ−形エピタキシャル層２の一部２ａにより構成されていてもよい。
ｐ形ボトム層５は、トレンチ４のそれぞれの底部に設けられる。ｐ形ボトム層５は、ｎ−形エピタキシャル層２及びｎ形半導体層３に隣接する。各ｐ形ボトム層５は、ｎ−形エピタキシャル層２及びｎ形半導体層３を介してそれぞれ隣合う。ｐ形ボトム層５は、例えば、各トレンチ４の底部にｐ形不純物をイオン注入及び熱処理を実施することにより、ｐ形不純物拡散層として形成される。ｐ形ボトム層５のｐ形不純物濃度は、例えば、１×１０１９〜１×１０２０／ｃｍ３である。
本実施形態では、トレンチ４は、ｎ−形エピタキシャル層２に達する場合で説明した。しかしながら、トレンチ４はｎ−形エピタキシャル層２に達し無い場合でも、トレンチ４の底部がｐ形ボトム層５を介してｎ−形エピタキシャル層２と隣接していればよい。
ショットキーメタル６は、ｎ形半導体層３の上面及び隣合うトレンチ４内に設けられ、ｐ形ボトム層５と電気的に接続される。ショットキーメタル６は、メサ部のｎ形半導体層３の上面とショットキー接合を形成し、ｎ形半導体層３により構成されたトレンチ４の側壁とショットキー接合を形成する。または、ショットキーメタル６は、ｎ形半導体層３との接合部においてショットキーバリアを形成する。ショットキーメタルは、例えば、モリブデンまたはバナジウムなどにより構成される。
カソード電極７は、ｎ−形エピタキシャル層２とは反対側のｎ＋形半導体基板１の下面に設けられ、ｎ＋形半導体基板１とオーミック接続される。
次に、本実施形態に係る半導体装置の動作と利点を説明する。ショットキーメタル６に、カソード電極７に対して正の電圧を印加することにより（順バイアス時）、電流がメサ部のｎ形半導体層３を介してショットキーメタル６からカソード電極７に流れる。プレーナー型のショットキーメタルと違い、トレンチ型のショットキーメタル６が用いられているために、メサ部のｎ形半導体層３の上面においてショットキー接合が形成されるだけでなく、ｎ形半導体層半導体層３で構成されるトレンチ４の側壁においてもショットキー接合が形成される。このため、電流経路の断面積が広くなるので、本実施形態に係る半導体装置では順方向電圧が低い。
また、トレンチ４の底部においてｐ形ボトム層５とｎ−形エピタキシャル層２により構成されたＰＮ接合ダイオードが形成されている。しかしながら、ＰＮ接合ダイオードの順方向電圧と比べて、ショットキーバリアダイオードの順方向電圧の方が遙かに小さいので、このＰＮ接合ダイオードにはほとんど電流が流れない。したがって、本実施形態に係る半導体装置の順方向における電流−電圧特性は、メサ部のｎ形半導体層３及びショットキーメタル６で形成されたショットキーバリアダイオード部で支配される。
ショットキーメタル６にカソード電極に対して負の電圧が印加されると（逆バイアス時）、ｐ形ボトム層５及びｎ−形エピタキシャル層２により構成されたＰＮ接合ダイオード及びメサ部のショットキーバリアダイオード部は、ともに逆方向動作をする。ここで、ＰＮ接合ダイオードの逆方向電流は、ショットキーバリアダイオードの逆方向電流に比べて遙かに小さい。このため、本実施形態に係る半導体装置の逆方向電流は、ほとんどがメサ部のｎ形半導体層３とショットキーメタル６とのショットキー接合による逆方向電流となる。すなわち、本実施形態に係る半導体装置の電流−電圧特性は、逆方向においても、メサ部のｎ形半導体層３とショットキーメタル６で形成されたショットキーバリアダイオード部で支配される。
また、ｐ形ボトム層５からｎ形半導体層３に向かって広がる空乏層が、メサ部のｎ形半導体層３の上面及びトレンチ４の側壁からｎ形半導体層３中へ広がる空乏層とともに、メサ部のｎ形半導体層３の全体を完全に空乏化する。このため、ショットキーメタル６及びｎ形半導体層３の界面に形成されたショットキー接合での電界が緩和される。この結果、メサ部のショットキーバリアダイオード部の逆方向電流が低減される。
さらに、本実施形態に係る半導体装置では、メサ部のｎ形半導体層３のｎ形不純物濃度が、ｎ−形エピタキシャル層２のｎ形不純物濃度よりも高く設定されている。このため、メサ部がｎ−形エピタキシャル層２だけで構成されている場合と比べて、本実施形態に係る半導体装置では、順方向電圧がさらに低減される。
特に前述したように、ｎ形半導体層３がｎ形不純物の拡散層である場合は、ｎ形半導体層３のｎ形不純物濃度が、ｎ形半導体層３の上面からｎ＋形半導体基板１側に向かって徐々に増加する。このため、ｎ形不純物濃度が一定である場合と比べて、ｎ形半導体層３の上面からｎ形半導体層３中へ空乏層が広がり易くなり、ｎ形半導体層３の上面のショットキー接合部で電界が緩和される。この結果、逆方向電流が低減される。
さらに、前述したように、ｎ形半導体層３のｎ形不純物濃度の極大値がｎ形半導体層３の中心よりも底側に位置するようにすることによって、図２に示したようにメサ部のｎ形半導体層３の上部に、ｎ−形エピタキシャル層２の一部２ａが存在するようにすることが可能である。この場合は、さらにメサ部の上端からｎ形半導体層３中へ空乏層が広がり易くなるので、さらにメサ部の上端のショットキー接合における電界緩和が促進される。この結果、本実施形態に係る半導体装置では、順方向電圧を低減しながら、さらなる逆方向電流の低減が可能である。
（第２の実施形態）
第２の実施形態に係る半導体装置について図３を用いて説明する。図３は第２の実施形態に係る半導体装置の要部模式断面図である。なお、第１の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第１の実施形態との相異点について主に説明する。
本実施形態に係る半導体装置は、メサ部の積層方向において、ｎ形半導体層３とショットキーメタル６との間に、さらにｐ形半導体層８を備える。ｐ形半導体層８のｐ形不純物濃度は、例えば、１×１０１９〜１×１０２０／ｃｍ３である。ｐ形半導体層８は、例えば、ｐ形不純物のイオン注入及び熱処理の実施により形成されたｐ形不純物拡散層である。
ｐ形半導体層８は、メサ部において、隣合うトレンチ４間に設けられ、ｎ形半導体層３上を延伸する。
本実施形態に係る半導体装置は、第１の実施形態に係る半導体装置と、上記の点において相異する。
本実施形態に係る半導体装置では、逆バイアス時にｐ形半導体層８とｎ形半導体層３とのｐ−ｎ接合面からｎ形半導体層３に向かって空乏層が広がる。この空乏層は、ｐ形ボトム層５からｎ形半導体層３中へ伸びる空乏層と結合する。この結果、本実施形態に係る半導体装置では、第１の実施形態に係る半導体装置と比べて、さらにメサ部のｎ形半導体層３の空乏化が起こりやすくなる。トレンチ４の側壁におけるショットキーメタル６とｎ形半導体層３とのショットキー接合において電界緩和がさらに促進される。これにより、本実施形態に係る半導体装置では、第１の実施形態に係る半導体装置と比べて、さらに逆方向電流が低減されることが可能となる。
本実施形態に係る半導体装置においても、第１の実施形態に係る半導体装置と同様に、メサ部のｎ形半導体層３の上面側のｎ形不純物濃度を低減した構造とすることによって、さらなる逆方向電流の低減が可能である。
（第３の実施形態）
第３の実施形態に係る半導体装置について図４を用いて説明する。図４は第３の実施形態に係る半導体装置の要部模式断面図である。なお、第２の実施形態で説明した構成と同じ構成の部分には同じ参照番号または記号を用いその説明は省略する。第２の実施形態との相異点について主に説明する。
図４に示したように、本実施形態に係る半導体装置は、ｐ形半導体層８のｎ＋形半導体基板１とは反対側の上面からｐ形半導体層８を通り抜けてｎ形半導体層３に至るｎ形半導体層９をさらに備える。本実施形態に係る半導体装置は、この点において第２の実施形態に係る半導体装置と相異する。
ｎ形半導体層９は、ショットキーメタル６と電気的に接続される。すなわち、ショットキーメタル６は、ｎ形半導体層９を介してｎ形半導体層３と電気的に接続される。ｎ形半導体層９は、隣合うトレンチ４のそれぞれとｐ形半導体層８を介して離間する。
ｎ形半導体層９は、例えば、図２に示したようにｎ−形エピタキシャル層２の一部２ａとすることができる。すなわち、第１の実施形態において説明したとおり、メサ部において、ｎ−形エピタキシャル層２にｎ形半導体層３をｎ形不純物拡散層として形成することにより、メサ部の上部にｎ形半導体層３によりｎ−形エピタキシャル層２から隔てられたｎ−形エピタキシャル層の一部２ａを形成する。その後、メサ部の上部に形成されたｎ−形エピタキシャル層２の一部２ａの両端であって、トレンチ４の側壁の上端を構成する部分に、ｐ形不純物を選択的に拡散することによってｐ形半導体層８を選択的に形成する。この結果、メサ部の上部のｎ−形エピタキシャル層２のｐ形半導体層８が形成されない部分は、ｎ形半導体層９となる。
または、ｎ形半導体層９は、ｎ形半導体層３の上部の一部とすることができる。形成方法は、上記と同じように、ｎ形半導体層３の上面に選択的にｐ形不純物拡散層を形成することで形成することができる。
上記のような形成方法によれば、ｎ形半導体層９のｎ形不純物濃度は、ｎ−形エピタキシャル層２のｎ形不純物濃度以上ｎ形半導体層３のｎ形不純物濃度以下と設定することができる。
ｎ形半導体層９は、メサ部の上面において、ショットキーメタル６とショットキー接合を形成する。そのため、本実施形態に係る半導体装置では、第２の実施形態に係る半導体装置と比べて、さらに、メサ部の上部に設けられたｎ形半導体層９がショットキーバリアダイオードとして機能するので、順方向電圧がさらに低減されることができる。それ以外は、本実施形態に係る半導体装置では、第２の実施形態に係る半導体装置と同様な効果が得られる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ ｎ＋形半導体基板
２ ｎ−形エピタキシャル層
２ａ ｎ−形エピタキシャル層の一部
３ 第１のｎ形半導体層
４ トレンチ
５ ｐ形ボトム層
６ ショットキーメタル
７ カソード電極
８ ｐ形半導体層
９ 第２のｎ形半導体層

Claims (10)

  1. 第１導電形半導体基板と、
    前記半導体基板上に設けられ前記半導体基板よりも低い第１導電形不純物濃度を有する第１の第１導電形半導体層と、
    前記第２の第１導電形半導体層上に設けられ、前記第１の第１導電形半導体層よりも高い第１導電形不純物濃度を有する第２の第１導電形半導体層と、
    前記第２の第１導電形半導体層の上面から前記第１の第１導電形半導体層に向かって延伸する複数のトレンチの底部に設けられ、前記第１の第１導電形半導体層及び前記第２の第１導電形半導体層と隣接する隣合う第２導電形ボトム層と、
    前記第２の第１導電形半導体層上及び前記トレンチ内に設けられ、前記第２導電形ボトム層と電気的に接続され、前記第２の第１導電形半導体層との接合部においてショットキーバリアを形成するショットキーメタルと、
    前記半導体基板上に設けられ前記半導体基板とオーミック接続されたカソード電極と、
    前記第２の第１導電形半導体層の前記複数のトレンチ間に挟まれた部分と前記ショットキーメタルとの間に設けられた第２導電形半導体層と、
    前記ショットキーメタルと電気的に接続され、前記第２導電形半導体層の上面から前記第２導電形半導体層を通り抜けて前記第２の第１導電形半導体層に達する第３の第１導電形半導体層と、
    を備え、
    前記隣合うトレンチの底は、前記第２の第１導電形半導体層の底よりも前記半導体基板側にあり、
    前記第３の第１導電形半導体層の第１導電形不純物濃度は、前記第２の第１導電形半導体層の第１導電形不純物濃度より低く、
    前記第２の第１導電形半導体層は第１導電形不純物の拡散層であり、前記第３の第１導電形半導体層は前記第２の第１導電形半導体層により前記第１の第１導電形半導体層から隔てられた前記第１の第１導電形半導体層の一部であり、
    前記第３の第１導電形半導体層は、前記ショットキーメタルの前記トレンチ内にある部分から前記第２導電形半導体層を介して離間し、
    前記第２の第１導電形半導体層の第１導電形不純物濃度は、前記半導体基板とは反対側の端から前記半導体基板側の端に向かって徐々に増加した後徐々に減少し、
    前記第２導電形層は、前記トレンチの側壁の上端を構成している半導体装置。
  2. 第１導電形半導体基板と、
    前記半導体基板上に設けられ前記半導体基板よりも低い第１導電形不純物濃度を有する第１の第１導電形半導体層と、
    前記第１の第１導電形半導体層上に設けられ、前記第１の第１導電形半導体層よりも高い第１導電形不純物濃度を有する第２の第１導電形半導体層と、
    前記第２の第１導電形半導体層の上面から前記第１の第１導電形半導体層に向かって延伸する複数のトレンチの底部に設けられ、前記第１の第１導電形半導体層及び前記第２の第１導電形半導体層と隣接する隣合う第２導電形ボトム層と、
    前記第２の第１導電形半導体層上及び前記トレンチ内に設けられ、前記第２導電形ボトム層と電気的に接続され、前記第２の第１導電形半導体層との接合部においてショットキーバリアを形成するショットキーメタルと、
    前記半導体基板上に設けられ前記半導体基板とオーミック接続されたカソード電極と、
    を備えた半導体装置。
  3. 前記トレンチの底は、前記第２の第１導電形半導体層の底よりも前記半導体基板側にある請求項２記載の半導体装置。
  4. 前記第２の第１導電形半導体層の前記複数のトレンチ間に挟まれた部分と前記ショットキーメタルとの間に設けられた第２導電形半導体層をさらに備えた請求項２または３に記載の半導体装置。
  5. 前記ショットキーメタルと電気的に接続され、前記第２導電形半導体層の上面から前記第２導電形半導体層を通り抜けて前記第２の第１導電形半導体層に達する第３の第１導電形半導体層をさらに備えた請求項４記載の半導体装置。
  6. 前記第３の第１導電形半導体層の第１導電形不純物濃度は、前記第２の第１導電形半導体層の第１導電形不純物濃度より低い請求項５記載の半導体装置。
  7. 前記第２の第１導電形半導体層は、第１導電形不純物の拡散層であり、
    前記第３の第１導電形半導体層は、前記第２の第１導電形半導体層により前記第１の第１導電形半導体層から隔てられた前記第１の第１導電形半導体層の一部である請求項５または６に記載の半導体装置。
  8. 前記第３の第１導電形半導体層は、前記ショットキーメタルの前記トレンチ内にある部分から前記第２導電形半導体層を介して離間している請求項５〜７のいずれか１つに記載の半導体装置。
  9. 前記第２の第１導電形半導体層の第１導電形不純物濃度は、前記半導体基板とは反対側の端から前記半導体基板側の端に向かって徐々に増加した後徐々に減少する請求項２〜８のいずれか１つに記載の半導体装置。
  10. 前記第２導電形層は、前記トレンチの側壁の上端を構成している請求項４〜９のいずれか１つに記載の半導体装置。
JP2012276212A 2012-12-18 2012-12-18 半導体装置 Abandoned JP2014120685A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012276212A JP2014120685A (ja) 2012-12-18 2012-12-18 半導体装置
CN201310188512.0A CN103872146A (zh) 2012-12-18 2013-05-21 半导体器件
US13/904,869 US8912622B2 (en) 2012-12-18 2013-05-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012276212A JP2014120685A (ja) 2012-12-18 2012-12-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2014120685A true JP2014120685A (ja) 2014-06-30

Family

ID=50910491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012276212A Abandoned JP2014120685A (ja) 2012-12-18 2012-12-18 半導体装置

Country Status (3)

Country Link
US (1) US8912622B2 (ja)
JP (1) JP2014120685A (ja)
CN (1) CN103872146A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167597A (ja) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
JP2019096795A (ja) * 2017-11-24 2019-06-20 国立研究開発法人産業技術総合研究所 半導体装置
JP2020047636A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置
JP7468432B2 (ja) 2021-03-30 2024-04-16 トヨタ自動車株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490937B1 (ko) * 2013-09-13 2015-02-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
EP3067935A1 (en) * 2015-03-10 2016-09-14 ABB Technology AG Power semiconductor rectifier with controllable on-state voltage
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN106784071B (zh) * 2016-12-07 2018-09-28 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
JP2018101668A (ja) * 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3051528B2 (ja) 1991-10-18 2000-06-12 新電元工業株式会社 整流用半導体装置
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6426541B2 (en) * 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
DE102004059640A1 (de) 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
WO2007075996A2 (en) * 2005-12-27 2007-07-05 Qspeed Semiconductor Inc. Apparatus and method for a fast recovery rectifier structure
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US8426913B2 (en) * 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
JP5566020B2 (ja) 2008-12-22 2014-08-06 新電元工業株式会社 トレンチショットキバリアダイオードの製造方法
DE102009028248A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
US8324053B2 (en) * 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
US20110121387A1 (en) * 2009-11-23 2011-05-26 Francois Hebert Integrated guarded schottky diode compatible with trench-gate dmos, structure and method
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
JP2012023199A (ja) * 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
DE102011003961B4 (de) * 2011-02-11 2023-07-27 Robert Bosch Gmbh Trench-Schottkydiode
JP5450493B2 (ja) * 2011-03-25 2014-03-26 株式会社東芝 半導体装置
US20120306009A1 (en) * 2011-06-03 2012-12-06 Suku Kim Integration of superjunction mosfet and diode
US20130001699A1 (en) * 2011-06-29 2013-01-03 Sinopower Semiconductor, Inc. Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
JP6021246B2 (ja) * 2012-05-09 2016-11-09 ローム株式会社 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167597A (ja) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
JP2019096795A (ja) * 2017-11-24 2019-06-20 国立研究開発法人産業技術総合研究所 半導体装置
JP7067698B2 (ja) 2017-11-24 2022-05-16 国立研究開発法人産業技術総合研究所 半導体装置
JP2020047636A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置
US10916644B2 (en) 2018-09-14 2021-02-09 Kabushiki Kaisha Toshiba Semiconductor device
JP7039429B2 (ja) 2018-09-14 2022-03-22 株式会社東芝 半導体装置
JP7468432B2 (ja) 2021-03-30 2024-04-16 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US8912622B2 (en) 2014-12-16
CN103872146A (zh) 2014-06-18
US20140167201A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
JP2014120685A (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP7114873B2 (ja) 半導体装置
US9853024B2 (en) Semiconductor device
JP4564510B2 (ja) 電力用半導体素子
JP2016167519A (ja) 半導体装置
JP2012074441A (ja) 電力用半導体装置
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
TW201635528A (zh) 半導體裝置
JP6708269B2 (ja) 半導体装置
JP6453188B2 (ja) 炭化珪素半導体装置
JP2012069797A (ja) 絶縁ゲート型トランジスタ
WO2017094339A1 (ja) 炭化珪素半導体装置
JP2018060984A (ja) 半導体装置
JP7030665B2 (ja) 半導体装置
JP6659418B2 (ja) 半導体装置
JP6283709B2 (ja) 半導体装置
JP2013182905A (ja) 半導体装置
US9613951B2 (en) Semiconductor device with diode
JP6211933B2 (ja) 半導体装置
US20150255629A1 (en) Semiconductor device
JP2016162776A (ja) 半導体装置
JP2016149429A (ja) 逆導通ｉｇｂｔ
JP2014165317A (ja) 半導体装置
JP2018098447A (ja) Ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160329