CN103872146A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103872146A
CN103872146A CN201310188512.0A CN201310188512A CN103872146A CN 103872146 A CN103872146 A CN 103872146A CN 201310188512 A CN201310188512 A CN 201310188512A CN 103872146 A CN103872146 A CN 103872146A
Authority
CN
China
Prior art keywords
conductive
semiconductor layer
type semiconductor
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310188512.0A
Other languages
English (en)
Inventor
新井雅俊
田渊崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103872146A publication Critical patent/CN103872146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施方式的半导体器件具备第1导电型半导体基板（1）、第一第1导电型半导体层（2）、第二第1导电型半导体层（3）、相互相邻的第2导电型底部层（5）、肖特基金属（6）以及阴极电极（7）。第二第1导电型半导体层设置于第一第1导电型半导体层上，具有比第一第1导电型半导体层高的第1导电型杂质浓度。相互相邻的第2导电型底部层设置于从第2半导体层的上表面朝向外延层延伸的多个沟槽的底部。肖特基金属设置于第二第1导电型半导体层上以及多个沟槽内。肖特基金属在与第二第1导电型半导体层的结部形成肖特基势垒。阴极电极设置于半导体基板上且与半导体基板欧姆连接。

Description

半导体器件
本发明基于2012年12月18日在日本申请的申请号为2012-276212而要求优先权，在此通过引用而加入该申请的全部内容。
技术领域
本发明的实施方式涉及半导体器件。
背景技术
肖特基势垒二极管要求正向电压的降低以及反向电流的降低。但是，存在如果降低正向电压则反向电流增大的平衡的问题。有为了在降低正向电压的同时抑制反向电流的增大，而在n型半导体层的形成有多个沟槽的表面形成了肖特基金属的肖特基势垒二极管。在该肖特基势垒二极管中，通过增加肖特基结面积而降低正向电压。但是，在该肖特基势垒二极管中，如果通过加深沟槽来谋求降低正向电压，则成为电流路径的沟槽间的台面部的阻抗增大，从而无法如愿地降低正向电压。期望提供能够抑制反向电流并且降低正向电压的肖特基势垒二极管。
发明内容
本发明的实施方式提供一种正向电压以及反向电流小的半导体器件。
实施方式的半导体器件包括:第1导电型半导体基板、第一第1导电型半导体层、第二第1导电型半导体层、相互相邻的第2导电型底部层、肖特基金属以及阴极电极。第一第1导电型半导体层设置于半导体基板上，具有低于半导体基板的第1导电型杂质浓度。第二第1导电型半导体层设置于第一第1导电型半导体层上，具有高于第一第1导电型半导体层的第1导电型杂质浓度。相互相邻的第2导电型底部层设置于从第二第1导电型半导体层的上表面向第一第1导电型半导体层延伸的多个沟槽的底部，与第一第1导电型半导体层以及第二第1导电型半导体层邻接。肖特基金属设置于第二第1导电型半导体层上以及沟槽内，与第2导电型底部层电连接。肖特基金属在与第二第1导电型半导体层的结部形成肖特基势垒。阴极电极设置于半导体基板上并与半导体基板欧姆连接。
根据实施方式，能够提供正向电压以及反向电流小的半导体器件。
附图说明
图1是第1实施方式的半导体器件的主要部分示意剖面图。
图2是第1实施方式的半导体器件的另一例子的主要部分示意剖面图。
图3是第2实施方式的半导体器件的主要部分示意剖面图。
图4是第3实施方式的半导体器件的主要部分示意剖面图。
具体实施方式
以下，参照附图说明本发明的实施方式。在实施方式中的说明中所使用的图是用于使说明更加容易的示意性的图，图中的各要素的形状、尺寸、大小关系等在实际实施时不必限于附图所示那样，可在能够获得本发明的效果的范围内适当变更。以第1导电型为n型、第2导电型为p型进行说明，但也能够分别设为其相反的导电型。作为半导体而以硅为一例进行说明，但也能够适用于炭化硅（SiC）、氮化物半导体（AlGaN）等化合物半导体。当以n+、n、n-来表示n型的导电型时，设为n型杂质浓度按照该顺序降低。
（第1实施方式）
使用图1以及图2说明本发明的第1实施方式的半导体器件。图1是本实施方式的半导体器件的主要部分示意剖面图。图2是本实施方式的半导体器件的另一例子的主要部分示意剖面图。本实施方式的半导体器件具备n+型半导体基板1（第1导电型半导体基板）、n-型外延层2（第一第1导电型半导体层）、n型半导体层3（第二第1导电型半导体层）、相邻的p型底部层5（第2导电型底部层）、肖特基金属6以及阴极电极7。半导体层中例如使用硅。
n-型外延层2设置于n+型半导体基板1上，具有比n+型半导体基板1低的n型杂质浓度。n-型外延层2例如通过CVD（ChemicalVapor Deposition：化学气相沉积）法形成。n+型半导体基板1的n型杂质浓度例如为1×1019～1×1020/cm3。n-型外延层2的n型杂质浓度例如为1×1016～1×1017/cm3。
n型半导体层3设置于n-型外延层2上，具有比n-型外延层2高的n型杂质浓度。n型半导体层3的n型杂质浓度例如为1×1017～1×1018/cm3。n型半导体层3例如能够通过CVD法在n-型外延层2上作为n型外延层而形成。这种情况下，如图1所示，n型半导体层3的n型杂质浓度在垂直于n-型外延层2和n+型半导体基板1的接合面的方向（层叠方向）大致一样。
或者，n型半导体层3还能够通过在n-型外延层2的上表面实施n型杂质的离子注入以及热处理，而被形成为n型杂质扩散层。这种情况下，n型半导体层3的n型杂质浓度从n型半导体层3的上表面（与n+型半导体基板1相反侧的表面）向n+型半导体基板1逐渐增加，并在达到极大值后逐渐减少。此时的n型半导体层3的n型杂质浓度的平均值例如为1×1017～1×1018/cm3。
n型半导体层3的杂质浓度的极大值的位置能够通过离子注入时的加速电压来调整。例如，以使n型杂质浓度的极大值位于n型半导体层3的上表面附近的深度的方式实施n型杂质的离子注入。但是，在想要降低n型半导体层3的上表面附近的n型杂质浓度时，以使n型杂质浓度的极大值位于比n型半导体层3的中心更靠近底侧的深度的方式实施n型杂质的离子注入。
在这种情况下，如图2所示地，层叠方向的构造能够视为从n+型半导体基板1侧开始依次排列有n-型外延层2、n型半导体层3以及n-型外延层2的一部分2a的构造。在此，所谓n-型外延层2的一部分2a是指从n-型外延层2通过作为n型杂质扩散层的n型半导体层3而隔开的n-型外延层2的部分。
由此，通过使n型杂质半导体层3的n型杂质浓度的极大值分布在比n型半导体层3的中心更靠近底侧，能够使n型半导体层3的上表面附近的n型杂质浓度与n-型外延层2的n型杂质浓度同等。由此，具有如下优点：如果在n型半导体层3的上表面上形成肖特基金属，则基于肖特基结的耗尽层易于朝向n+型半导体基板1侧而在n型半导体层3中扩散。
设置有从n型半导体层3的上表面（或者上述n-型外延层的一部分2a的上表面）在n型半导体层3中朝向n-型外延层2延伸并到达n-型外延层2的多个沟槽4。多个沟槽例如沿着与n+型半导体基板1和n-型外延层2的接合面平行的一个方向以等间隔相互分离地配置。由多个沟槽4中的相邻的沟槽4所夹着的n型半导体层3的部分（以下称为台面部）具有台面形状。台面部既可以仅通过n型半导体层3构成，也可以如上述那样，通过n型半导体层3以及n-型外延层2的一部分2a构成。
p型底部层5设置于沟槽4的各自的底部。p型底部层5与n-型外延层2以及n型半导体层3邻接。各p型底部层5经由n-型外延层2以及n型半导体层3而相互相邻。p型底部层5例如通过对各沟槽4的底部离子注入p型杂质以及实施热处理，而被形成为p型杂质扩散层。p型底部层5的p型杂质浓度例如为1×1019～1×1020/cm3。
在本实施方式中，以沟槽4到达n-型外延层2的情况进行了说明。但是，即使在沟槽4不到达n-型外延层2的情况下，只要沟槽4的底部经由p型底部层5而与n-型外延层2邻接即可。
肖特基金属6设置于n型半导体层3的上表面以及相邻的沟槽4内，与p型底部层5电连接。肖特基金属6与台面部的n型半导体层3的上表面形成肖特基结，与由n型半导体层3构成的沟槽4的侧壁形成肖特基结。或者，肖特基金属6在与n型半导体层3的结部形成肖特基势垒。肖特基金属6例如由钼或者钒等构成。
阴极电极7设置于与n-型外延层2相反侧的n+型半导体基板1的下表面，与n+型半导体基板1欧姆连接。
接下来，说明本实施方式的半导体器件的动作和优点。通过向肖特基金属6相对阴极电极7施加正的电压（正向偏置时），电流经由台面部的n型半导体层3而从肖特基金属6流向阴极电极7。与平板型的肖特基金属不同，因为使用沟槽型的肖特基金属6，所以不仅在台面部的n型半导体层3的上表面形成肖特基结，在由n型半导体层3构成的沟槽4的侧壁也形成肖特基结。因此，电流路径的剖面面积变宽，所以在本实施方式的半导体器件中正向电压低。
另外，在沟槽4的底部形成有包括p型底部层5和n-型外延层2的PN结二极管。但是，与PN结二极管的正向电压相比，肖特基势垒二极管的正向电压小得多，所以在该PN结二极管中几乎不流过电流。因此，本实施方式的半导体器件的正向的电流-电压特性被由台面部的n型半导体层3以及肖特基金属6所形成的肖特基势垒二极管部支配。
如果向肖特基金属6施加相对阴极电极为负的电压（反向偏置时）、包括p型底部层5以及n-型外延层2的PN结二极管以及台面部的肖特基势垒二极管部都进行反向动作。在此，相比于肖特基势垒二极管的反向电流，PN结二极管的反向电流小得多。因此，本实施方式的半导体器件的反向电流基本成为基于台面部的n型半导体层3和肖特基金属6的肖特基结的反向电流。即，本实施方式的半导体器件的电流-电压特性即使在反向的情况下，也被由台面部的n型半导体层3与肖特基金属6所形成的肖特基势垒二极管部支配。
另外，从p型底部层5朝向n型半导体层3扩散的耗尽层与从台面部的n型半导体层3的上表面以及沟槽4的侧壁向n型半导体层3中扩散的耗尽层一起，在台面部的n型半导体层3的整体中完全耗尽。因此，形成于肖特基金属6以及n型半导体层3的界面的肖特基结的电场被缓和。其结果是，台面部的肖特基势垒二极管部的反向电流降低。
进而，在本实施方式的半导体器件中，设定为台面部的n型半导体层3的n型杂质浓度比n-型外延层2的n型杂质浓度高。因此，与仅通过n-型外延层2构成台面部的情况相比，在本实施方式的半导体器件中，正向电压被进一步降低。
特别是，如前述那样，在n型半导体层3为n型杂质的扩散层的情况下，n型半导体层3的n型杂质浓度从n型半导体层3的上表面朝向n+型半导体基板1侧逐渐增加。因此，与n型杂质浓度恒定的情况相比，耗尽层易于从n型半导体层3的上表面向n型半导体层3中扩散，在n型半导体层3的上表面的肖特基结部电场被缓和。其结果是，反向电流降低。
进而，如前述那样，通过使n型半导体层3的n型杂质浓度的极大值位于比n型半导体层3的中心更靠近底侧，能够如图2所示地使n-型外延层2的一部分2a存在于台面部的n型半导体层3的上部。这种情况下，进一步地易于耗尽层从台面部的上端向n型半导体层3中扩散，所以进一步促进台面部的上端的肖特基结中的电场缓和。其结果是，在本实施方式的半导体器件中，能够一边降低正向电压，一边进一步降低反向电流。
（第2实施方式）
使用图3说明第2实施方式的半导体器件。图3是第2实施方式的半导体器件的主要部分示意剖面图。另外，对于与第1实施方式中说明过的结构相同的部分使用相同的参照编号或者记号并省略其说明。主要说明与第1实施方式的不同点。
本实施方式的半导体器件在台面部的层叠方向，在n型半导体层3与肖特基金属6之间进一步具备p型半导体层8。p型半导体层8的p型杂质浓度例如为1×1019～1×1020/cm3。p型半导体层8例如是通过实施p型杂质的离子注入以及热处理而形成的p型杂质扩散层。
p型半导体层8在台面部中，设置于相邻的沟槽4间，在n型半导体层3上延伸。
本实施方式的半导体器件与第1实施方式的半导体器件在上述方面不同。
在本实施方式的半导体器件中，在反向偏置时，耗尽层从p型半导体层8与n型半导体层3的p-n结面朝向n型半导体层3扩散。该耗尽层与从p型底部层5向n型半导体层3中延伸的耗尽层结合。其结果是，在本实施方式的半导体器件中，与第1实施方式的半导体器件相比，进一步易于引起台面部的n型半导体层3的耗尽。能够进一步促进在沟槽4的侧壁的肖特基金属6与n型半导体层3的肖特基结中缓和电场。由此，在本实施方式的半导体器件中，与第1实施方式的半导体器件相比，能够进一步降低反向电流。
在本实施方式的半导体器件中，也与第1实施方式的半导体器件同样地，通过设为降低了台面部的n型半导体层3的上表面侧的n型杂质浓度的构造，而能够进一步降低反向电流。
（第3实施方式）
使用图4说明第3实施方式的半导体器件。图4是第3实施方式的半导体器件的主要部分示意剖面图。另外，对于与在第2实施方式中说明过的结构相同的部分使用相同的参照编号或者记号而省略其说明。主要说明与第2实施方式的不同点。
如图4所示，本实施方式的半导体器件进一步具备n型半导体层9，该n型半导体层9从p型半导体层8的与n+型半导体基板1相反侧的上表面穿过p型半导体层8而到达n型半导体层3。本实施方式的半导体器件在这一方面与第2实施方式的半导体器件不同。
n型半导体层9与肖特基金属6电连接。即，肖特基金属6经由n型半导体层9而与n型半导体层3电连接。n型半导体层9隔着p型半导体层8而与相邻的沟槽4的每一个分离。
例如，如图2所示，n型半导体层9能够设为n-型外延层2的一部分2a。即，如在第1实施方式中说明过的那样，在台面部，通过在n-型外延层2上将n型半导体层3形成为n型杂质扩散层，能够在台面部的上部形成通过n型半导体层3而从n-型外延层2隔开的n-型外延层的一部分2a。之后，通过在作为形成于台面部的上部的n-型外延层2的一部分2a的两端且在构成沟槽4的侧壁的上端的部分选择性地扩散p型杂质而选择性地形成p型半导体层8。其结果是，台面部的上部的n-型外延层2的未形成p型半导体层8的部分成为n型半导体层9。
或者，n型半导体层9能够设为n型半导体层3的上部的一部分。关于形成方法，能够与上述相同地，通过在n型半导体层3的上表面选择性地形成p型杂质扩散层而形成。
根据上述那样的形成方法，能够将n型半导体层9的n型杂质浓度设定为大于等于n-型外延层2的n型杂质浓度且小于等于n型半导体层3的n型杂质浓度。
n型半导体层9在台面部的上表面与肖特基金属6形成肖特基结。因此，在本实施方式的半导体器件中，与第2实施方式的半导体器件相比，进一步地，设置于台面部的上部的n型半导体层9作为肖特基势垒二极管而发挥功能，所以能够进一步降低正向电压。除此以外，在本实施方式的半导体器件中，能够得到与第2实施方式的半导体器件同样的效果。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够通过其它各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换以及变更。这些实施方式及其变形包含于发明的范围以及主旨内，并且包含于权利要求书记载的发明及其均等范围内。

Claims (15)

1.一种半导体器件，具备：
第1导电型半导体基板；
第一第1导电型半导体层，设置于所述半导体基板上，具有比所述半导体基板低的第1导电型杂质浓度；
第二第1导电型半导体层，设置于所述第一第1导电型半导体层上，具有比所述第一第1导电型半导体层高的第1导电型杂质浓度；
相互相邻的第2导电型底部层，设置于从所述第二第1导电型半导体层的上表面朝向所述第一第1导电型半导体层延伸的多个沟槽的底部，与所述第一第1导电型半导体层以及所述第二第1导电型半导体层邻接；
肖特基金属，设置于所述第二第1导电型半导体层上以及所述沟槽内，与所述第2导电型底部层电连接，在与所述第二第1导电型半导体层的结部形成肖特基势垒；以及
阴极电极，设置于所述半导体基板上并与所述半导体基板欧姆连接。
2.根据权利要求1所述的半导体器件，其特征在于，
所述沟槽的底位于比所述第二第1导电型半导体层的底更靠近所述半导体基板侧的位置。
3.根据权利要求1所述的半导体器件，其特征在于，
还包括第2导电型半导体层，该第2导电型半导体层设置于所述第二第1导电型半导体层的由所述多个沟槽夹着的部分与所述肖特基金属之间。
4.根据权利要求3所述的半导体器件，其特征在于，
还包括第三第1导电型半导体层，该第三第1导电型半导体层与所述肖特基金属电连接，从所述第2导电型半导体层的上表面穿过所述第2导电型半导体层而到达所述第二第1导电型半导体层。
5.根据权利要求4所述的半导体器件，其特征在于，
所述第三第1导电型半导体层的第1导电型杂质浓度比所述第二第1导电型半导体层的第1导电型杂质浓度低。
6.根据权利要求4所述的半导体器件，其特征在于，
所述第二第1导电型半导体层是第1导电型杂质的扩散层，
所述第三第1导电型半导体层是通过所述第二第1导电型半导体层而从所述第一第1导电型半导体层隔开的所述第一第1导电型半导体层的一部分。
7.根据权利要求4所述的半导体器件，其特征在于，
所述第三第1导电型半导体层从所述肖特基金属的位于所述沟槽内的部分隔着所述第2导电型半导体层而分离。
8.根据权利要求5所述的半导体器件，其特征在于，
所述第二第1导电型半导体层的第1导电型杂质浓度从与所述半导体基板相反侧的一端向所述半导体基板侧的一端逐渐增加后逐渐减少。
9.根据权利要求3所述的半导体器件，其特征在于，
所述第2导电型半导体层构成所述沟槽的侧壁的上端。
10.根据权利要求5所述的半导体器件，其特征在于，
所述第2导电型半导体层构成所述沟槽的侧壁的上端。
11.根据权利要求1所述的半导体器件，其特征在于，
在所述第二第1导电型半导体层上还具备第三第1导电型半导体层，该第三第1导电型半导体层与所述肖特基金属电连接，
所述第三第1导电型半导体层的第1导电型杂质浓度比所述第二第1导电型半导体层的第1导电型杂质浓度低。
12.根据权利要求11所述的半导体器件，其特征在于，
所述第二第1导电型半导体层是第1导电型杂质的扩散层，
所述第三第1导电型半导体层是通过所述第二第1导电型半导体层而从所述第一第1导电型半导体层隔开的所述第一第1导电型半导体层的一部分。
13.根据权利要求1所述的半导体器件，其特征在于，
所述第二第1导电型半导体层的第1导电型杂质浓度从与所述半导体基板相反侧的一端朝向所述半导体基板侧的一端逐渐增加后逐渐减少。
14.根据权利要求11所述的半导体器件，其特征在于，
所述第二第1导电型半导体层的第1导电型杂质浓度从与所述半导体基板相反侧的一端朝向所述半导体基板侧的一端逐渐增加后逐渐减少。
15.一种半导体器件，具备：
第1导电型半导体基板；
第一第1导电型半导体层，设置于所述半导体基板上且具备比所述半导体基板低的第1导电型杂质浓度；
第二第1导电型半导体层，设置于所述第一第1导电型半导体层上，具有比所述第一第1导电型半导体层高的第1导电型杂质浓度；
相互相邻的第2导电型底部层，设置于从所述第二第1导电型半导体层的上表面朝向所述第一第1导电型半导体层延伸的多个沟槽的底部，与所述第一第1导电型半导体层以及所述第二第1导电型半导体层邻接；
肖特基金属，设置于所述第二第1导电型半导体层上以及所述沟槽内，与所述第2导电型底部层电连接，在与所述第二第1导电型半导体层的结部形成肖特基势垒；
阴极电极，设置于所述半导体基板上且与所述半导体基板欧姆连接；
第2导电型半导体层，设置于所述第二第1导电型半导体层的由所述多个沟槽夹着的部分与所述肖特基金属之间；以及
第三第1导电型半导体层，与所述肖特基金属电连接，从所述第2导电型半导体层的上表面穿过所述第2导电型半导体层而到达所述第二第1导电型半导体层，其中，
相邻的所述沟槽的底位于比所述第二第1导电型半导体层的底更靠近所述半导体基板侧的位置，
所述第三第1导电型半导体层的第1导电型杂质浓度比所述第二第1导电型半导体层的第1导电型杂质浓度低，
所述第二第1导电型半导体层是第1导电型杂质的扩散层，所述第三第1导电型半导体层是通过所述第二第1导电型半导体层从所述第一第1导电型半导体层隔开的所述第一第1导电型半导体层的一部分，
所述第三第1导电型半导体层从所述肖特基金属的位于所述沟槽内的部分隔着所述第2导电型半导体层而分离，
所述第二第1导电型半导体层的第1导电型杂质浓度从与所述半导体基板相反侧的一端朝向所述半导体基板侧的一端逐渐增加后逐渐减少，
所述第2导电型半导体层构成所述沟槽的侧壁的上端。
CN201310188512.0A 2012-12-18 2013-05-21 半导体器件 Pending CN103872146A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012276212A JP2014120685A (ja) 2012-12-18 2012-12-18 半導体装置
JP2012-276212 2012-12-18

Publications (1)

Publication Number Publication Date
CN103872146A true CN103872146A (zh) 2014-06-18

Family

ID=50910491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310188512.0A Pending CN103872146A (zh) 2012-12-18 2013-05-21 半导体器件

Country Status (3)

Country Link
US (1) US8912622B2 (zh)
JP (1) JP2014120685A (zh)
CN (1) CN103872146A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957901A (zh) * 2015-03-09 2016-09-21 罗伯特·博世有限公司 具有沟槽-肖特基-势垒-肖特基-二极管的半导体装置
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN106784071A (zh) * 2016-12-07 2017-05-31 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
CN110073497A (zh) * 2016-12-19 2019-07-30 丰田自动车株式会社 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490937B1 (ko) * 2013-09-13 2015-02-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
EP3067935A1 (en) * 2015-03-10 2016-09-14 ABB Technology AG Power semiconductor rectifier with controllable on-state voltage
JP7067698B2 (ja) * 2017-11-24 2022-05-16 国立研究開発法人産業技術総合研究所 半導体装置
JP7039429B2 (ja) 2018-09-14 2022-03-22 株式会社東芝 半導体装置
JP7468432B2 (ja) 2021-03-30 2024-04-16 トヨタ自動車株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
US20020125541A1 (en) * 1999-12-30 2002-09-12 Jacek Korec Method of fabricating trench junction barrier rectifier
CN101361194A (zh) * 2005-12-27 2009-02-04 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
CN101523583A (zh) * 2006-09-30 2009-09-02 万国半导体股份有限公司 沟槽结势垒可控肖特基二极管

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3051528B2 (ja) 1991-10-18 2000-06-12 新電元工業株式会社 整流用半導体装置
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6426541B2 (en) * 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
DE102004059640A1 (de) 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US8426913B2 (en) * 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
JP5566020B2 (ja) 2008-12-22 2014-08-06 新電元工業株式会社 トレンチショットキバリアダイオードの製造方法
DE102009028248A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
US8324053B2 (en) * 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
US20110121387A1 (en) * 2009-11-23 2011-05-26 Francois Hebert Integrated guarded schottky diode compatible with trench-gate dmos, structure and method
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
JP2012023199A (ja) * 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
DE102011003961B4 (de) * 2011-02-11 2023-07-27 Robert Bosch Gmbh Trench-Schottkydiode
JP5450493B2 (ja) * 2011-03-25 2014-03-26 株式会社東芝 半導体装置
US20120306009A1 (en) * 2011-06-03 2012-12-06 Suku Kim Integration of superjunction mosfet and diode
US20130001699A1 (en) * 2011-06-29 2013-01-03 Sinopower Semiconductor, Inc. Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
JP6021246B2 (ja) * 2012-05-09 2016-11-09 ローム株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
US20020125541A1 (en) * 1999-12-30 2002-09-12 Jacek Korec Method of fabricating trench junction barrier rectifier
CN101361194A (zh) * 2005-12-27 2009-02-04 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
CN101523583A (zh) * 2006-09-30 2009-09-02 万国半导体股份有限公司 沟槽结势垒可控肖特基二极管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957901A (zh) * 2015-03-09 2016-09-21 罗伯特·博世有限公司 具有沟槽-肖特基-势垒-肖特基-二极管的半导体装置
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法
CN106158985A (zh) * 2016-09-12 2016-11-23 中国科学院微电子研究所 一种碳化硅结势垒肖特基二极管及其制作方法
CN106784071A (zh) * 2016-12-07 2017-05-31 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
CN110073497A (zh) * 2016-12-19 2019-07-30 丰田自动车株式会社 半导体装置
CN110073497B (zh) * 2016-12-19 2022-07-08 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
US20140167201A1 (en) 2014-06-19
US8912622B2 (en) 2014-12-16
JP2014120685A (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
CN103872146A (zh) 半导体器件
US11631765B2 (en) Method of manufacturing insulated gate semiconductor device with injection suppression structure
CN108074924B (zh) 半导体装置
US8866151B2 (en) Semiconductor device
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
KR101683751B1 (ko) 전력 반도체 디바이스
JP7389038B2 (ja) ショットキーダイオードのｍｏｓｆｅｔとの集積化
CN102549754A (zh) 屏蔽栅极mosfet中的屏蔽接触
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
KR101800566B1 (ko) 탄화규소 반도체 장치
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
CN103003948A (zh) 二极管
US8823148B2 (en) Diode with epitaxially grown semiconductor layers
US9613951B2 (en) Semiconductor device with diode
JP2013182905A (ja) 半導体装置
US7538362B2 (en) Lateral semiconductor diode and method for fabricating it
CN111863972B (zh) 堆叠状的高截止的iii-v族半导体功率二极管
JP2014187200A (ja) 半導体装置の製造方法
US20150255629A1 (en) Semiconductor device
US11699722B2 (en) Stacked, high-blocking InGaAs semiconductor power diode
US20200119158A1 (en) Mixed trench junction barrier schottky diode and method fabricating same
JP2012028409A (ja) 半導体装置
KR20150078454A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR102171862B1 (ko) 단방향 과도 전압 억제 소자 및 그 제조 방법
JP2023005783A (ja) ダイオード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140618

WD01 Invention patent application deemed withdrawn after publication