JPH08264811A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオードInfo
- Publication number
- JPH08264811A JPH08264811A JP6795895A JP6795895A JPH08264811A JP H08264811 A JPH08264811 A JP H08264811A JP 6795895 A JP6795895 A JP 6795895A JP 6795895 A JP6795895 A JP 6795895A JP H08264811 A JPH08264811 A JP H08264811A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- sbd
- schottky barrier
- barrier
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 この発明は、順方向電流を増大させ、製造工
程を容易にしたショットキーバリアダイオードを提供す
ることを目的とする。 【構成】 この発明は、半導体基板上に第１導電型の低
濃度の第１の半導体層が凹凸状に形成され、前記第１の
半導体層の凸部上面に第１導電型の高濃度の第２の半導
体層が選択的に形成され、前記凹部及び凸部の表面に障
壁金属が形成されて構成される。
程を容易にしたショットキーバリアダイオードを提供す
ることを目的とする。 【構成】 この発明は、半導体基板上に第１導電型の低
濃度の第１の半導体層が凹凸状に形成され、前記第１の
半導体層の凸部上面に第１導電型の高濃度の第２の半導
体層が選択的に形成され、前記凹部及び凸部の表面に障
壁金属が形成されて構成される。
Description
【０００１】
【産業上の利用分野】この発明は、低い順方向電位降下
（ＶF ）と小さい逆方向漏れ電流特性を有するショット
キーバリアダイオード（ＳＢＤ）に関する。
（ＶF ）と小さい逆方向漏れ電流特性を有するショット
キーバリアダイオード（ＳＢＤ）に関する。
【０００２】
【従来の技術】凹凸状に形成された半導体層の表面に２
種類の障壁金属が形成されてなる従来のＳＢＤとして
は、例えば図８に示すように構成されたものがある。こ
のような構成のＳＢＤは、例えば特開平３−２５７８７
０号公報に記載されたものがある。
種類の障壁金属が形成されてなる従来のＳＢＤとして
は、例えば図８に示すように構成されたものがある。こ
のような構成のＳＢＤは、例えば特開平３−２５７８７
０号公報に記載されたものがある。
【０００３】図８（ａ）及び同図（ｂ）において、不純
物濃度（ＮD ）が１×１０19ｃｍ-3程度で比抵抗（ρ）
が１０ｍΩ・ｃｍ程度のＮ+ の半導体基板５１上に不純
物濃度（ＮD ）が８×１０15ｃｍ-3程度で比抵抗（ρ）
が０．８Ω・ｃｍ程度のＮ-の半導体層５２が形成さ
れ、この半導体層５２は凸部の高さが３μｍ程度、凸部
の幅が２μｍ程度、凹部の幅が２μｍ程度に凹凸状に形
成され、凸部の上面には厚さが２０００Å程度、幅が１
μｍ程度の形状の低いショットキー障壁（ΦB ）の例え
ばＣｒ（ΦB ＝０．６１Ｖ程度）からなる第１の障壁金
属５３が形成され、第１の障壁金属５３の上面及び凹凸
部の表面には厚さが３０００Å程度の高いショットキー
障壁（ΦB ）の例えばＡｕ（ΦB ＝０．８０Ｖ程度）か
らなる第２の障壁金属５４が形成され、全表面にＮｉか
らなる金属層５５とＡｌからなる電極５６が積層形成さ
れて、ＳＢＤが構成されている。
物濃度（ＮD ）が１×１０19ｃｍ-3程度で比抵抗（ρ）
が１０ｍΩ・ｃｍ程度のＮ+ の半導体基板５１上に不純
物濃度（ＮD ）が８×１０15ｃｍ-3程度で比抵抗（ρ）
が０．８Ω・ｃｍ程度のＮ-の半導体層５２が形成さ
れ、この半導体層５２は凸部の高さが３μｍ程度、凸部
の幅が２μｍ程度、凹部の幅が２μｍ程度に凹凸状に形
成され、凸部の上面には厚さが２０００Å程度、幅が１
μｍ程度の形状の低いショットキー障壁（ΦB ）の例え
ばＣｒ（ΦB ＝０．６１Ｖ程度）からなる第１の障壁金
属５３が形成され、第１の障壁金属５３の上面及び凹凸
部の表面には厚さが３０００Å程度の高いショットキー
障壁（ΦB ）の例えばＡｕ（ΦB ＝０．８０Ｖ程度）か
らなる第２の障壁金属５４が形成され、全表面にＮｉか
らなる金属層５５とＡｌからなる電極５６が積層形成さ
れて、ＳＢＤが構成されている。
【０００４】このような構造では、低いショットキー障
壁（ΦB ）の例えばＣｒを第１の障壁金属として採用し
て、ΦB ＝０．６１Ｖ程度の低ＶF のＳＢＤを凸部上面
に形成し、高いショットキー障壁（ΦB ）の例えばＡｕ
を第２の障壁金属として採用して、ΦB ＝０．８０Ｖ程
度の低漏れ電流のＳＢＤを凹部側面ならびに底面に形成
している。
壁（ΦB ）の例えばＣｒを第１の障壁金属として採用し
て、ΦB ＝０．６１Ｖ程度の低ＶF のＳＢＤを凸部上面
に形成し、高いショットキー障壁（ΦB ）の例えばＡｕ
を第２の障壁金属として採用して、ΦB ＝０．８０Ｖ程
度の低漏れ電流のＳＢＤを凹部側面ならびに底面に形成
している。
【０００５】このような構造のＳＢＤは、例えば図９に
示すような製造方法によって形成することができ、ま
ず、Ｓｉの半導体基板５１をＰＥＰ（光リソグラフィ技
術）工程によりＳｉの半導体基板５１に溝（トレンチ）
を形成し、Ｃｒをスパッタリングにより形成した後ＰＥ
Ｐ工程によりＣｒを加工して第１の障壁金属５３を形成
し、続いて第２の障壁金属５４となるＡｕをスパッタリ
ングした後Ｎｉをスパッタリングし、次にＡｌを蒸着し
た後ＰＥＴ工程により電極５６を形成して製造される。
示すような製造方法によって形成することができ、ま
ず、Ｓｉの半導体基板５１をＰＥＰ（光リソグラフィ技
術）工程によりＳｉの半導体基板５１に溝（トレンチ）
を形成し、Ｃｒをスパッタリングにより形成した後ＰＥ
Ｐ工程によりＣｒを加工して第１の障壁金属５３を形成
し、続いて第２の障壁金属５４となるＡｕをスパッタリ
ングした後Ｎｉをスパッタリングし、次にＡｌを蒸着し
た後ＰＥＴ工程により電極５６を形成して製造される。
【０００６】このような構造ならびに製造方法のＳＢＤ
では、幅が２μｍ程度といった狭い凸部の上面に幅が１
μｍ程度といった細い第１の障壁金属５３を形成しなけ
ればならず、そのために高度な微細加工技術が使用され
ていた。現在の技術水準の微細加工技術においては、合
わせ精度が±０．３μｍ程度であるため、凸部上面の長
辺端部に対して０．５μｍ程度のマージンをとって第１
の障壁金属５３を凸部上面に形成する必要があった。仮
に、マージンをとらない場合には、第１の障壁金属５３
を形成する際に第１の障壁金属５３が凹部の底面に形成
されてしまうおそれがあり、ＳＢＤの逆方向の漏れ電流
が増大することになる。
では、幅が２μｍ程度といった狭い凸部の上面に幅が１
μｍ程度といった細い第１の障壁金属５３を形成しなけ
ればならず、そのために高度な微細加工技術が使用され
ていた。現在の技術水準の微細加工技術においては、合
わせ精度が±０．３μｍ程度であるため、凸部上面の長
辺端部に対して０．５μｍ程度のマージンをとって第１
の障壁金属５３を凸部上面に形成する必要があった。仮
に、マージンをとらない場合には、第１の障壁金属５３
を形成する際に第１の障壁金属５３が凹部の底面に形成
されてしまうおそれがあり、ＳＢＤの逆方向の漏れ電流
が増大することになる。
【０００７】したがって、凸部上面の全面に第１の障壁
金属を形成することができず、凸部表面の５０％の部分
でしか低ＶF のＳＢＤとして機能していないことにな
る。このため、図１０に示すように、ＳＢＤを順方向に
バイアスした際の順方向電流は第１の障壁金属５３下の
みに集中することになり、多くの順方向電流をとること
ができなかった。
金属を形成することができず、凸部表面の５０％の部分
でしか低ＶF のＳＢＤとして機能していないことにな
る。このため、図１０に示すように、ＳＢＤを順方向に
バイアスした際の順方向電流は第１の障壁金属５３下の
みに集中することになり、多くの順方向電流をとること
ができなかった。
【０００８】一方、ＳＢＤを逆方向にバイアスした時の
空乏層の分布は図１１に示すようになり、空乏層はショ
ットキー障壁の高い第２の障壁金属５４が形成された部
分から広がり、Ｎ- の第２の半導体層５２をピンチオフ
し、ピンチオフした後の逆方向の漏れ電流はショットキ
ー障壁の大きなＳＢＤの特性で支配されることになる。
空乏層の分布は図１１に示すようになり、空乏層はショ
ットキー障壁の高い第２の障壁金属５４が形成された部
分から広がり、Ｎ- の第２の半導体層５２をピンチオフ
し、ピンチオフした後の逆方向の漏れ電流はショットキ
ー障壁の大きなＳＢＤの特性で支配されることになる。
【０００９】
【発明が解決しようとする課題】以上説明したように、
図８に示すような構造を有する従来のＳＢＤにおいて
は、第１の障壁金属が形成される凸部の上面の半分程度
しかＳＢＤとして利用することができず、利用効率が悪
かった。このため、順方向電流が流れる領域も狭まり、
多くの順方向電流を得ることが困難になっていた。
図８に示すような構造を有する従来のＳＢＤにおいて
は、第１の障壁金属が形成される凸部の上面の半分程度
しかＳＢＤとして利用することができず、利用効率が悪
かった。このため、順方向電流が流れる領域も狭まり、
多くの順方向電流を得ることが困難になっていた。
【００１０】さらに、幅が狭い凸部上面に第１の障壁金
属を形成するためには、１μｍ程度の線幅を実現できる
合わせ精度と高度な微細加工技術が必要となり、製造工
程が長くなるとともに高価な製造装置が必要となり、製
造を容易に行うことが困難となっていた。
属を形成するためには、１μｍ程度の線幅を実現できる
合わせ精度と高度な微細加工技術が必要となり、製造工
程が長くなるとともに高価な製造装置が必要となり、製
造を容易に行うことが困難となっていた。
【００１１】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、順方向電流を
増大させ、製造工程を容易にしたショットキーバリアダ
イオードを提供することにある。
たものであり、その目的とするところは、順方向電流を
増大させ、製造工程を容易にしたショットキーバリアダ
イオードを提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、半導体基板上に第１導電型の低濃度の
第１の半導体層が凹凸状に形成され、前記第１の半導体
層の凸部上面に第１導電型の高濃度の第２の半導体層が
選択的に形成され、前記凹部及び凸部の表面に障壁金属
が形成されて構成される。
に、この発明は、半導体基板上に第１導電型の低濃度の
第１の半導体層が凹凸状に形成され、前記第１の半導体
層の凸部上面に第１導電型の高濃度の第２の半導体層が
選択的に形成され、前記凹部及び凸部の表面に障壁金属
が形成されて構成される。
【００１３】
【作用】上記構成において、この発明は、第１の半導体
層と障壁金属とで高ショットキー障壁（ΦB ）のＳＢＤ
を構成し、第２の半導体層と障壁金属とで低ショットキ
ー障壁（ΦB ）のＳＢＤを構成するようにしている。
層と障壁金属とで高ショットキー障壁（ΦB ）のＳＢＤ
を構成し、第２の半導体層と障壁金属とで低ショットキ
ー障壁（ΦB ）のＳＢＤを構成するようにしている。
【００１４】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００１５】図１は請求項１記載の発明の一実施例に係
わるショットキーバリアダイオード（ＳＢＤ）の構成を
示す図である。
わるショットキーバリアダイオード（ＳＢＤ）の構成を
示す図である。
【００１６】図１（ａ）及び同図（ｂ）において、図８
に示す従来の構成と同様に、不純物濃度（ＮD ）が１×
１０19ｃｍ-3程度で比抵抗（ρ）が１０ｍΩ・ｃｍ程度
のＮ+ のＳｉからなる半導体基板１上に不純物濃度（Ｎ
D ）が８×１０15ｃｍ-3程度で比抵抗（ρ）が０．８Ω
・ｃｍ程度のＮ- のＳｉからなる第１の半導体層２が形
成されている。この第１の半導体層２は、凸部の高さが
２．５μｍ程度、凸部の幅が２μｍ程度、半導体基板１
と第１の半導体層２の接合面と凹部底面が３μｍ程度、
凹部の幅が２μｍ程度に凹凸状に形成され、凸部の上面
には０．２μｍ〜０．５μｍ程度の厚さで不純物濃度
（ＮD ）が２×１０19ｃｍ-3程度の高濃度のＮ+ の第２
の半導体層３が選択的に形成されている。第２の半導体
層３の不純物濃度は、第２の半導体層３とこの第２の半
導体層３に積層される障壁金属とのショットキー障壁
（ΦB ）を低く設定するために少なくとも１×１０17ｃ
ｍ-3以上に設定される。
に示す従来の構成と同様に、不純物濃度（ＮD ）が１×
１０19ｃｍ-3程度で比抵抗（ρ）が１０ｍΩ・ｃｍ程度
のＮ+ のＳｉからなる半導体基板１上に不純物濃度（Ｎ
D ）が８×１０15ｃｍ-3程度で比抵抗（ρ）が０．８Ω
・ｃｍ程度のＮ- のＳｉからなる第１の半導体層２が形
成されている。この第１の半導体層２は、凸部の高さが
２．５μｍ程度、凸部の幅が２μｍ程度、半導体基板１
と第１の半導体層２の接合面と凹部底面が３μｍ程度、
凹部の幅が２μｍ程度に凹凸状に形成され、凸部の上面
には０．２μｍ〜０．５μｍ程度の厚さで不純物濃度
（ＮD ）が２×１０19ｃｍ-3程度の高濃度のＮ+ の第２
の半導体層３が選択的に形成されている。第２の半導体
層３の不純物濃度は、第２の半導体層３とこの第２の半
導体層３に積層される障壁金属とのショットキー障壁
（ΦB ）を低く設定するために少なくとも１×１０17ｃ
ｍ-3以上に設定される。
【００１７】また、凹凸部の表面には、３０００Å程度
の厚さの高いショットキー障壁（ΦB ）の例えばＡｕ
（ΦB ＝０．８０Ｖ程度）からなる障壁金属４が形成さ
れ、さらに障壁金属４上にはＮｉからなる金属層５とＡ
ｌからなる電極６が積層形成されて、ＳＢＤが構成され
ている。
の厚さの高いショットキー障壁（ΦB ）の例えばＡｕ
（ΦB ＝０．８０Ｖ程度）からなる障壁金属４が形成さ
れ、さらに障壁金属４上にはＮｉからなる金属層５とＡ
ｌからなる電極６が積層形成されて、ＳＢＤが構成され
ている。
【００１８】このような構造にあっては、文献「Ｐｈｙ
ｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖ
ｉｃｅｓ ＳＥＣＯＮＤ ＥＤＩＴＩＯＮ Ｓ．Ｍ．Ｓ
ＺＥＰ２９５」に記載されているように、第１の半導体
層２と接する障壁金属４の界面では、鏡像力低下作用
（ｉｍａｇｅ−ｆｏｒｃｅ ｌｏｗｅｒｉｎｇ）及びト
ンネル効果（ｔｕｎｎｅｌｉｎｇ ｅｆｆｅｃｔ）によ
り見かけ上のショットキー障壁（ΦB ）が低下すること
になる。
ｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖ
ｉｃｅｓ ＳＥＣＯＮＤ ＥＤＩＴＩＯＮ Ｓ．Ｍ．Ｓ
ＺＥＰ２９５」に記載されているように、第１の半導体
層２と接する障壁金属４の界面では、鏡像力低下作用
（ｉｍａｇｅ−ｆｏｒｃｅ ｌｏｗｅｒｉｎｇ）及びト
ンネル効果（ｔｕｎｎｅｌｉｎｇ ｅｆｆｅｃｔ）によ
り見かけ上のショットキー障壁（ΦB ）が低下すること
になる。
【００１９】ここで、３００Ｋでの第２の半導体層３
（Ｓｉ）に対する障壁金属４（Ａｕ）の飽和電流密度Ｊ
ｓは、上記文献に記載されており図２に示すＳｉの不純
物濃度（ＮD ）と飽和電流密度Ｊｓの関係から、約１×
１０-3Ａ／ｃｍ2 程度となる。この飽和電流密度Ｊｓの
値、及び上記文献に記載されており図３に示す３００Ｋ
でのショットキー障壁（ΦB ）と飽和電流密度Ｊｓの関
係から、第２の半導体層３（Ｓｉ）と障壁金属４（Ａ
ｕ）の界面のショットキー障壁（ΦB ）を求めると、第
２の半導体層３と障壁金属４との界面のショットキー障
壁（ΦB ）は０．６０Ｖ程度となる。
（Ｓｉ）に対する障壁金属４（Ａｕ）の飽和電流密度Ｊ
ｓは、上記文献に記載されており図２に示すＳｉの不純
物濃度（ＮD ）と飽和電流密度Ｊｓの関係から、約１×
１０-3Ａ／ｃｍ2 程度となる。この飽和電流密度Ｊｓの
値、及び上記文献に記載されており図３に示す３００Ｋ
でのショットキー障壁（ΦB ）と飽和電流密度Ｊｓの関
係から、第２の半導体層３（Ｓｉ）と障壁金属４（Ａ
ｕ）の界面のショットキー障壁（ΦB ）を求めると、第
２の半導体層３と障壁金属４との界面のショットキー障
壁（ΦB ）は０．６０Ｖ程度となる。
【００２０】一方、凹部側面及び底面の第１の半導体層
２と障壁金属４との間のショットキー障壁（ΦB ）は、
上記文献に記載されており図４に示すように０．８０Ｖ
程度となる。
２と障壁金属４との間のショットキー障壁（ΦB ）は、
上記文献に記載されており図４に示すように０．８０Ｖ
程度となる。
【００２１】したがって、１種類の障壁金属を全面に形
成するだけで、第１の半導体層２の凸部にはショットキ
ー障壁（ΦB ）が０．６０Ｖ程度の低いショットキー障
壁のＳＢＤが形成され、第１の半導体層２の凹部の側面
及び底面にはショットキー障壁（ΦB ）が０．８０Ｖ程
度の高いショットキー障壁のＳＢＤが形成されることに
なる。このような構造では、第１の半導体層２の凸部上
面がすべてが低ショットキー障壁のＳＢＤとなるので、
図５に示すように順方向バイアス時には凸部上面すべて
に順方向電流が流れることになる。したがって、従来と
同様な設計ルールによりＳＢＤを形成した場合には、図
５と図１０との比較から明らかなように同一の順方向電
圧（ＶF)で従来に比べて２倍の順方向電流を得ることが
できる。言い換えれば、従来に比べて半分程度の面積で
従来と同じ順方向電流を得ることが可能となり、チップ
面積を縮小することができる。
成するだけで、第１の半導体層２の凸部にはショットキ
ー障壁（ΦB ）が０．６０Ｖ程度の低いショットキー障
壁のＳＢＤが形成され、第１の半導体層２の凹部の側面
及び底面にはショットキー障壁（ΦB ）が０．８０Ｖ程
度の高いショットキー障壁のＳＢＤが形成されることに
なる。このような構造では、第１の半導体層２の凸部上
面がすべてが低ショットキー障壁のＳＢＤとなるので、
図５に示すように順方向バイアス時には凸部上面すべて
に順方向電流が流れることになる。したがって、従来と
同様な設計ルールによりＳＢＤを形成した場合には、図
５と図１０との比較から明らかなように同一の順方向電
圧（ＶF)で従来に比べて２倍の順方向電流を得ることが
できる。言い換えれば、従来に比べて半分程度の面積で
従来と同じ順方向電流を得ることが可能となり、チップ
面積を縮小することができる。
【００２２】一方、上記構造における逆方向バイアス時
の空乏層の分布は、図６に示すようになり、図１１に示
す従来と同様な特性となる。また、上記構造では、第１
の半導体層２の凸部にＮ+ の第２の半導体層３を形成し
ているので、凸部上面に形成されるＳＢＤの降伏電圧は
凹部側面及び底面に形成されるＳＢＤの降伏電圧よりも
著しく低下することになる。このため、ピンチオフが発
生する電圧は凸部上面に形成されるＳＢＤの降伏電圧よ
りも低く設定する必要がある。これにより、逆方向の漏
れ電流は従来と同様に小さくすることができる。
の空乏層の分布は、図６に示すようになり、図１１に示
す従来と同様な特性となる。また、上記構造では、第１
の半導体層２の凸部にＮ+ の第２の半導体層３を形成し
ているので、凸部上面に形成されるＳＢＤの降伏電圧は
凹部側面及び底面に形成されるＳＢＤの降伏電圧よりも
著しく低下することになる。このため、ピンチオフが発
生する電圧は凸部上面に形成されるＳＢＤの降伏電圧よ
りも低く設定する必要がある。これにより、逆方向の漏
れ電流は従来と同様に小さくすることができる。
【００２３】このような構造のＳＢＤは、例えば図７に
示すような工程を経て製造され、まず、半導体基板１上
にＮ- の第１の半導体層２を形成した後、リン又はヒ素
の不純物を全面に拡散させてＮ+ の第２の半導体層３を
形成し、次に、ＰＥＰ工程により半導体層２，３に溝を
形成して凹凸状に形成し、続いてスパッタ工程により全
面にＡｕの障壁金属層、Ｎｉの金属層を順次積層形成
し，Ａｌを蒸着した後ＰＥＰ工程により電極を形成し、
上記構造のＳＢＤが製造される。
示すような工程を経て製造され、まず、半導体基板１上
にＮ- の第１の半導体層２を形成した後、リン又はヒ素
の不純物を全面に拡散させてＮ+ の第２の半導体層３を
形成し、次に、ＰＥＰ工程により半導体層２，３に溝を
形成して凹凸状に形成し、続いてスパッタ工程により全
面にＡｕの障壁金属層、Ｎｉの金属層を順次積層形成
し，Ａｌを蒸着した後ＰＥＰ工程により電極を形成し、
上記構造のＳＢＤが製造される。
【００２４】このような製造方法にあっては、半導体層
２，３に溝を形成する際に微細加工技術を使用するだけ
で、他の工程は極めて簡単に実施することができ、従来
の構造を得るために必要となる、±０．３μｍ程度の高
い合わせ精度が要求されるプロセスならびに線幅が１μ
ｍ程度の金属層を形成する高度な微細加工技術が不要と
なる。これにより、従来に比べて特性の優れたＳＢＤを
従来に比べて極めて容易に製造することができる。
２，３に溝を形成する際に微細加工技術を使用するだけ
で、他の工程は極めて簡単に実施することができ、従来
の構造を得るために必要となる、±０．３μｍ程度の高
い合わせ精度が要求されるプロセスならびに線幅が１μ
ｍ程度の金属層を形成する高度な微細加工技術が不要と
なる。これにより、従来に比べて特性の優れたＳＢＤを
従来に比べて極めて容易に製造することができる。
【００２５】
【発明の効果】以上説明したように、この発明によれ
ば、低濃度の第１の半導体層の凸部上面に形成された高
濃度の第２の半導体層とその上に形成された障壁金属と
で低ショットキー障壁のＳＢＤを構成するようにしたの
で、第１の半導体層の凸部上面をすべて利用して低ショ
ットキー障壁のＳＢＤを形成することが可能となり、こ
れにより、順方向電流を従来に比べて倍増させることが
できる。また、高度な位置合わせプロセスや微細加工技
術が不要となり、容易に製造することができる。
ば、低濃度の第１の半導体層の凸部上面に形成された高
濃度の第２の半導体層とその上に形成された障壁金属と
で低ショットキー障壁のＳＢＤを構成するようにしたの
で、第１の半導体層の凸部上面をすべて利用して低ショ
ットキー障壁のＳＢＤを形成することが可能となり、こ
れにより、順方向電流を従来に比べて倍増させることが
できる。また、高度な位置合わせプロセスや微細加工技
術が不要となり、容易に製造することができる。
【図１】請求項１記載の発明の一実施例に係わるショッ
トキーバリアダイオードの構成を示す図である。
トキーバリアダイオードの構成を示す図である。
【図２】Ａｕ−Ｓｉ障壁のＳＢＤにおける飽和電流密度
Ｊｓと不純物濃度との関係を示す図である。
Ｊｓと不純物濃度との関係を示す図である。
【図３】飽和電流密度Ｊｓとショットキー障壁（ΦB ）
との関係を示す図である。
との関係を示す図である。
【図４】各種半導体と金属とのショットキー障壁（ΦB
）の値を示す図である。
）の値を示す図である。
【図５】図１に示す実施例における順方向電流の分布を
示す図である。
示す図である。
【図６】図１に示す実施例における逆方向バイアス時の
空乏層の分布を示す図である。
空乏層の分布を示す図である。
【図７】図１に示す実施例の製造工程を示す図である。
【図８】従来のショットキーバリアダイオードの構成を
示す図である。
示す図である。
【図９】図８に示す従来例の製造工程を示す図である。
【図１０】図８に示す従来例における順方向電流の分布
を示す図である。
を示す図である。
【図１１】図８に示す従来例における逆方向バイアス時
の空乏層の分布を示す図である。
の空乏層の分布を示す図である。
１ 半導体基板 ２ 第１の半導体層 ３ 第２の半導体層 ４ 障壁金属 ５ Ｎｉ金属層 ６ Ａｌ電極
Claims (4)
- 【請求項１】 半導体基板上に第１導電型の低濃度の第
１の半導体層が凹凸状に形成され、前記第１の半導体層
の凸部上面に第１導電型の高濃度の第２の半導体層が選
択的に形成され、前記凹部及び凸部の表面に障壁金属が
形成されてなることを特徴とするショットキーバリアダ
イオード。 - 【請求項２】 前記第２の半導体層は、その不純物濃度
が１×１０17ｃｍ-3以上であることを特徴とする請求項
１記載のショットキーバリアダイオード。 - 【請求項３】 前記障壁金属は、高いショットキー障壁
を有してなることを特徴とする請求項１又は２記載のシ
ョットキーバリアダイオード。 - 【請求項４】 前記隣接する凹部と凸部で発生するそれ
ぞれの空乏層が接触（ピンチオフ）する電圧は、前記第
２の半導体層の降伏電圧よりも低く設定されてなること
を特徴とする請求項１，２又は３記載のショットキーバ
リアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6795895A JPH08264811A (ja) | 1995-03-27 | 1995-03-27 | ショットキーバリアダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6795895A JPH08264811A (ja) | 1995-03-27 | 1995-03-27 | ショットキーバリアダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264811A true JPH08264811A (ja) | 1996-10-11 |
Family
ID=13359989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6795895A Pending JPH08264811A (ja) | 1995-03-27 | 1995-03-27 | ショットキーバリアダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264811A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19930781A1 (de) * | 1999-07-03 | 2001-01-11 | Bosch Gmbh Robert | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung |
| JP2006352014A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP2010283403A (ja) * | 2010-09-27 | 2010-12-16 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP2016171324A (ja) * | 2015-03-10 | 2016-09-23 | アーベーベー・テクノロジー・アーゲー | 制御可能なオン状態の電圧を備えるパワー半導体整流器 |
-
1995
- 1995-03-27 JP JP6795895A patent/JPH08264811A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19930781A1 (de) * | 1999-07-03 | 2001-01-11 | Bosch Gmbh Robert | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung |
| JP2003504855A (ja) * | 1999-07-03 | 2003-02-04 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 |
| US6727525B1 (en) | 1999-07-03 | 2004-04-27 | Robert Bosch Gmbh | Diode comprising a metal semiconductor contact and a method for the production thereof |
| DE19930781B4 (de) * | 1999-07-03 | 2006-10-12 | Robert Bosch Gmbh | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung |
| JP2006352014A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP4715324B2 (ja) * | 2005-06-20 | 2011-07-06 | 住友電気工業株式会社 | 整流素子 |
| JP2010283403A (ja) * | 2010-09-27 | 2010-12-16 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP2016171324A (ja) * | 2015-03-10 | 2016-09-23 | アーベーベー・テクノロジー・アーゲー | 制御可能なオン状態の電圧を備えるパワー半導体整流器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8624347B2 (en) | Schottky barrier diode | |
| US9793418B2 (en) | Schottky barrier diode | |
| US7384826B2 (en) | Method of forming ohmic contact to a semiconductor body | |
| JP2009224603A (ja) | ダイオードの製造方法 | |
| JP2012204411A (ja) | 半導体装置 | |
| JP2006318956A (ja) | ショットキーダイオードを有する半導体装置 | |
| US5345100A (en) | Semiconductor rectifier having high breakdown voltage and high speed operation | |
| JPH02130959A (ja) | 半導体装置 | |
| JP3588256B2 (ja) | ショットキーバリアダイオード | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| CN104465793A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| JPH08264811A (ja) | ショットキーバリアダイオード | |
| JP3182446B2 (ja) | ショットキバリア整流半導体装置 | |
| US3579278A (en) | Surface barrier diode having a hypersensitive {72 {30 {0 region forming a hypersensitive voltage variable capacitor | |
| JP3173462B2 (ja) | 薄膜トランジスタ | |
| JP3051528B2 (ja) | 整流用半導体装置 | |
| JPH06177365A (ja) | ショットキバリアダイオ−ド | |
| JP3103665B2 (ja) | 半導体装置 | |
| JPH0580157B2 (ja) | ||
| JPH01270348A (ja) | ショットキバリア半導体装置 | |
| JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH0590565A (ja) | 整流用半導体装置 | |
| JPH03185870A (ja) | 半導体装置 | |
| JP2005129747A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2001036069A (ja) | ダイオード |