CN113488375A - 一种抑制外延边缘Crown缺陷的方法 - Google Patents

一种抑制外延边缘Crown缺陷的方法 Download PDF

Info

Publication number
CN113488375A
CN113488375A CN202110771412.5A CN202110771412A CN113488375A CN 113488375 A CN113488375 A CN 113488375A CN 202110771412 A CN202110771412 A CN 202110771412A CN 113488375 A CN113488375 A CN 113488375A
Authority
CN
China
Prior art keywords
growth
source
epitaxial
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110771412.5A
Other languages
English (en)
Other versions
CN113488375B (zh
Inventor
韩景瑞
李浩然
孔令沂
杨旭腾
梁土钦
李锡光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Tianyu Semiconductor Co ltd
Original Assignee
Dongguan Tianyu Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Tianyu Semiconductor Technology Co ltd filed Critical Dongguan Tianyu Semiconductor Technology Co ltd
Priority to CN202110771412.5A priority Critical patent/CN113488375B/zh
Publication of CN113488375A publication Critical patent/CN113488375A/zh
Application granted granted Critical
Publication of CN113488375B publication Critical patent/CN113488375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体技术领域,具体涉及一种抑制外延边缘Crown缺陷的方法:在衬底上进行外延生长,所述衬底包括内部斜切形成的偏角部以及围绕偏角部的平台部,外延生长时,平台部的上方设置有遮挡件,所述遮挡件的底面与平台部的上表面的高度差为0.1‑0.3mm。本发明在生长外延时,使用遮挡件遮挡住衬底边缘的平台部,即衬底边缘无台阶结构的位置,由于未被遮挡的偏角部是具有斜切形成的台阶结构的,因此偏角部仍能以台阶流的生长模式进行生长,而被遮挡的平台部生长气体难以进入,沉积效率极为低下,几乎无法沉积,因此可以避免平台部通过二维生长模式而形成Crown状缺,从而保障了单一晶型的生长并且成功抑制了边缘缺陷的形成。

Description

一种抑制外延边缘Crown缺陷的方法
技术领域
本发明涉及半导体技术领域,具体涉及一种抑制外延边缘Crown缺陷的方法。
背景技术
随着节能减排、新能源并网、智能电网的发展,这些领域对功率半导体器件的性能指标和可靠性的要求日益提高,要求器件有更高的工作电压、更大的电流承载能力、更高的工作频率、更高的效率、更高的工作温度、更强的散热能力和更高的可靠性。经过半个多世纪的发展,基于硅材料的功率半导体器件的性能已经接近其物理极限。因此,以碳化硅(SiC)、氮化镓(GaN)等为代表的第三代半导体材料的发展开始受到重视。碳化硅(SiliconCarbide)是C元素和Si元素形成的化合物,其中六方结构的4H型SiC(4H-SiC)具有高临界击穿电场、高电子迁移率的优势,是制造高压、高温、抗辐照功率半导体器件的优良半导体材料,也是目前综合性能最好、商品化程度最高、技术最成熟的第三代半导体材料。
与传统硅功率器件制作工艺不同的是,碳化硅功率器件不能直接制作在碳化硅单晶材料上,必须在导通型单晶衬底上额外生长高质量的外延材料,并在外延层上制造各类器件。主要的外延技术是化学气相沉积(CVD),通过台阶流的生长来实现一定厚度和掺杂的碳化硅外延材料。
我国碳化硅外延材料的研发和产业化水平紧紧跟随国际水平,产品已打入国际市场。在产业化方面,我国20μm及以下的碳化硅外延材料产品水平接近国际先进水平;但在厚外延材料缺陷控制等方面距离国际先进水平仍有一定的差距。
智能电网等高能耗、高功率的发展,要求功率器件有更高的工作电压、更大的电流承载能力。对外延的需求反应在较低的掺杂浓度、较厚的外延层厚度和较大的可利用面积。由于厚外延万伏级超高压器件的尺寸远比一般的二极管、MOS要大的多,因此获得尽可能多的可利用面积成为厚外延最有挑战性的技术难题。
在外延生长中,由于SiC同质多型的结构特性,给生长带来极大的困难,即很难在生长过程中获得单一的晶体结构。直到1987-1988年,日本京都大学和美国Cree公司的科研人员先后独立提出如图1的台阶流生长模式,即对衬底进行小角度斜切。衬底小角度斜切会在衬底表面形成台阶,吸附的原子将在台阶处成核生长,并沿着台阶向前推进,铺满一层之后,一层一层的生长,使得外延材料能够有效继承衬底的堆垛次序,从而获得单一晶型。
但发明人在生产过程中发现由于衬底的边缘(<-1-120>方向)没有衬底台阶,在外延的过程中最边缘没有可继承的衬底结构,形成二维成核生长模式,极易形成与衬底结构不匹配的多型SiC形成外延Crown状缺陷,如图2所示。由于Crown状缺陷会随着外延层厚度增加而拓展变大,甚至侵入台阶结构中影响晶型,且由于边缘Crown状缺陷与衬底晶型不匹配在器件加工的过程中也可能存在晶元崩边的风险,所以在厚外延缺陷控制方面抑制Crown状缺陷极为重要。
发明内容
为了克服现有技术中存在的缺点和不足,本发明的目的在于提供一种抑制外延边缘Crown缺陷的方法。
本发明的目的通过下述技术方案实现:
一种抑制外延边缘Crown缺陷的方法:在衬底上进行外延生长,所述衬底包括内部斜切形成的偏角部以及围绕偏角部的平台部,外延生长时,平台部的上方设置有遮挡件,所述遮挡件的底面与平台部的上表面的高度差为0.1-0.3mm。
其中,所述偏角部的偏角为4-8°。
其中,所述偏角部的偏角为4°。
其中,所述平台部的宽度为0.3-3mm。
其中,所述遮挡件为碳化硅材质或石墨材质,可以避免污染衬底。
其中,所述外延生长包括如下步骤:
(1)将所述衬底放置于托盘上并在平台部的上方设置遮挡件;
(2)将托盘放置于反应室内,往反应室通入氢气并升温至1550-1700℃,控制反应室内的压强为50-150mbar;
(3)采用化学气相沉积法在碳化硅衬底上沉积一层N+缓冲层;
(4)采用化学气相沉积法在N+缓冲层沉积一层漂移层;
(5)反应室温度降低到一定温度后,取片,即完成外延生长。
其中,所述步骤(3)中,化学气相沉积过程中通入第一生长气体和第一掺杂气体,所述第一生长气体由第一硅生长源和第一碳生长源组成,所述第一硅生长源为三氯氢硅或硅烷,所述第一碳生长源为乙烯或丙烷,所述第一掺杂源为氮气,通过设置第一生长气体和第一掺杂源的气体流量控制硅碳比为0.9-1.01以及掺杂浓度为(1.5-2.5)*1018cm-3
其中,所述步骤(4)中,化学气相沉积过程中通入第二生长气体和第二掺杂气体,所述第二生长气体由第二硅生长源和第二碳生长源组成,所述第二硅生长源为三氯氢硅或硅烷,所述第二碳生长源为乙烯或丙烷,所述第二掺杂源为氮气或三甲基铝,通过设置第二生长气体和第二掺杂源的气体流量控制硅碳比为1.32-1.50以及掺杂浓度为(0.5-3)*1015cm-3
本发明的有益效果在于:
本发明在生长外延时,使用遮挡件遮挡住衬底边缘的平台部,即衬底边缘无台阶结构的位置,由于未被遮挡的偏角部是具有斜切形成的台阶结构的,因此偏角部仍能以台阶流的生长模式进行生长,而被遮挡的平台部生长气体难以进入,沉积效率极为低下,几乎无法沉积,因此可以避免平台部通过二维生长模式而形成Crown状缺,从而保障了单一晶型的生长并且成功抑制了边缘缺陷的形成。
所述遮挡件的底面与平台部的上表面的高度差为0.1-0.3mm,高度差低于0.1mm,生长过程中遮挡件与衬底容易发生碰撞而损坏气体,高度差高于0.3mm,空隙较大,容易造成碳化硅的沉积,无法很好地抑制缺陷的生成。
附图说明
图1是现有技术的台阶流生长模式图;
图2是现有技术的外延生长的衬底边缘(平台部)Crown状缺陷的电镜图;
图3是本发明的衬底和设置有遮挡件的衬底的俯视图;
图4是实施例1的衬底边缘(平台部)的电镜图;
附图标记为:1-偏角部、2-平台部、3-遮挡件。
具体实施方式
为了便于本领域技术人员的理解,下面结合实施例及附图1-4对本发明作进一步的说明,实施方式提及的内容并非对本发明的限定。
实施例1
一种抑制外延边缘Crown缺陷的方法,在衬底上进行外延生长,所述衬底包括内部斜切形成的偏角部1以及围绕偏角部1的平台部2,外延生长时,平台部2的上方设置有遮挡件3,所述遮挡件3的底面与平台部2的上表面的高度差为0.2mm。如图3所示,左边为衬底的俯视图,右边为设置有遮挡件3的衬底的俯视图。
其中,所述偏角部1的偏角为4°。
其中,所述平台部2的宽度为2mm。
其中,所述遮挡件3为碳化硅材质。
其中,所述外延生长包括如下步骤:
(1)将所述衬底放置于托盘上并在平台部2的上方设置遮挡件3;
(2)将托盘放置于反应室内,往反应室通入氢气并升温至1600℃,控制反应室内的压强为100mbar;
(3)采用化学气相沉积法在碳化硅衬底上沉积一层N+缓冲层;
(4)采用化学气相沉积法在N+缓冲层沉积一层漂移层;
(5)反应室温度降低到一定温度后,取片,即完成外延生长。
其中,所述步骤(3)中,化学气相沉积过程中通入第一生长气体和第一掺杂气体,所述第一生长气体由第一硅生长源和第一碳生长源组成,所述第一硅生长源为三氯氢硅,所述第一碳生长源为乙烯,所述第一掺杂源为氮气,通过设置第一生长气体和第一掺杂源的气体流量控制硅碳比为1.0以及掺杂浓度为2.0*1018cm-3
其中,所述步骤(4)中,化学气相沉积过程中通入第二生长气体和第二掺杂气体,所述第二生长气体由第二硅生长源和第二碳生长源组成,所述第二硅生长源为三氯氢硅,所述第二碳生长源为乙烯烷,所述第二掺杂源为三甲基铝,通过设置第二生长气体和第二掺杂源的气体流量控制硅碳比为1.41以及掺杂浓度为1.5*1015cm-3
如图4所示,为本实施例的外延生长后的电镜图,从图中可以看到衬底的边缘(即平台部2)处于光滑状态,没有Crown状缺陷或其它类型的缺陷形成,说明本发明成功抑制了外延边缘缺陷。
实施例2
一种抑制外延边缘Crown缺陷的方法,在衬底上进行外延生长,所述衬底包括内部斜切形成的偏角部1以及围绕偏角部1的平台部2,外延生长时,平台部2的上方设置有遮挡件3,所述遮挡件3的底面与平台部2的上表面的高度差为0.1mm。
其中,所述偏角部1的偏角为8°。
其中,所述平台部2的宽度为0.3mm。
其中,所述遮挡件3为石墨材质。
其中,所述外延生长包括如下步骤:
(1)将所述衬底放置于托盘上并在平台部2的上方设置遮挡件3;
(2)将托盘放置于反应室内,往反应室通入氢气并升温至1550℃,控制反应室内的压强为50mbar;
(3)采用化学气相沉积法在碳化硅衬底上沉积一层N+缓冲层;
(4)采用化学气相沉积法在N+缓冲层沉积一层漂移层;
(5)反应室温度降低到一定温度后,取片,即完成外延生长。
其中,所述步骤(3)中,化学气相沉积过程中通入第一生长气体和第一掺杂气体,所述第一生长气体由第一硅生长源和第一碳生长源组成,所述第一硅生长源为硅烷,所述第一碳生长源为丙烷,所述第一掺杂源为氮气,通过设置第一生长气体和第一掺杂源的气体流量控制硅碳比为0.9以及掺杂浓度为1.5*1018cm-3
其中,所述步骤(4)中,化学气相沉积过程中通入第二生长气体和第二掺杂气体,所述第二生长气体由第二硅生长源和第二碳生长源组成,所述第二硅生长源为硅烷,所述第二碳生长源为丙烷,所述第二掺杂源为三甲基铝,通过设置第二生长气体和第二掺杂源的气体流量控制硅碳比为1.32以及掺杂浓度为0.5*1015cm-3
实施例3
一种抑制外延边缘Crown缺陷的方法,在衬底上进行外延生长,所述衬底包括内部斜切形成的偏角部1以及围绕偏角部1的平台部2,外延生长时,平台部2的上方设置有遮挡件3,所述遮挡件3的底面与平台部2的上表面的高度差为0.3mm。
其中,所述偏角部1的偏角为4°。
其中,所述平台部2的宽度为3mm。
其中,所述遮挡件3为碳化硅材质。
其中,所述外延生长包括如下步骤:
(1)将所述衬底放置于托盘上并在平台部2的上方设置遮挡件3;
(2)将托盘放置于反应室内,往反应室通入氢气并升温至1700℃,控制反应室内的压强为150mbar;
(3)采用化学气相沉积法在碳化硅衬底上沉积一层N+缓冲层;
(4)采用化学气相沉积法在N+缓冲层沉积一层漂移层;
(5)反应室温度降低到一定温度后,取片,即完成外延生长。
其中,所述步骤(3)中,化学气相沉积过程中通入第一生长气体和第一掺杂气体,所述第一生长气体由第一硅生长源和第一碳生长源组成,所述第一硅生长源为三氯氢硅烷,所述第一碳生长源为乙烯,所述第一掺杂源为氮气,通过设置第一生长气体和第一掺杂源的气体流量控制硅碳比为1.01以及掺杂浓度为2.5*1018cm-3
其中,所述步骤(4)中,化学气相沉积过程中通入第二生长气体和第二掺杂气体,所述第二生长气体由第二硅生长源和第二碳生长源组成,所述第二硅生长源为三氯氢硅,所述第二碳生长源为乙烯,所述第二掺杂源为氮气,通过设置第二生长气体和第二掺杂源的气体流量控制硅碳比为1.50以及掺杂浓度为3*1015cm-3
上述实施例为本发明较佳的实现方案,除此之外,本发明还可以其它方式实现,在不脱离本发明构思的前提下任何显而易见的替换均在本发明的保护范围之内。

Claims (8)

1.一种抑制外延边缘Crown缺陷的方法,其特征在于:在衬底上进行外延生长,所述衬底包括内部斜切形成的偏角部以及围绕偏角部的平台部,外延生长时,平台部的上方设置有遮挡件,所述遮挡件的底面与平台部的上表面的高度差为0.1-0.3mm。
2.根据权利要求1所述的一种抑制外延边缘Crown缺陷的方法,其特征在于:所述偏角部的偏角为4-8°。
3.根据权利要求2所述的一种抑制外延边缘Crown缺陷的方法,其特征在于:所述偏角部的偏角为4°。
4.根据权利要求1所述的一种抑制外延边缘Crown缺陷的方法,其特征在于:所述平台部的宽度为0.3-3mm。
5.根据权利要求1所述的一种抑制外延边缘Crown缺陷的方法,其特征在于:所述遮挡件为碳化硅材质或石墨材质。
6.根据权利要求1所述的一种抑制外延边缘Crown缺陷的方法,其特征在于:所述外延生长包括如下步骤:
(1)将所述衬底放置于托盘上并在平台部的上方设置遮挡件;
(2)将托盘放置于反应室内,往反应室通入氢气并升温至1550-1700℃,控制反应室内的压强为50-150mbar;
(3)采用化学气相沉积法在碳化硅衬底上沉积一层N+缓冲层;
(4)采用化学气相沉积法在N+缓冲层沉积一层漂移层;
(5)反应室温度降低到一定温度后,取片,即完成外延生长。
7.根据权利要求6所述的一种抑制外延边缘Crown缺陷的方法,其特征在于:所述步骤(3)中,化学气相沉积过程中通入第一生长气体和第一掺杂气体,所述第一生长气体由第一硅生长源和第一碳生长源组成,所述第一硅生长源为三氯氢硅或硅烷,所述第一碳生长源为乙烯或丙烷,所述第一掺杂源为氮气,通过设置第一生长气体和第一掺杂源的气体流量控制硅碳比为0.9-1.01以及掺杂浓度为(1.5-2.5)*1018cm-3
8.根据权利要求6所述的一种抑制外延边缘Crown缺陷的方法,其特征在于:所述步骤(4)中,化学气相沉积过程中通入第二生长气体和第二掺杂气体,所述第二生长气体由第二硅生长源和第二碳生长源组成,所述第二硅生长源为三氯氢硅或硅烷,所述第二碳生长源为乙烯或丙烷,所述第二掺杂源为氮气或三甲基铝,通过设置第二生长气体和第二掺杂源的气体流量控制硅碳比为1.32-1.50以及掺杂浓度为(0.5-3)*1015cm-3
CN202110771412.5A 2021-07-08 2021-07-08 一种抑制外延边缘Crown缺陷的方法 Active CN113488375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110771412.5A CN113488375B (zh) 2021-07-08 2021-07-08 一种抑制外延边缘Crown缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110771412.5A CN113488375B (zh) 2021-07-08 2021-07-08 一种抑制外延边缘Crown缺陷的方法

Publications (2)

Publication Number Publication Date
CN113488375A true CN113488375A (zh) 2021-10-08
CN113488375B CN113488375B (zh) 2022-10-21

Family

ID=77937916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110771412.5A Active CN113488375B (zh) 2021-07-08 2021-07-08 一种抑制外延边缘Crown缺陷的方法

Country Status (1)

Country Link
CN (1) CN113488375B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114150376A (zh) * 2021-10-14 2022-03-08 吉林大学 一种大尺寸单晶金刚石拼接生长方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114150376A (zh) * 2021-10-14 2022-03-08 吉林大学 一种大尺寸单晶金刚石拼接生长方法
CN114150376B (zh) * 2021-10-14 2023-10-24 吉林大学 一种大尺寸单晶金刚石拼接生长方法

Also Published As

Publication number Publication date
CN113488375B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
US8536582B2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
KR100853991B1 (ko) 바이폴라형 반도체 장치 및 그의 제조방법
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
US20070090370A1 (en) Silicon carbide semiconductor device and manufacturing method therefor
JP6264768B2 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
US20140295136A1 (en) SINGLE-CRYSTAL 4H-SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
CN112670161A (zh) 一种低热阻氮化镓高电子迁移率晶体管外延材料制备方法
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
US10858757B2 (en) Silicon carbide epitaxial substrate and silicon carbide semiconductor device
CN113488375B (zh) 一种抑制外延边缘Crown缺陷的方法
JP2019067982A (ja) 炭化珪素半導体装置
CN113675260A (zh) 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
KR20150002066A (ko) 에피택셜 웨이퍼
CN104264219A (zh) 一种基区缓变掺杂碳化硅薄膜外延制备方法
CN114613847B (zh) 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
KR20140137795A (ko) 에피택셜 웨이퍼
JP6295537B2 (ja) 炭化珪素基板ならびに半導体素子
CN111009579A (zh) 半导体异质结构及半导体器件
CN212136452U (zh) 半导体结构
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
Burk Jr et al. Industrial Perspective of SiC Epitaxy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 523000 second floor office building, No.5, Gongye North 1st Road, Hubei Industrial City, Songshan, Dongguan City, Guangdong Province

Patentee after: Guangdong Tianyu Semiconductor Co.,Ltd.

Address before: 523000 second floor office building, No.5, Gongye North 1st Road, Hubei Industrial City, Songshan, Dongguan City, Guangdong Province

Patentee before: DONGGUAN TIANYU SEMICONDUCTOR TECHNOLOGY Co.,Ltd.