CN113675260A - 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法 - Google Patents

基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN113675260A
CN113675260A CN202110863565.2A CN202110863565A CN113675260A CN 113675260 A CN113675260 A CN 113675260A CN 202110863565 A CN202110863565 A CN 202110863565A CN 113675260 A CN113675260 A CN 113675260A
Authority
CN
China
Prior art keywords
gan
drift layer
schottky diode
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110863565.2A
Other languages
English (en)
Inventor
段小玲
李若晗
张进成
边照科
张涛
刘志宏
张苇杭
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110863565.2A priority Critical patent/CN113675260A/zh
Publication of CN113675260A publication Critical patent/CN113675260A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体器件领域，公开了一种基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法，该二极管包括：从下至上依次层叠设置的阴极、GaN衬底、GaN缓冲层、GaN漂移层和阳极；其中，所述GaN漂移层为线性缓变掺杂GaN漂移层。通过引入线性缓变掺杂漂移层结构使得肖特基接触区域附近净载流子浓度减少，有效抑制阳极金属与GaN接触面处的峰值电场，提高器件的击穿电压。在适合的漂移层厚度下，与传统的垂直结构肖特基二极管相比，本发明提出的二极管在保证较大正向输出特性的同时，具有较高的击穿电压。

Description

基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法
技术领域
本发明涉及半导体器件领域，具体涉及一种基于线性缓变掺杂漂移层的GaN(氮化镓)肖特基二极管及其制备方法。
背景技术
由于以硅(Si)和砷化镓(GaAs)为代表的第一代和第二代半导体材料的局限性，以GaN材料为核心的第三代宽禁带半导体材料因为其优异的性能得到了飞速发展。GaN基功率二极管由于其高频特性和临界电场大的特点在功率开关应用中受到了广泛的关注。但是，传统的GaN功率二极管通过异质外延形成，例如，在蓝宝石衬底上生长GaN材料。因此会造成材料中大的位错密度(＞109cm-2)，这些位错形成电流泄漏的通道并且降低器件的击穿电压。随着GaN晶体生长技术的进步，位错密度小于106cm-2的GaN衬底步入商用，这使得同质外延生长GaN功率器件成为可能，同质外延生长GaN功率器件极大降低了位错密度，提高器件的性能。
GaN功率二极管包括GaN PN结二极管和GaN肖特基二极管(SBD)，因为GaN PN结二极管的开启电压Von大(＞3V)，所以在功率开关应用中会造成大的功率损耗，因此GaN肖特基二极管(SBD)可以有效降低功耗而被作为开关器件获得广泛关注。因为当金属电极与GaN的接触界面形成肖特基势垒时，就会得到较小的开启电压Von(＜1V)，并且作为多子器件，肖特基二极管没有反向恢复电荷，因此器件中的功率损耗被限制住。
虽然GaN肖特基二极管具有一定的优势，但是在器件的性能上仍存在明显的不足，GaN垂直肖特基二极管的击穿电压VBD和导通电阻RON是一对矛盾的值，根据器件击穿的条件可知，由于电场的汇聚作用，击穿更容易发生在肖特基接触的边缘处，并且根据泊松方程推导出击穿电压的公式：
Figure BDA0003186557550000021
Figure BDA0003186557550000022
(其中，q为电荷量、ND、NA分别为施主掺杂浓度和受主掺杂浓度，ε0和εr分别是真空介电常数和相对介电常数)可知，击穿电压VBD与临界电场EC和漂移层厚度tDL密切相关。漂移层净载流子浓度的增加会造成临界电场EC的降低，从而降低击穿电压VBD，即更大的净载流子浓度虽然会带来较小的导通电阻RON，但同时会导致击穿更加容易发生。综上所述，降低导通电阻RON需要较薄且高掺杂的漂移层，而提高击穿电压VBD则需要通过增加漂移层厚度以及降低漂移层掺杂浓度来实现。为减少这一矛盾给器件带来的影响，获得在不严重牺牲器件正向特性的同时明显提高击穿电压的性能，新的器件结构和深入的研究是非常有必要和有意义的。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法，通过引入线性缓变掺杂漂移层结构使得肖特基接触区域附近净载流子浓度减少，有效抑制阳极金属与GaN接触面处的峰值电场，提高器件的击穿电压。在适合的漂移层厚度下，与传统的垂直结构肖特基二极管相比，本发明提出的二极管在保证较大正向输出特性的同时，具有较高的击穿电压。
为了达到上述目的，本发明采用以下技术方案予以实现。
(一)基于线性缓变掺杂漂移层的GaN肖特基二极管，包括：从下至上依次层叠设置的阴极、GaN衬底、GaN缓冲层、GaN漂移层和阳极；其中，所述GaN漂移层为线性缓变掺杂GaN漂移层。
优选的，所述线性缓变掺杂GaN漂移层中为Si原子掺杂，其掺杂浓度变化是从距离所述GaN衬底层最远处的最低浓度C1到距离所述GaN衬底层最近处的最高浓度C2线性变化。
进一步优选的，所述最低浓度C1≥1.0×1016cm-3；所述最高浓度C2≤2×1018cm-3。
优选的，所述GaN漂移层的厚度为2～30μm。
优选的，所述GaN衬底为重掺杂的n型GaN衬底；所述GaN缓冲层为重掺杂的n型GaN缓冲层。
进一步优选的，所述GaN衬底的掺杂浓度为2.0×1018cm-3；所述GaN缓冲层的掺杂浓度为2.0×1016cm-3～2.0×1018cm-3。
优选的，所述所述GaN衬底的厚度为300～400μm；所述GaN缓冲层的厚度为50～500nm。
优选的，所述GaN衬底与所述阴极的接触为欧姆接触。
优选的，所述GaN漂移层与所述阳极的接触为肖特基接触。
优选的，所述阳极的材料为Ni/Au/Ni、Ni/Au、Pt/Au或Mo/Au；所述阴极的材料为Ti/Al、Ti/Al/Ni/Au或Ti/Al/Ti/Au。
(二)基于线性缓变掺杂漂移层的GaN肖特基二极管的制备方法，包括以下步骤：
步骤1，制备GaN衬底；
步骤2，以所述GaN衬底为基础，从下至上依次层叠淀积GaN缓冲层、GaN漂移层；其中，所述GaN漂移层为线性缓变掺杂GaN漂移层；
步骤3，在所述GaN漂移层的上表面制作掩模，在所述掩模内沉积阳极金属形成阳极；
步骤4，在所述GaN衬底的下表面制作掩模，在所述掩模内沉积阴极金属形成阴极，完成GaN肖特基二极管的制作。
优选的，步骤3具体为：采用电子束蒸发或者磁控溅射工艺在所述GaN漂移层上表面的所述掩模内沉积阳极金属，而后进行剥离处理形成所述阳极。
优选的，步骤4具体为：采用电子束蒸发或者磁控溅射工艺在所述GaN衬底下表面的所述掩模内沉积阴极金属，而后在氮气环境中快速热退火形成所述阴极。
与现有技术相比，本发明的有益效果为：
本发明的新型垂直二极管通过引入线性缓变掺杂漂移层，线性缓变掺杂漂移层掺杂类型确定为n型线性缓变掺杂，其掺杂从与阳极接触的顶部处的一较轻掺杂浓度到底部处的一较重掺杂浓度线性变化，在漂移层的顶部进行低浓度掺杂，能够有效抑制肖特基接触结上的峰值电场，从而提高击穿电压；在漂移层的底端进行高浓度的掺杂，使得器件达到保持较低导通电阻的前提下显著提升了击穿电压。
附图说明
下面结合附图和具体实施例对本发明做进一步详细说明。
图1为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的截面结构图；
图2为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备方法流程图；
图3a～图3e为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备过程示意图；
图4所示为传统GaN基垂直肖特基二极管和本发明的具有缓变掺杂漂移层的GaN垂直肖特基二极管的正向特性仿真结果对比图；
图5为传统GaN基垂直肖特基二极管和本发明的具有缓变掺杂漂移层的GaN垂直肖特基二极管的反向击穿特性仿真结果对比图。
以上图1、图图3a～图3e中：1 GaN衬底；2 GaN缓冲层；3 GaN漂移层；4阳极；5阴极。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域的技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。
实施例1
(一)参见图1，图1为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的截面结构图，本发明的具有线性缓变掺杂漂移层的GaN肖特基二极管，包括：从下至上依次层叠设置的阴极5、GaN衬底1、GaN缓冲层2、GaN漂移层3、阳极4；其中，GaN衬底1为高度掺杂的n型GaN衬底，位于所述GaN衬底1上的是高度掺杂的n型GaN缓冲层2；位于所述GaN缓冲层2上的是线性缓变掺杂的n型GaN漂移层3，掺杂原子为Si原子，其掺杂浓度与器件的导通电阻RON，以及击穿电压VBD的大小调制的需要有关。本实施例中，GaN漂移层3中Si原子的掺杂浓度的变化是从距离GaN衬底层1最远处的最低浓度到距离所述GaN衬底层1最近处的最高浓度线性变化。
在本实施例中，GaN衬底层1的n型掺杂浓度为2.0×1018cm-3，其厚度为300～400μm；GaN缓冲层2的n型掺杂浓度为2.0×1016cm-3～2.0×1018cm-3，其厚度为50～500nm。GaN漂移层3为线性缓变掺杂，浓度变化范围为从漂移层顶部低掺杂区浓度(≥1.0×1016Cm-3)至底部高掺杂区浓度(≤2.0×1018cm-3)线性变化，其厚度为2～30μm。处于GaN漂移层1上表面的阳极4材料为Ni/Au/Ni、Ni/Au、Pt/Au或Mo/Au，阳极4厚度与其使用的材料有关。阴极5的材料为Ti/Al、Ti/Al/Ni/Au或Ti/Al/Ti/Au，阴极5的厚度与其使用的材料有关。GaN衬底1与阴极5的接触面为欧姆接触，GaN漂移层3与阳极4的接触面为肖特基接触。其中，Ni为镊，Au为金，Pt为铂，Mo为钼，Ti为钛，Al为铝。
综上所述，本实施例中引入的材料结构为GaN衬底上同质外延GaN缓冲层和GaN漂移层来形成肖特基二极管，其中GaN漂移层的掺杂浓度呈线性变化，距离衬底越远的地方掺杂浓度越低，即肖特基接触界面附近的漂移层掺杂浓度是该区域中的最低浓度，这一结构的引进减少了净载流子浓度，使得金属阳极与GaN接触面处的峰值电场被抑制，从而增加肖特基二极管的击穿电压。同时，在缓冲层区域内接近衬底的一端，掺杂浓度越来越高，保证了器件导通路径内电流的大小，只要选择适当的漂移层掺杂浓度即可保证低的导通电阻。因此，在正向偏压下，与掺杂浓度恒定的单漂移层GaN肖特基二极管相比，线型缓变掺杂漂移层的GaN肖特基二极管并没有使其正向特性严重退化，然而在反向偏压下，明显提高了击穿电压，这些结果表明，线型缓变掺杂漂移层的GaN基肖特基二极管具有高的效率，更高的电压并且可以更好的作为高频功率开关应用。
实施例2
在实施例1的基础上，参考图2和图3a～图3e，图2为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备方法的流程图，图3a～图3e为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备过程示意图。
本实施例中的GaN衬底层1的n型掺杂浓度为2.0×10-8cm-3，其厚度为350μm；GaN缓冲层2的n型掺杂浓度为2.0×1018cm-3，厚度为50nm；GaN漂移层3的线性缓变掺杂浓度变化范围为从非故意掺杂(1.0×1016cm-3)至Si原子掺杂2.0×1018cm-3，其厚度为9μm；阳极4材料为Ni/Au(50nm/100nm)，阴极5的材料为Ti/A1/Ti/Au(20nm/50nm/20nm/100nm)。
上述具有线性缓变掺杂漂移层的GaN肖特基二极管的制备方法，包括以下步骤：
步骤1、制备GaN衬底1。
选取蓝宝石衬底，通过氢化物气相外延(HVPE)技术在其上生长GaN厚膜，并通过抛光剥离的方法去掉蓝宝石衬底，将GaN厚膜作为同质外延的GaN衬底1。
基于HVPE工艺生长GaN厚膜的具体操作如下：
首先基于MOCVD技术，在系统腔室压力40Torr，温度900℃的条件下，通入流量为40μmol/min的三甲基铝和流量为1500sccm的氨气作为Al源和N源，以流量为1000sccm的高纯氢气为载气在蓝宝石衬底上生长厚度为20nm的AlN(氮化铝)作为外延GaN的缓冲层。再保持系统腔室压力40Torr，温度900℃的条件下，以流量为100sccm的三甲基镓作为Ga源，以流量为1000sccm的氨气作为N源，以流量为800sccm的高纯氢气为载气，在AlN缓冲层上生长厚度为1500nm的GaN作为HPVE外延生长GaN厚膜的基片。
基于HVPE工艺，控制MOCVD生长的GaN基片温度为1000℃，Ga金属反应腔温度为800℃，氯化氢气体流量为20sccm，氨气气体流量为100sccm，在通入氮气作为载气的同时通入气体流量为15sccm的高纯二氯硅烷(SiH2C12)，控制衬底盘转速为12rpm，生长n型重掺杂的GaN厚膜。
HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)是一种利用氢化物为反应源以化学气相沉积反应为基础的晶体外延生长手段，也是最早用于GaN外延层生长的方法。HVPE外延生长GaN晶体通常采用高纯Ga金属，氯化氢和氨气作为原料，载气一般采用高纯N2和H2。生长时分为两个化学反应步骤，第一步是在Ga金属反应腔内，高温条件下(750℃～850℃)，Ga金属与氯化氢气体反应生成氯化镓；第二步是通过载气运输氯化镓气体和氨气，并采用高流速的氮气作为阻隔气体抑制石英喷嘴处的氯化镓和氨气预反应，促进氯化镓和氨气在衬底表面进行反应生成GaN晶体，衬底温度应控制在高温900℃～1200℃左右。生长n型重掺杂GaN晶体可采用硅烷气体作为Si源参与反应或者采用固体硅源与氯化氢反应引入Si原子对本征GaN进行掺杂。HVPE系统一般包括：炉体、反应器、气体配置系统和尾气处理系统等。
步骤2、以GaN衬底1为基础，从下至上依次层叠淀积GaN缓冲层2和GaN漂移层3。
参见图3a，对GaN衬底层1表面进行消除悬挂键预处理，将GaN衬底层1放入HF(氟化氢)酸溶液中浸泡30s，然后依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗2min，将清洗后的GaN衬底层1用氮气吹干。然后在GaN衬底层1的上表面生长GaN缓冲层2。
悬挂键是指晶体因晶格在表面处突然终止，在外表面的最外层的每个原子将有一个未配对的电子，即有一个未饱和的键；悬挂键会影响原子之间的成键结合，容易形成错位。
参见图3b，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为100sccm的三甲基镓作为Ga源、流量为1000sccm的氨气作为N源、流量为40nmol/min的硅烷(SiH4)作为Si源和流量为800sccm的氢气作为载气，最后生长n型重掺杂的GaN材料作为缓冲层2，具体地，GaN缓冲层2的n型掺杂浓度为2.0×1018cm-3，厚度为50nm。
MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相淀积)是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。MOCVD生长GaN或AlN材料时，需要在高温下以氢气或氮气为载气将氨气、三甲基镓或三甲基铝通入反应腔内，氨气和金属源在腔体内充分混合后向下输运到衬底表面，由于衬底一般具有较高的温度，金属源在高温作用下的分解产物与氨气进行反应生成GaN分子或AlN分子沉淀在衬底表面，通过调整金属源的比例和成分，还可以进行AlGaN，InAlN等材料的外延生长。若生长n型掺杂材料或p型掺杂材料则分别通过硅烷SiH4作为Si源和二茂镁Cp2Mg作为Mg源。参与反应MOCVD系统一般包括：源供给系统、气体输运和流量控制系统、反应室和加热系统、尾气处理系统、安全防护报警系统以及自动控制系统。
参见图3c，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为100sccm的三甲基镓作为Ga源、流量为1000sccm的氨气作为N源和流量为800sccm的氢气作为载气，在生长过程中，将流量为从40nmol/min～0nmol/min逐渐线性减小的硅烷(SiH4)作为Si源通入反应中，通过改变Si源浓度生长出n型线性缓变掺杂的GaN材料作为漂移层3，具体地，线性缓变掺杂浓度变化范围为从该层顶部的非故意掺杂(1.0×1016cm-3)至该层底部的Si原子掺杂2×1018cm-3，厚度为9μm。
步骤3、在GaN漂移层3的上表面制作掩模，在掩模内沉积阳极金属形成阳极4。
参见图3d，首先制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的镍和金靶材，沉积厚度分别为50nm/100nm的金属Ni/Au形成阳极，再在氮气氛围内，450℃的高温下进行5min退火。GaN漂移层3与阳极4的接触面为肖特基接触。
具体地，磁控溅射工艺是物理气相沉积的一种，通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束来提高等离子体密度以增加溅射率，即在低气压下进行高速溅射，多被用于制备金属、半导体和绝缘体等，具有设备简单、易于控制、镀膜面积大和附着力强等优点。
步骤4、在GaN衬底1的下表面制作掩模，在掩模内沉积阴极金属形成阴极5。
参见图3e，首先在GaN衬底1的下表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的金、钛、铝和钛靶材，在此掩模中沉积厚度分别为20nm/50nm/20nm/100nm的金属Ti/Al/Ti/Au形成阴极，再在氮气氛围，870℃的高温下进行35s退火。GaN衬底1与阴极5的接触面为欧姆接触。
实施例3
在实施例1的基础上，参见图2和图3a～图3e，图2为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备方法的流程图，图3a～图3e为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备过程示意图。
本实施例中的GaN衬底层1的n型掺杂浓度为2.0×1018cm-3，其厚度为350μm；GaN缓冲层2的n型掺杂浓度为2.0×1018cm-3，厚度为200nm；GaN漂移层3的线性缓变掺杂浓度变化范围为从非故意掺杂(1.0×1016cm-3)至Si原子掺杂2.0×1018cm-3，其厚度为15μm；阳极4材料为Pt/Au(30nm/120nm)，阴极5的材料为Ti/Al/Ni/Au(20nm/120nm/40nm/50nm)。
上述具有线性缓变掺杂漂移层的GaN肖特基二极管的制备方法，包括以下步骤：
步骤1、制备GaN衬底1。
选取蓝宝石衬底，通过氢化物气相外延(HVPE)技术在其上生长GaN厚膜，并通过抛光剥离的方法去掉蓝宝石衬底，将GaN厚膜作为同质外延的GaN衬底1。
基于HVPE工艺生长GaN厚膜的具体操作如下：
首先基于MOCVD技术，在系统腔室压力40Torr，温度900℃的条件下，通入流量为40μmol/min的三甲基铝和流量为1500sccm的氨气作为Al源和N源，以流量为1000sccm的高纯氢气为载气在蓝宝石衬底上生长厚度为20nm的AlN作为外延GaN的缓冲层。再保持系统腔室压力40Torr，温度900℃的条件下，以流量为100sccm的三甲基镓作为Ga源，以流量为1000sccm的氨气作为N源，以流量为800sccm的高纯氢气为载气，在AlN缓冲层上生长厚度为1500nm的GaN作为HPVE外延生长GaN厚膜的基片。
基于HVPE工艺，控制MOCVD生长的GaN基片温度为1000℃，Ga金属反应腔温度为800℃，氯化氢气体流量为20sccm，氨气气体流量为100sccm，在通入氮气作为载气的同时通入气体流量为15sccm的高纯二氯硅烷(SiH2Cl2)，控制衬底盘转速为12rpm，生长n型重掺杂的GaN厚膜。
HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)是一种利用氢化物为反应源以化学气相沉积反应为基础的晶体外延生长手段，也是最早用于GaN外延层生长的方法。HVPE外延生长GaN晶体通常采用高纯Ga金属，氯化氢和氨气作为原料，载气一般采用高纯N2和H2。生长时分为两个化学反应步骤，第一步是在Ga金属反应腔内，高温条件下(750℃～850℃)，Ga金属与氯化氢气体反应生成氯化镓；第二步是通过载气运输氯化镓气体和氨气，并采用高流速的氮气作为阻隔气体抑制石英喷嘴处的氯化镓和氨气预反应，促进氯化镓和氨气在衬底表面进行反应生成GaN晶体，衬底温度应控制在高温900℃～1200℃左右。生长n型重掺杂GaN晶体可采用硅烷气体作为Si源参与反应或者采用固体硅源与氯化氢反应引入Si原子对本征GaN进行掺杂。HVPE系统一般包括：炉体、反应器、气体配置系统和尾气处理系统等。
步骤2、以GaN衬底1为基础，从下至上依次层叠淀积GaN缓冲层2和GaN漂移层3。
参见图3a，对GaN衬底层1表面进行消除悬挂键预处理，将GaN衬底层1放入HF酸溶液中浸泡30s，然后依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗2min，将清洗后的GaN衬底层1用氮气吹干。然后在GaN衬底层1的上表面生长GaN缓冲层2。
悬挂键是指晶体因晶格在表面处突然终止，在外表面的最外层的每个原子将有一个未配对的电子，即有一个未饱和的键；悬挂键会影响原子之间的成键结合，容易形成错位。
参见图3b，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为100sccm的三甲基镓作为Ga源、流量为1000sccm的氨气作为N源、流量为40nmol/min的硅烷(SiH4)作为Si源和流量为800sccm的氢气作为载气，最后生长n型重掺杂的GaN材料作为缓冲层2，具体地，GaN缓冲层2的n型掺杂浓度为2.0×1018cm-3，厚度为200nm。
MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相淀积)是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。MOCVD生长GaN或AlN材料时，需要在高温下以氢气或氮气为载气将氨气、三甲基镓或三甲基铝通入反应腔内，氨气和金属源在腔体内充分混合后向下输运到衬底表面，由于衬底一般具有较高的温度，金属源在高温作用下的分解产物与氨气进行反应生成GaN分子或AlN分子沉淀在衬底表面，通过调整金属源的比例和成分，还可以进行AlGaN，InAlN等材料的外延生长。若生长n型掺杂材料或p型掺杂材料则分别通过硅烷SiH4作为Si源和二茂镁Cp2Mg作为Mg源。参与反应MOCVD系统一般包括：源供给系统、气体输运和流量控制系统、反应室和加热系统、尾气处理系统、安全防护报警系统以及自动控制系统。
参见图3c，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为100sccm的三甲基镓作为Ga源、流量为1000sccm的氨气作为N源和流量为800sccm的氢气作为载气，在生长过程中，将流量为从40nmol/min～0nmol/min逐渐线性减小的硅烷(SiH4)作为Si源通入反应中，通过改变Si源浓度生长出n型线性缓变掺杂的GaN材料作为漂移层3，具体地，线性缓变掺杂浓度变化范围为从该层顶部的非故意掺杂(1.0×1016cm-3)至该层底部的Si原子掺杂2×10-8cm-3，厚度为15μm。
步骤3、在GaN漂移层3的上表面制作掩模，在掩模内沉积阳极金属形成阳极4。
参见图3d，首先制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的铂和金靶材，沉积厚度分别为30nm/120nm的金属Pt/Au形成阳极，再在氮气氛围内，450摄氏度的高温下进行5min退火。GaN漂移层3与阳极4的接触面为肖特基接触。
具体地，磁控溅射工艺是物理气相沉积的一种，通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束来提高等离子体密度以增加溅射率，即在低气压下进行高速溅射，多被用于制备金属、半导体和绝缘体等，具有设备简单、易于控制、镀膜面积大和附着力强等优点。
步骤4、在GaN衬底1的下表面制作掩模，在掩模内沉积阴极金属形成阴极5。
参见图3e，首先在GaN衬底1的下表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的金、镍、铝和钛靶材，在此掩模中沉积厚度分别为20nm/120nm/40nm/50nm的金属Ti/A1/Ni/Au形成阴极，再在氮气氛围，870摄氏度的高温下进行35s退火。GaN衬底1与阴极5的接触面为欧姆接触。
实施例4
在实施例1的基础上，参见图2和图3a～图3e，图2为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备方法流程图，图3a～图3e为本发明实施例提供的一种具有线性缓变掺杂漂移层的GaN肖特基二极管的制备过程示意图。
本实施例中的GaN衬底层1的n型掺杂浓度为2.0×1018cm-3，其厚度为350μm；GaN缓冲层2的n型掺杂浓度为5.0×1016cm-3，厚度为500nm；GaN漂移层3的线性缓变掺杂浓度变化范围为从非故意掺杂(1.0×1016cm-3)至Si原子掺杂5×1016cm-3，其厚度为30μm；阳极4材料为Ni/Au(50nm/100nm)，阴极5的材料为Ti/A1/Ni/Au(20nm/120nm/40nm/50nm)。
上述具有线性缓变掺杂漂移层的GaN肖特基二极管的制备方法，包括：
步骤1、制备GaN衬底1。
选取蓝宝石衬底，通过氢化物气相外延(HVPE)技术在其上生长GaN厚膜，并通过抛光剥离的方法去掉蓝宝石衬底，将GaN厚膜作为同质外延的GaN衬底1。
基于HVPE工艺生长GaN厚膜的具体操作如下：
首先基于MOCVD技术，在系统腔室压力40Torr，温度900℃的条件下，通入流量为40μmol/min的三甲基铝和流量为1500sccm的氨气作为Al源和N源，以流量为1000sccm的高纯氢气为载气在蓝宝石衬底上生长厚度为20nm的AlN作为外延GaN的缓冲层。再保持系统腔室压力40Torr，温度900℃的条件下，以流量为100sccm的三甲基镓作为Ga源，以流量为1000sccm的氨气作为N源，以流量为800sccm的高纯氢气为载气，在AlN缓冲层上生长厚度为1500nm的GaN作为HPVE外延生长GaN厚膜的基片。
基于HVPE工艺，控制MOCVD生长的GaN基片温度为1000℃，Ga金属反应腔温度为800℃，氯化氢气体流量为20sccm，氨气气体流量为100sccm，在通入氮气作为载气的同时通入气体流量为15sccm的高纯二氯硅烷(SiH2Cl2)，控制衬底盘转速为12rpm，生长n型重掺杂的GaN厚膜。
HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)是一种利用氢化物为反应源以化学气相沉积反应为基础的晶体外延生长手段，也是最早用于GaN外延层生长的方法。HVPE外延生长GaN晶体通常采用高纯Ga金属，氯化氢和氨气作为原料，载气一般采用高纯N2和H2。生长时分为两个化学反应步骤，第一步是在Ga金属反应腔内，高温条件下(750℃～850℃)，Ga金属与氯化氢气体反应生成氯化镓；第二步是通过载气运输氯化镓气体和氨气，并采用高流速的氮气作为阻隔气体抑制石英喷嘴处的氯化镓和氨气预反应，促进氯化镓和氨气在衬底表面进行反应生成GaN晶体，衬底温度应控制在高温900℃～1200℃左右。生长n型重掺杂GaN晶体可采用硅烷气体作为Si源参与反应或者采用固体硅源与氯化氢反应引入Si原子对本征GaN进行掺杂。HVPE系统一般包括：炉体、反应器、气体配置系统和尾气处理系统等。
步骤2、以GaN衬底1为基础，从下至上依次层叠淀积GaN缓冲层2和GaN漂移层3。
参见图3a，对GaN衬底层1表面进行消除悬挂键预处理，将GaN衬底层1放入HF酸溶液中浸泡30s，然后依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗2min，将清洗后的GaN衬底层1用氮气吹干。然后在GaN衬底层1的上表面生长GaN缓冲层2。
悬挂键是指晶体因晶格在表面处突然终止，在外表面的最外层的每个原子将有一个未配对的电子，即有一个未饱和的键；悬挂键会影响原子之间的成键结合，容易形成错位。
参见图3b，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为100sccm的三甲基镓作为Ga源、流量为1000sccm的氨气作为N源、流量为15nmol/min的硅烷(SiH4)作为Si源和流量为800sccm的氢气作为载气，最后生长n型重掺杂的GaN材料作为缓冲层2，具体地，GaN缓冲层2的n型掺杂浓度为5.0×1016cm-3，厚度为500nm。
MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相淀积)是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。MOCVD生长GaN或AlN材料时，需要在高温下以氢气或氮气为载气将氨气、三甲基镓或三甲基铝通入反应腔内，氨气和金属源在腔体内充分混合后向下输运到衬底表面，由于衬底一般具有较高的温度，金属源在高温作用下的分解产物与氨气进行反应生成GaN分子或AlN分子沉淀在衬底表面，通过调整金属源的比例和成分，还可以进行AlGaN，InAlN等材料的外延生长。若生长n型掺杂材料或p型掺杂材料则分别通过硅烷SiH4作为Si源和二茂镁Cp2Mg作为Mg源。参与反应MOCVD系统一般包括：源供给系统、气体输运和流量控制系统、反应室和加热系统、尾气处理系统、安全防护报警系统以及自动控制系统。
参见图3c，基于MOCVD工艺，控制温度为1000℃，系统腔室的压力为10Torr，在MOCVD系统反应室中同时通入流量为100sccm的三甲基镓作为Ga源、流量为1000sccm的氨气作为N源和流量为800sccm的氢气作为载气，在生长过程中，将流量为从15nmol/min～0nmol/min逐渐线性减小的硅烷(SiH4)作为Si源通入反应中，通过改变Si源浓度生长出n型线性缓变掺杂的GaN材料作为漂移层3，具体地，线性缓变掺杂浓度变化范围为从该层顶部的非故意掺杂(1.0×1016cm-3)至该层底部的Si原子掺杂5.0×1016cm-3，厚度为30μm。
步骤3、在GaN漂移层3的上表面制作掩模，在掩模内沉积阳极金属形成阳极4。
参见图3d，首先制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的镍和金靶材，沉积厚度分别为50nm/100nm的金属Pt/Au形成阳极，再在氮气氛围内，450℃的高温下进行5min退火。GaN漂移层3与阳极4的接触面为肖特基接触。
具体地，磁控溅射工艺是物理气相沉积的一种，通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束来提高等离子体密度以增加溅射率，即在低气压下进行高速溅射，多被用于制备金属、半导体和绝缘体等，具有设备简单、易于控制、镀膜面积大和附着力强等优点。
步骤4、在GaN衬底1的下表面制作掩模，在掩模内沉积阴极金属形成阴极5。
参见图3e，首先在GaN衬底1的下表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的金、镍、铝和钛靶材，在此掩模中沉积厚度分别为20nm/120nm/40nm/50nm的金属Ti/Al/Ni/Au形成阴极，再在氮气氛围，870℃的高温下进行35s退火。GaN衬底1与阴极5的接触面为欧姆接触。
本发明的特点可以通过仿真数据得以呈现和说明。
仿真1
如图4所示为传统GaN基垂直肖特基二极管和本发明所述具有缓变掺杂漂移层的GaN垂直肖特基二极管的正向特性仿真结果，其中传统器件的漂移层浓度为2.0×1016cm-3，本发明器件的漂移层浓度从低掺杂区的1×1016cm-3线性变化到高掺杂区的4×1016cm-3。
由图4可得在正向导通情况下，本发明器件的正向导通曲线斜率略小于传统器件的导通曲线斜率，证明本发明器件导通电阻略有退化，能够保证较高的开态电流。具体得，导通电阻从常规器件的0.56mΩ·cm2变化到本发明器件的0.62mΩ·cm2。
仿真2
如图5所示为传统GaN基垂直肖特基二极管和本发明所述具有缓变漂移层的新型GaN基垂直肖特基二极管的反向击穿特性仿真结果，其中传统器件的漂移层浓度为2.0×1016cm-3，本发明器件的漂移层浓度从低掺杂区的1×1016cm-3变化到高掺杂区的4×1016cm-3。
当垂直型肖特基二极管器件发生击穿时，阴极电流迅速增加，由图5可知，定义器件击穿电压为漏电流密度为1A/cm2时的电压值，传统器件的击穿电压大约为150V，本发明器件的击穿电压大约为230V，提高53.3％。
虽然，本说明书中已经用一般性说明及具体实施方案对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (10)

1.基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，包括：从下至上依次层叠设置的阴极(5)、GaN衬底(1)、GaN缓冲层(2)、GaN漂移层(3)和阳极(4)；其中，所述GaN漂移层(3)为线性缓变掺杂GaN漂移层。
2.根据权利要求1所述的基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，所述线性缓变掺杂GaN漂移层中为Si原子掺杂，其掺杂浓度变化是从距离所述GaN衬底(1)层最远处的最低浓度C1到距离所述GaN衬底(1)层最近处的最高浓度C2线性变化。
3.根据权利要求2所述的基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，所述最低浓度C1≥1.0×1016cm-3；所述最高浓度C2≤2×1018cm-3。
4.根据权利要求1所述的基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，所述GaN漂移层(3)的厚度为2～30μm。
5.根据权利要求1所述的基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，所述GaN衬底(1)为重掺杂的n型GaN衬底；所述GaN缓冲层(2)为重掺杂的n型GaN缓冲层。
6.根据权利要求5所述的基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，所述GaN衬底(1)的掺杂浓度为2.0×1018cm-3；所述GaN缓冲层(2)的掺杂浓度为2.0×1016cm-3～2.0×1018cm-3。
7.根据权利要求1所述的基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，所述GaN衬底(1)的厚度为300～400μm；所述GaN缓冲层(2)的厚度为50～500nm。
8.根据权利要求1所述的基于线性缓变掺杂漂移层的GaN肖特基二极管，其特征在于，所述GaN衬底(1)与所述阴极(5)的接触为欧姆接触；所述GaN漂移层(3)与所述阳极(4)的接触为肖特基接触。
9.基于线性缓变掺杂漂移层的GaN肖特基二极管的制备方法，其特征在于，包括以下步骤：
步骤1，制备GaN衬底(1)；
步骤2，以所述GaN衬底(1)为基础，从下至上依次层叠淀积GaN缓冲层(2)、GaN漂移层(3)；其中，所述GaN漂移层(3)为线性缓变掺杂GaN漂移层；
步骤3，在所述GaN漂移层(3)的上表面制作掩模，在所述掩模内沉积阳极金属形成阳极(4)；
步骤4，在所述GaN衬底(1)的下表面制作掩模，在所述掩模内沉积阴极金属形成阴极(5)，完成GaN肖特基二极管的制作。
10.根据权利要求9所述的基于线性缓变掺杂漂移层的GaN肖特基二极管的制备方法，其特征在于，
步骤3具体为：采用电子束蒸发或者磁控溅射工艺在所述GaN漂移层(3)上表面的所述掩模内沉积阳极金属，而后进行剥离处理形成所述阳极(4)；
步骤4具体为：采用电子束蒸发或者磁控溅射工艺在所述GaN衬底(1)下表面的所述掩模内沉积阴极金属，而后在氮气环境中快速热退火形成所述阴极(5)。
CN202110863565.2A 2021-07-29 2021-07-29 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法 Withdrawn CN113675260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110863565.2A CN113675260A (zh) 2021-07-29 2021-07-29 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110863565.2A CN113675260A (zh) 2021-07-29 2021-07-29 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN113675260A true CN113675260A (zh) 2021-11-19

Family

ID=78540722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110863565.2A Withdrawn CN113675260A (zh) 2021-07-29 2021-07-29 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN113675260A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230779A (zh) * 2023-04-11 2023-06-06 深圳大学 一种氮面式GaN二极管及其制备工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149985A (ja) * 2005-11-28 2007-06-14 Sumitomo Electric Ind Ltd 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
US20180019335A1 (en) * 2016-07-15 2018-01-18 Global Power Technologies Group, Inc. Graded and stepped epitaxy for constructing power circuits and devices
CN109075212A (zh) * 2016-03-31 2018-12-21 赛奥科思有限公司 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
CN111063724A (zh) * 2019-12-10 2020-04-24 西安电子科技大学 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149985A (ja) * 2005-11-28 2007-06-14 Sumitomo Electric Ind Ltd 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
CN109075212A (zh) * 2016-03-31 2018-12-21 赛奥科思有限公司 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
US20180019335A1 (en) * 2016-07-15 2018-01-18 Global Power Technologies Group, Inc. Graded and stepped epitaxy for constructing power circuits and devices
CN111063724A (zh) * 2019-12-10 2020-04-24 西安电子科技大学 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230779A (zh) * 2023-04-11 2023-06-06 深圳大学 一种氮面式GaN二极管及其制备工艺
CN116230779B (zh) * 2023-04-11 2024-06-11 深圳大学 一种氮面式GaN二极管及其制备工艺

Similar Documents

Publication Publication Date Title
TWI417414B (zh) 半導體磊晶結晶基板的製造方法
CN108400159B (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN112133761B (zh) 一种基于GaN的横向结势垒肖特基二极管及其制备方法
CN108886063B (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
CN103066103A (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
CN112309832A (zh) 可转移氧化镓单晶薄膜的制备方法
WO2013019521A1 (en) Method and system for doping control in gallium nitride based devices
CN111005068A (zh) 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
CN111180527A (zh) 一种GaN基PN二极管及其制备方法
CN113675260A (zh) 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN110707157B (zh) 基于P+型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN114717657B (zh) 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法
CN111146318A (zh) 一种基于MoS2的薄层紫外发光二极管及其制作方法
CN113488375B (zh) 一种抑制外延边缘Crown缺陷的方法
CN114597266A (zh) 具有混合p型材料欧姆阴极的横向肖特基势垒二极管
CN114613847A (zh) 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
CN110718591B (zh) 基于凹槽型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
CN110739207A (zh) 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN114497185B (zh) 一种碳掺杂绝缘层的制备方法、hemt器件及其制备方法
CN112133762A (zh) 一种基于ScAlN势垒层的肖特基二极管及其制备方法
CN115020481A (zh) 一种氮化物外延层及其制备方法与功率射频器件
CN117497562A (zh) 一种带有阶梯势垒层的硅基GaN外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211119

WW01 Invention patent application withdrawn after publication