CN112133761B - 一种基于GaN的横向结势垒肖特基二极管及其制备方法 - Google Patents

一种基于GaN的横向结势垒肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN112133761B
CN112133761B CN202010887566.6A CN202010887566A CN112133761B CN 112133761 B CN112133761 B CN 112133761B CN 202010887566 A CN202010887566 A CN 202010887566A CN 112133761 B CN112133761 B CN 112133761B
Authority
CN
China
Prior art keywords
layer
barrier
barrier layer
region
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010887566.6A
Other languages
English (en)
Other versions
CN112133761A (zh
Inventor
赵胜雷
朱丹
张进成
张春福
王中旭
张苇杭
吴银河
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010887566.6A priority Critical patent/CN112133761B/zh
Publication of CN112133761A publication Critical patent/CN112133761A/zh
Application granted granted Critical
Publication of CN112133761B publication Critical patent/CN112133761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种基于GaN横向结势垒肖特基二极管及其制备方法，此势垒肖特基二极管包括：从下至上依次层叠设置的衬底层、成核层、缓冲层、插入层、势垒层和钝化层；P注入区，设置于缓冲层、插入层和势垒层内，位于缓冲层、插入层和势垒层的一端，P注入区包括若干P区和若干N区，且两个相邻所述P区之间未进行P注入的区域由于存在二维电子气即为N区；阳电极，位于P注入区的上表面；阴电极，位于势垒层的上表面，且位于势垒层远离阳电极的一端。本势垒肖特基二极管及其制备方法，通过P注入区与二维电子气形成梳状的横向PN结，有效屏蔽低势垒高度的肖特基结，可以抑制肖特基势垒降低效应及控制反向漏电流，提高击穿电压，同时保持较低的开启电压。

Description

一种基于GaN的横向结势垒肖特基二极管及其制备方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于GaN的横向结势垒肖特基二极管及其制备方法。
背景技术
Baliga于1984年提出了基于Si的JBS二极管结构，JBS二极管包含n-漂移区中注入的P阱，这些P阱位于肖特基接触下方，构成互联的网络。在反偏条件下，这些P阱与n-漂移区形成的PN结将夹断P阱之间的漏电流，抑制反向漏电，有效屏蔽低势垒高度的肖特基结；在正偏条件下，这些P阱不参与导通，因为肖特基金属与注入的P区并没有形成欧姆接触，从而正向导通压降由肖特基势垒决定。近年来，肖特基势垒二极管(SBD，Schottky BarrierDiode)的低导通压降和极短的反向恢复时间对电路系统效率的提高引起了人们的高度重视并广泛应用。但传统的肖特基二极管反向阻断电压一般低于200V，远没有达到理论值，应用效率较低；反向漏电流较大，通常比PN结二极管大2～3个量级，且对温度敏感。
结势垒肖特基二极管(JBS，Junction Barrier Schottky)作为一种增强型肖特基二极管成为研究的热点，尤其在SiC领域已有诸多研究成果。结势垒肖特基二极管的突出优点是拥有肖特基势垒二极管的通态和快速开关特性，还有PIN二极管的关态和低泄漏电流特性。GaN凭借其更大的禁带宽度、更高的临界击穿电场和较高的电子饱和漂移速度，以及化学性能稳定、耐高温和抗辐射等优异的物理和化学性质，在制备高性能功率器件方面脱颖而出，应用潜力巨大。基于GaN的垂直结势垒肖特基二极管已有报道研究，但相较于SiC的异质结，GaN的优势无法在垂直结构中体现，且GaN材料的位错问题使其垂直结构漏电较大，不能完全发挥结势垒肖特基二极管的结构优势，且GaN垂直结构相较于横向结构的工艺难度较大。在高压开关应用领域中，获得较小反向漏电流、较大反向耐压、较小正向导通压降和工艺简单的GaN二极管仍是现有技术的一个难题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于GaN横向结势垒肖特基二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个实施例提供了一种基于GaN横向结势垒肖特基二极管，包括：从下至上依次层叠设置的衬底层、成核层、缓冲层、插入层、势垒层和钝化层；
P注入区，设置于所述缓冲层、所述插入层和所述势垒层内，位于所述缓冲层、所述插入层和所述势垒层的一端，所述P注入区包括若干P区和若干N区，且每个所述N区设置于两个相邻所述P区之间；
阳电极，位于所述P注入区的上表面；
阴电极，位于所述势垒层的上表面且位于所述势垒层远离所述阳电极的一端。
在本发明的一个实施例中，所述P注入区在所述缓冲层内的深度大于所述缓冲层内的预设厚度，所述预设厚度为形成2DEG的所述缓冲层的厚度。
在本发明的一个实施例中，所述P注入区的长度大于或者等于所述阳电极的长度。
在本发明的一个实施例中，所述势垒层与所述阴电极的接触面为欧姆接触。
在本发明的一个实施例中，所述势垒层与所述阳电极的接触面为肖特基接触。
本发明的一个实施例提供了基于GaN横向结势垒肖特基二极管的制备方法，用于制备权利要求1至5任一项所述的基于GaN横向结势垒肖特基二极管，包括：
选取衬底层；
以所述衬底层为基础，从下至上依次层叠淀积成核层、缓冲层、插入层和势垒层；
在所述势垒层上表面的一端进行光刻形成P注入区，在所述P注入区的P区注入Mg离子，所述P注入区的深度大于所述插入层和所述势垒层的厚度之和，且小于所述缓冲层、所述插入层和所述势垒层的厚度之和；
在所述P注入区的上表面制作掩模，在所述掩模内沉积阳极金属形成阳电极；
在所述势垒层远离所述阳电极一端的上表面制作掩模，在所述掩模内沉积阴极金属形成阴电极；
在所述阳电极、所述P注入区、所述势垒层和所述阴电极的上表面沉积钝化层；
对所述阴电极上的所述钝化层进行光刻和刻蚀形成阴极接触孔，对所述阳电极上的所述钝化层进行光刻和刻蚀形成阳极接触孔。
在本发明的一个实施例中，通过在所述掩模内沉积阳极金属形成阳电极，包括：采用磁控溅射工艺在所述P注入区上表面的所述掩模内沉积阳极金属形成所述阳电极。
在本发明的一个实施例中，通过在所述掩模内沉积阴极金属形成阴电极，包括：采用磁控溅射工艺在所述势垒层上表面的所述掩模内沉积阴极金属形成所述阴电极。
与现有技术相比，本发明的有益效果：
本发明涉及一种基于GaN横向结势垒肖特基二极管及其制备方法，通过P注入区与二维电子气形成梳状的横向PN结，在反偏时PN结耗尽区展宽以致夹断电流通道，有效屏蔽低势垒高度的肖特基结，可以抑制肖特基势垒降低效应及控制反向漏电流，提高击穿电压，同时保持较低的开启电压。
附图说明
图1为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的截面结构图；
图2为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备方法流程图；
图3a～图3j为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备过程示意图；
图4为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的俯视图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
需要说明的是，本实施例中提到的“上”“下”“左”“右”为该肖特基二极管结构处于图示状态时的位置关系，“长”为该肖特基二极管处于图示状态时的横向尺寸，“深”为该肖特基二极管处于图示状态时的纵向尺寸。
实施例一
请参见图1和图4，图1为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的截面结构图，图4为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的俯视图。一种基于GaN横向结势垒肖特基二极管，包括：从下至上依次层叠设置的衬底层1、成核层2、缓冲层3、插入层4、势垒层5和钝化层9；
P注入区6，设置于缓冲层3、插入层4和势垒层5内，位于缓冲层3、插入层4和势垒层5的一端，所述P注入区6包括若干P区和若干N区，且每个所述N区设置于两个相邻所述P区之间；
阳电极8，位于P注入区6的上表面；
阴电极7，位于势垒层5的上表面，且位于势垒层5远离阳电极8的一端。
在本实施例中，衬底层1的材料为蓝宝石、Si、SiC或GaN；成核层2的材料为AlN或GaN，其厚度为30～90nm；缓冲层3的材料为GaN，其厚度为0.5～5μm；插入层4的材料为AlN或AlGaN，其厚度为0.5～2nm；势垒层5的材料为AlGaN，其厚度为5～25nm；钝化层9的材料为SiN/SiO2或SiN/HfO2，其最优厚度为30nm；P注入区6为梳状结构，由注入离子的P区和未注入离子的N区间隔设置，P注入区6中注入Mg离子的区域为P区，P注入区6中未注入离子的区域存在2DEG(二维电子气)，为N区，P区的个数大于等于3个，P注入区6在插入层中的深度为5～10nm；阳电极8的材料为Ni/Au/Ni、Ni/Au、W/Au或Mo/Au，阳电极8的厚度与其使用的材料有关；阴电极7的材料为Ti/Al、Ti/Al/Ni/Au或Ti/Al/Mo/Au，阴电极7的厚度与其使用的材料有关。
进一步地，P注入区6的下表面在缓冲层3内的深度大于缓冲层3的2DEG位置，P注入区6的长度L大于或者等于阳电极8的长度，势垒层5与阴电极7的接触面为欧姆接触，势垒层5与阳电极8的接触面为肖特基接触。
综上所述，本实施例中的P注入区6与2DEG(二维电子气，Two-dimensionalElectron Gas)形成梳状的PN结，在反偏时PN结耗尽区展宽以致夹断电流通道，有效屏蔽低势垒高度的肖特基结，可以抑制肖特基势垒降低效应及控制反向漏电流，提高击穿电压，同时保持较低的开启电压。
实施例二
在实施例一的基础上，请参见图2和图3a～图3j，图2为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备方法流程图，图3a～图3j为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备过程示意图。
本实施例中的衬底层1的材料为蓝宝石，成核层的材料为AlN，插入层4的材料为AlN，钝化层9的材料为SiN/SiO2。
一种基于GaN横向结势垒肖特基二极管的制备方法，包括：
步骤1、选取衬底层1。
选取蓝宝石材料的衬底层1。
步骤2、以衬底层1为基础，从下至上依次层叠淀积成核层2、缓冲层3、插入层4和势垒层5。
请再参见图3a，对衬底层1表面进行消除悬挂键预处理，将蓝宝石材料的衬底层1放入HF酸溶液中浸泡30s，然后依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗2min，将清洗后的衬底层1用氮气吹干。然后在衬底层1的上表面生长成核层2。
请再参见图3b，基于MOCVD工艺，将预处理后的衬底层1放入金属有机物化学气相淀积MOCVD系统中，在此系统腔室的压力为40Torr，温度为900℃的条件下，向系统反应室同时通入流量为40μmol/min的Al源、流量为1000sccm的氢气和流量为1500sccm的氨气，最后生长AlN材料的成核层2，优选地，成核层2的厚度为30nm。
具体地，MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相淀积)是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。主要以III族、II族元素的有机化合物和V族、VI族元素的氢化物等作为晶体生长源材料，以热分解反应的方式在衬底层1上进行气相外延，生长各种III-V族、II-VI族化合物半导体以及它们的多元固溶体的薄层单晶材料。MOCVD系统一般包括：源供给系统、气体输运和流量控制系统、反应室和加热系统、尾气处理系统、安全防护报警系统以及自动控制系统。
请再参见图3c，基于MOCVD工艺，在MOCVD系统反应室中同时通入流量为40μmol/min的Ga源、流量为1000sccm的氢气和流量为1500sccm的氨气，最后生长GaN材料的缓冲层3，优选地，缓冲层3的厚度为0.5μm，同时，缓冲层3可作为肖特基二极管的工作区。
请再参见图3d，基于MOCVD工艺，在MOCVD系统反应室中同时通入流量为40μmol/min的Al源、流量为1000sccm的氢气和流量为1500sccm的氨气，生长AlN材料的插入层4，优选地，插入层4的厚度为0.5nm。
请再参见图3e，基于MBE工艺，将现在已制成的二极管外延片放入除气腔室中，除气腔室属于MBE设备的预处理和表面分析室，将除气腔室中的温度控制在420℃～480℃范围内，并对二极管外延片进行表面除气处理30min以上，关闭Al源，调试氮气流量稳定在0.7sccm，保持腔内系统稳定。将除气腔室中的温度升高到520℃，调试等离子发生器功率达到375W后打开Al源挡板，通入流量为6.2×10-8Torr的Al源，生长AlGaN材料的势垒层5，优选地，势垒层5的厚度为5nm。MBE设备的型号例如可以为Pioneer 120Advanced PLD System。
具体地，MBE(Molecular Beam Epitaxy，分子束外延技术)，是在超高真空的条件下，把各个组分和掺杂原子(分子)按一定比例构成的晶体以一定的热运动速度喷射到衬底层表面来进行晶体外延生长的技术。MBE设备一般由进样室、预处理和表面分析室以及外延生长室三部分串连构成。超高真空指真空压力不低于1.33×10-8Pa。
步骤3、在势垒层5上表面的一端进行光刻形成P注入区6，在P注入区6的P区注入Mg离子，P注入区6的深度大于插入层4和势垒层5的厚度之和，且小于缓冲层3、插入层4和势垒层5的厚度之和。
请再参见图3f，利用MA6光刻机在势垒层5上表面的一端进行梳状结构光刻形成P注入区6，P注入区6包括P区和N区，通过离子注入机向P区注入Mg离子，N区存在2DEG(二维电子气)，不注入离子。离子注入机的型号例如可以为MT3-R2。
步骤4、在P注入区6的上表面制作掩模，在掩模内沉积阳极金属形成阳电极8。
请再参见图3g，首先在P注入区6上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的镍和金靶材，在此掩模中沉积厚度分别为45nm/200nm/200nm的金属Ni/Au/Ni形成阳电极，阳电极的长度小于P注入区6的长度L，再在830摄氏度的高温下进行30s退火。势垒层5与阳电极8的接触面为肖特基接触。
具体地，磁控溅射工艺是物理气相沉积的一种，通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束来提高等离子体密度以增加溅射率，即在低气压下进行高速溅射，多被用于制备金属、半导体和绝缘体等，具有设备简单、易于控制、镀膜面积大和附着力强等优点。
步骤5、在势垒层5远离阳电极8一端的上表面制作掩模，在掩模内沉积阴极金属形成阴电极7。
请再参见图3h，首先在势垒层5远离阳电极8一端的上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的铝和钛靶材，在此掩模中沉积厚度分别为30nm/100nm的金属Ti/Al形成阴电极，再在830摄氏度的高温下进行30s退火。势垒层5与阴电极7的接触面为欧姆接触。
步骤6、在阳电极8、P注入区6、势垒层5和阴电极7的上表面沉积钝化层9。
请再参见图3i，将现在已制成的二极管外延片清洗烘干后放入等离子体化学气相淀积反应室内，在400℃高温下，分别淀积厚度为15nm的SiN和厚度为15nm的SiO2的钝化层9。
步骤7、对阴电极7上的钝化层9进行光刻和刻蚀形成阴极接触孔，对阳电极8上的钝化层9进行光刻和刻蚀形成阳极接触孔。
请再参见图3j，在阴电极7和阳电极8上的钝化层9进行光刻和刻蚀分别形成阴极接触孔和阳极接触孔。
实施例三
在实施例一的基础上，请参见图2和图3a～图3j，图2为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备方法流程图，图3a～图3j为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备过程示意图。
本实施例中的衬底层1的材料为碳化硅，插入层4的材料为AlN，钝化层9的材料为SiN/HfO2。
一种基于GaN横向结势垒肖特基二极管的制备方法，包括：
步骤1、选取衬底层1。
选取碳化硅材料的衬底层1。
步骤2、以衬底层1为基础，从下至上依次层叠淀积成核层2、缓冲层3、插入层4和势垒层5。
请再参见图3a，对衬底层1表面进行消除悬挂键预处理，将碳化硅材料的衬底层1放入HF酸溶液中浸泡30s，然后依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗2min，将清洗后的衬底层1用氮气吹干。然后在衬底层1的上表面生长成核层2。
请再参见图3b，基于MOCVD工艺，将预处理后的衬底层1放入金属有机物化学气相淀积MOCVD系统中，在此系统腔室的压力为70Torr，温度为900℃的条件下，向系统反应室同时通入流量为70μmol/min的Al源、流量为1600sccm的氢气和流量为2000sccm的氨气，最后生长AlN材料的成核层2，优选地，成核层2的厚度为30nm。
具体地，MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相淀积)是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。主要以III族、II族元素的有机化合物和V族、VI族元素的氢化物等作为晶体生长源材料，以热分解反应的方式在衬底层1上进行气相外延，生长各种III-V族、II-VI族化合物半导体以及它们的多元固溶体的薄层单晶材料。MOCVD系统一般包括：源供给系统、气体输运和流量控制系统、反应室和加热系统、尾气处理系统、安全防护报警系统以及自动控制系统。
请再参见图3c，基于MOCVD工艺，在MOCVD系统反应室中同时通入流量为60μmol/min的Ga源、流量为1600sccm的氢气和流量为2000sccm的氨气，最后生长GaN材料的缓冲层3，优选地，缓冲层3的厚度为3μm，同时，缓冲层3可作为肖特基二极管的工作区。
请再参见图3d，基于MOCVD工艺，在MOCVD系统反应室中同时通入流量为70μmol/min的Al源、流量为1600sccm的氢气和流量为2000sccm的氨气，生长AlN材料的插入层4，优选地，插入层4的厚度为1nm。
请再参见图3e，基于MBE工艺，将现在已制成的二极管外延片放入除气腔室中，除气腔室属于MBE设备的预处理和表面分析室，将除气腔室中的温度控制在420℃～480℃范围内，并对二极管外延片进行表面除气处理30min以上，关闭Al源，调试氮气流量稳定在0.8sccm，保持腔内系统稳定。将除气腔室中的温度升高到620℃，调试等离子发生器功率达到400W后打开Al源挡板，通入流量为6.4×10-8Torr的Al源，生长AlGaN材料的势垒层5，优选地，势垒层5的厚度为15nm。MBE设备的型号例如可以为Pioneer 120Advanced PLD System。
具体地，MBE(Molecular Beam Epitaxy，分子束外延技术)，是在超高真空的条件下，把各个组分和掺杂原子(分子)按一定比例构成的晶体以一定的热运动速度喷射到衬底层表面来进行晶体外延生长的技术。MBE设备一般由进样室、预处理和表面分析室以及外延生长室三部分串连构成。超高真空指真空压力不低于1.33×10-8Pa。
步骤3、在势垒层5上表面的一端进行光刻形成P注入区6，在P注入区6的P区注入Mg离子，P注入区6的深度大于插入层4和势垒层5的厚度之和，且小于缓冲层3、插入层4和势垒层5的厚度之和。
请再参见图3f，利用MA6光刻机在势垒层5上表面的一端进行梳状结构光刻形成P注入区6，P注入区6包括P区和N区，通过离子注入机向P区注入Mg离子，N区存在2DEG(二维电子气)，不注入离子。离子注入机的型号例如可以为MT3-R2。
步骤4、在P注入区6的上表面制作掩模，在掩模内沉积阳极金属形成阳电极8。
请再参见图3g，首先在P注入区6的上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为9.0×10-2Pa，利用纯度均为99.999％的镍和金靶材，在此掩模中沉积厚度分别为20nm/380nm的金属Ni/Au形成阳电极，阳电极的长度小于P注入区6的长度L，再在830摄氏度的高温下进行30s退火。势垒层5与阳电极8的接触面为肖特基接触。
具体地，磁控溅射工艺是物理气相沉积的一种，通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束来提高等离子体密度以增加溅射率，即在低气压下进行高速溅射，多被用于制备金属、半导体和绝缘体等，具有设备简单、易于控制、镀膜面积大和附着力强等优点。
步骤5、在势垒层5远离阳电极8一端的上表面制作掩模，在掩模内沉积阴极金属形成阴电极7。
请再参见图3h，首先，在势垒层5远离阳电极8一端的上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为9.0×10-2Pa，利用纯度均为99.999％的铝和钛靶材，在此掩模中沉积厚度分别为30nm/100nm/30nm/100nm的金属Ti/Al/Ni/Au形成阴电极，再在830摄氏度的高温下进行30s退火。势垒层5与阴电极7的接触面为欧姆接触。
步骤6、在阳电极8、P注入区6、势垒层5和阴电极7的上表面沉积钝化层9。
请再参见图3i，将现在已制成的二极管外延片清洗烘干后放入等离子体化学气相淀积反应室内，在400℃高温下，淀积厚度均为15nm的SiN和HfO2的钝化层9。
步骤7、对阴电极7上的钝化层9进行光刻和刻蚀形成阴极接触孔，对阳电极8上的钝化层9进行光刻和刻蚀形成阳极接触孔。
请再参见图3j，在阴电极7和阳电极8上的钝化层9进行光刻和刻蚀分别形成阴极接触孔和阳极接触孔。
实施例四
在实施例一的基础上，请参见图2和图3a～图3j，图2为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备方法流程图，图3a～图3j为本发明实施例提供的一种基于GaN横向结势垒肖特基二极管的制备过程示意图。
本实施例中的衬底层1的材料为氮化镓，插入层4的材料为AlGaN，钝化层9的材料为SiN/SiO2。
一种基于GaN横向结势垒肖特基二极管的制备方法，包括：
步骤1、选取衬底层1。
选取氮化镓材料的衬底层1。
步骤2、以衬底层1为基础，从下至上依次层叠淀积成核层2、缓冲层3、插入层4和势垒层5。
请再参见图3a，对衬底层1表面进行消除悬挂键预处理，将氮化镓材料的衬底层1放入HF酸溶液中浸泡30s，然后依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗2min，将清洗后的衬底层1用氮气吹干。然后在衬底层1的上表面生长成核层2。
请再参见图3b，基于MOCVD工艺，将预处理后的衬底层1放入金属有机物化学气相淀积MOCVD系统中，在此系统腔室的压力为100Torr，温度为900℃的条件下，向系统反应室同时通入流量为100μmol/min的Al源、流量为2000sccm的氢气和流量为3000sccm的氨气，最后生长AlN材料的成核层2，优选地，成核层2的厚度为90nm。
具体地，MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相淀积)是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。主要以III族、II族元素的有机化合物和V族、VI族元素的氢化物等作为晶体生长源材料，以热分解反应的方式在衬底层1上进行气相外延，生长各种III-V族、II-VI族化合物半导体以及它们的多元固溶体的薄层单晶材料。MOCVD系统一般包括：源供给系统、气体输运和流量控制系统、反应室和加热系统、尾气处理系统、安全防护报警系统以及自动控制系统。
请再参见图3c，基于MOCVD工艺，在MOCVD系统反应室中同时通入流量为100μmol/min的Ga源、流量为2000sccm的氢气和流量为6000sccm的氨气，最后生长GaN材料的缓冲层3，优选地，缓冲层3的厚度为5μm，同时，缓冲层3可作为肖特基二极管的工作区。
请再参见图3d，基于MOCVD工艺，在MOCVD系统反应室中同时通入流量为100μmol/min的Ga源、流量为100μmol/min的Al源、流量为2000sccm的氢气和流量为3000sccm的氨气，生长AlGaN材料的插入层4，优选地，插入层4的厚度为2nm。
请再参见图3e，基于MBE工艺，将现在已制成的二极管外延片放入除气腔室中，除气腔室属于MBE设备的预处理和表面分析室，将除气腔室中的温度控制在420℃～480℃范围内，并对二极管外延片进行表面除气处理30min以上，关闭Al源，调试氮气流量稳定在1sccm，保持腔内系统稳定。将除气腔室中的温度升高到730℃，调试等离子发生器功率达到430W后打开Al源挡板，通入流量为6.6×10-8Torr的Al源，生长AlGaN材料的势垒层5，优选地，势垒层5的厚度为25nm。MBE设备的型号例如可以为Pioneer120Advanced PLD System。
具体地，MBE(Molecular Beam Epitaxy，分子束外延技术)，是在超高真空的条件下，把各个组分和掺杂原子(分子)按一定比例构成的晶体以一定的热运动速度喷射到衬底层表面来进行晶体外延生长的技术。MBE设备一般由进样室、预处理和表面分析室以及外延生长室三部分串连构成。超高真空指真空压力不低于1.33×10-8Pa。
步骤3、在势垒层5上表面的一端进行光刻形成P注入区6，在P注入区6的P区注入Mg离子，P注入区6的深度大于插入层4和势垒层5的厚度之和，且小于缓冲层3、插入层4和势垒层5的厚度之和。
请再参见图3f，利用MA6光刻机在势垒层5上表面的一端进行梳状结构光刻形成P注入区6，P注入区6包括P区和N区，通过离子注入机向P区注入Mg离子，N区存在2DEG(二维电子气)，不注入离子。离子注入机的型号例如可以为MT3-R2。
步骤4、在P注入区6的上表面制作掩模，在掩模内沉积阳极金属形成阳电极8。
请再参见图3g，首先在P注入区6的上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为9.0×10-2Pa，利用纯度均为99.999％的钨和金靶材，在此掩模中沉积厚度分别为45nm/200nm的金属W/Au形成阳电极，阳电极的长度小于P注入区6的长度L，再在830摄氏度的高温下进行30s退火。势垒层5与阳电极8的接触面为肖特基接触。
具体地，磁控溅射工艺是物理气相沉积的一种，通过在靶阴极表面引入磁场，利用磁场对带电粒子的约束来提高等离子体密度以增加溅射率，即在低气压下进行高速溅射，多被用于制备金属、半导体和绝缘体等，具有设备简单、易于控制、镀膜面积大和附着力强等优点。
步骤5、在势垒层5远离阳电极8一端的上表面制作掩模，在掩模内沉积阴极金属形成阴电极7。
请再参见图3h，首先，在势垒层5远离阳电极8一端的上表面制作掩模，然后采用磁控溅射工艺将制作完掩模的二极管外延片放置在磁控溅射反应室中，保持反应室压强为9.0×10-2Pa，利用纯度均为99.999％的铝、镆、金和钛靶材，在此掩模中沉积厚度分别为30nm/100nm/30nm/100nm的金属Ti/Al/Mo/Au形成阴电极，再在830摄氏度的高温下进行30s退火。势垒层5与阴电极7的接触面为欧姆接触。
步骤6、在阳电极8、P注入区6、势垒层5和阴电极7的上表面沉积钝化层9。
请再参见图3i，将现在已制成的二极管外延片清洗烘干后放入等离子体化学气相淀积反应室内，在400℃高温下，淀积厚度均为15nm的SiN和SiO2的钝化层9。
步骤7、对阴电极7上的钝化层9进行光刻和刻蚀形成阴极接触孔，对阳电极8上的钝化层9进行光刻和刻蚀形成阳极接触孔。
请再参见图3j，在阴电极7和阳电极8上的钝化层9进行光刻和刻蚀分别形成阴极接触孔和阳极接触孔。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (4)

1.一种基于GaN横向结势垒肖特基二极管，其特征在于，包括：从下至上依次层叠设置的衬底层(1)、成核层(2)、缓冲层(3)、插入层(4)、势垒层(5)和钝化层(9)，所述成核层(2)的材料为AlN或GaN，其厚度为30～90nm，所述缓冲层(3)的材料为GaN，其厚度为0.5～5μm，所述插入层(4)的材料为AlN或AlGaN，其厚度为0.5～2nm，所述势垒层(5)的材料为AlGaN，其厚度为5～25nm，所述钝化层(9)的材料为SiN/SiO2或SiN/HfO2，其厚度为30nm；
P注入区(6)，设置于所述缓冲层(3)、所述插入层(4)和所述势垒层(5)内，位于所述缓冲层(3)、所述插入层(4)和所述势垒层(5)的一端，所述P注入区(6)为梳状结构，所述P注入区(6)包括注入离子的若干P区和未注入离子的若干N区，且每个所述N区设置于两个相邻所述P区之间，所述P区注入的离子为Mg离子，所述N区存在2DEG；
阳电极(8)，位于所述P注入区(6)的上表面；
阴电极(7)，位于所述势垒层(5)的上表面且位于所述势垒层(5)远离所述阳电极(8)的一端；
所述P注入区(6)的下端在所述缓冲层(3)内的深度大于所述缓冲层(3)内的预设厚度，所述预设厚度为形成2DEG的所述缓冲层(3)的厚度；
所述P注入区(6)的长度大于或者等于所述阳电极(8)的长度；
所述势垒层(5)与所述阴电极(7)的接触面为欧姆接触；
所述势垒层(5)与所述阳电极(8)的接触面为肖特基接触。
2.一种基于GaN横向结势垒肖特基二极管的制备方法，用于制备权利要求1所述的基于GaN横向结势垒肖特基二极管，包括：
选取衬底层(1)；
以所述衬底层(1)为基础，从下至上依次层叠淀积成核层(2)、缓冲层(3)、插入层(4)和势垒层(5)；
在所述势垒层(5)上表面的一端进行光刻形成P注入区(6)，在所述P注入区(6)的P区注入Mg离子，所述P注入区(6)的深度大于所述插入层(4)和所述势垒层(5)的厚度之和，且小于所述缓冲层(3)、所述插入层(4)和所述势垒层(5)的厚度之和；
在所述P注入区(6)的上表面制作掩模，在所述掩模内沉积阳极金属形成阳电极(8)；
在所述势垒层(5)远离所述阳电极(8)一端的上表面制作掩模，在所述掩模内沉积阴极金属形成阴电极(7)；
在所述阳电极(8)、所述P注入区(6)、所述势垒层(5)和所述阴电极(7)的上表面沉积钝化层(9)；
对所述阴电极(7)上的所述钝化层(9)进行光刻和刻蚀形成阴极接触孔，对所述阳电极(8)上的所述钝化层(9)进行光刻和刻蚀形成阳极接触孔。
3.根据权利要求2所述的基于GaN横向结势垒肖特基二极管的制备方法，其特征在于，通过在所述掩模内沉积阳极金属形成阳电极(8)，包括：
采用磁控溅射工艺在所述P注入区(6)上表面的所述掩模内沉积阳极金属形成所述阳电极(8)。
4.根据权利要求2所述的基于GaN横向结势垒肖特基二极管的制备方法，其特征在于，通过在所述掩模内沉积阴极金属形成阴电极(7)，包括：
采用磁控溅射工艺在所述势垒层(5)上表面的所述掩模内沉积阴极金属形成所述阴电极(7)。
CN202010887566.6A 2020-08-28 2020-08-28 一种基于GaN的横向结势垒肖特基二极管及其制备方法 Active CN112133761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010887566.6A CN112133761B (zh) 2020-08-28 2020-08-28 一种基于GaN的横向结势垒肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010887566.6A CN112133761B (zh) 2020-08-28 2020-08-28 一种基于GaN的横向结势垒肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN112133761A CN112133761A (zh) 2020-12-25
CN112133761B true CN112133761B (zh) 2022-07-22

Family

ID=73847503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010887566.6A Active CN112133761B (zh) 2020-08-28 2020-08-28 一种基于GaN的横向结势垒肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN112133761B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964192A (zh) * 2021-09-06 2022-01-21 西安电子科技大学 基于非极性GaN的肖特基二极管及其制备方法
CN114400259B (zh) * 2021-12-13 2023-04-11 晶通半导体(深圳)有限公司 结势垒肖特基二极管
CN114864656A (zh) * 2022-04-15 2022-08-05 晶通半导体(深圳)有限公司 氮化镓肖特基二极管
CN114823851A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 氮化镓反向导通晶体管
CN114823849A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 氮化镓反向阻断晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226102A (zh) * 2014-06-25 2016-01-06 辛纳普蒂克斯显像装置合同会社 结势垒肖特基二极管及其制造方法
JP2019176165A (ja) * 2011-05-18 2019-10-10 ローム株式会社 半導体装置
CN110364575A (zh) * 2019-07-23 2019-10-22 中国科学院长春光学精密机械与物理研究所 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN110808279A (zh) * 2019-11-12 2020-02-18 西安电子科技大学 基于F离子保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件
TWI513010B (zh) * 2013-07-18 2015-12-11 Richtek Technology Corp 接面能障蕭特基二極體及其製造方法
US10141456B2 (en) * 2016-10-17 2018-11-27 Fraunhofer Gesellschaft Zur Forderung Der Angew. Forschung E.V. Schottky diode and method for its manufacturing
CN111477690B (zh) * 2020-04-02 2021-05-07 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019176165A (ja) * 2011-05-18 2019-10-10 ローム株式会社 半導体装置
CN105226102A (zh) * 2014-06-25 2016-01-06 辛纳普蒂克斯显像装置合同会社 结势垒肖特基二极管及其制造方法
CN110364575A (zh) * 2019-07-23 2019-10-22 中国科学院长春光学精密机械与物理研究所 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN110808279A (zh) * 2019-11-12 2020-02-18 西安电子科技大学 基于F离子保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法

Also Published As

Publication number Publication date
CN112133761A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
CN112133761B (zh) 一种基于GaN的横向结势垒肖特基二极管及其制备方法
US20220209000A1 (en) High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor
CN109037323B (zh) 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法
CN103137681B (zh) 具有位于源极和漏极之间的岛状件的电路结构
JP7198305B2 (ja) シリコンカーバイド基板に深く注入されたｐ－型層を有する窒化ガリウム高電子移動度トランジスタ
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN114582972B (zh) 一种gaafet器件及其制备方法
CN108417627A (zh) 一种用于制备GaN基高频微波器件的方法
CN105047695A (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
US20220399442A1 (en) Methods of manufacturing semiconductor devices
CN110707157B (zh) 基于P+型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法
US10840334B2 (en) Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
CN110534431A (zh) 基于再生长和离子注入的GaN凹槽阳极肖特基二极管制备方法
JP2022519825A (ja) 埋込みｐ型層を有する第ＩＩＩ族窒化物高電子移動度トランジスタおよびその作製プロセス
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
CN117727756B (zh) 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN117476763B (zh) 一种具有低漏电的e-hemt及制备方法
CN112133762A (zh) 一种基于ScAlN势垒层的肖特基二极管及其制备方法
CN111640671B (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN117012819A (zh) 一种双沟道垂直超结GaN HEMT及制备方法
CN114220871A (zh) 一种具有沟槽隔离层的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
CN117727756A (zh) 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN117476763A (zh) 一种具有低漏电的e-hemt及制备方法
CN115881775A (zh) 功率半导体器件的外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant