CN115881775A - 功率半导体器件的外延片及其制备方法 - Google Patents
功率半导体器件的外延片及其制备方法 Download PDFInfo
- Publication number
- CN115881775A CN115881775A CN202211524561.2A CN202211524561A CN115881775A CN 115881775 A CN115881775 A CN 115881775A CN 202211524561 A CN202211524561 A CN 202211524561A CN 115881775 A CN115881775 A CN 115881775A
- Authority
- CN
- China
- Prior art keywords
- layer
- composite layer
- gan layer
- type doped
- doped gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本公开提供了一种功率半导体器件的外延片及其制备方法，属于半导体技术领域。该制备方法包括提供一衬底；在衬底的一面依次生长第一n型掺杂GaN层、复合层和第二n型掺杂GaN层；生长复合层时，周期性的交替通入以氨气作为载气的Al源、Ga源，直至生长至设定厚度，继而以氨气作为载气，一同通入Al源和Ga源，直至复合层生长完毕。本公开能够改善功率半导体器件中电流分布不均，容易出现电流拥堵的问题。
Description
技术领域
本公开属于半导体技术领域，特别涉及一种功率半导体器件的外延片及其制备方法。
背景技术
功率半导体器件，又称电力电子器件(英文：Power Electronic Device)，是用于电力设备的电能变换和控制电路方面的大功率电子器件(电流为数十至数千安，电压为数百伏以上)。功率半导体器件包括绝缘栅双极性晶体管(英文：Insulated GateBipolarTransistor，简称：IGBT)、金属氧化物半导体场效应晶体管(英文：Metal-Oxide-Semiconductor Field-Effect Transistor，简称：MOSFET)等器件，这些器件底部的外延结构相同。
在相关技术中，功率半导体器件主要包括外延片、欧姆电极和肖特基电极，外延片包括衬底，以及依次在所述衬底的一面生长的第一GaN层和第二GaN层，欧姆电极与第一GaN层连接，肖特基电极与第二GaN层连接。
由于缺少少数载流子的积累和较低的势垒高度，GaN肖特基功率半导体器件在高频领域，较PN结功率半导体器件更有优势。
然而，功率半导体器件中存在电流分布不均匀的问题，容易导致功率半导体器件中电流拥堵。
发明内容
本公开实施例提供了一种功率半导体器件的外延片及其制备方法，能够改善功率半导体器件中电流分布不均，容易出现电流拥堵的问题。所述技术方案如下：
一方面，本公开实施例提供了一种功率半导体器件的外延片的制备方法，包括：
提供一衬底；
在所述衬底的一面依次生长第一n型掺杂GaN层、复合层和第二n型掺杂GaN层；
生长所述复合层时，周期性的交替通入以氨气作为载气的A１源、Ga源，直至生长至设定厚度，继而以氨气作为载气，一同通入A１源和Ga源，直至所述复合层生长完毕。
在本公开的一种实现方式中，所述设定厚度为所述复合层总厚度的0.1-0.5倍，所述复合层总厚度为3nm-15nm。
在本公开的一种实现方式中，生长所述复合层时，温度为1000℃-1200℃，压力为50Torr-150Torr。
在本公开的一种实现方式中，在所述衬底的一面生长缓冲层；
生长所述缓冲层包括：
将温度设定为400℃-600℃，压力设定为400Torr-600Torr，生长出15nm-35nm厚的所述缓冲层；
将温度设定为1000℃-1200℃，压力设定为400Torr-600Torr，对所述缓冲层进行5min-10min的退火处理。
在本公开的一种实现方式中，在所述衬底的一面生长u型GaN层；
生长所述u型GaN层包括：
将温度设定为1000℃-1100℃，压力设定为100Torr-500Torr，生长出0.5um-2um的所述u型GaN层。
在本公开的一种实现方式中，生长第一n型掺杂GaN层包括：
将温度设定为1000℃-1200℃，压力设定为100Torr-500Torr，生长出1um-5um的所述第一n型掺杂GaN层，所述第一n型掺杂GaN层的Si掺杂浓度为1017cm-3-1019cm-3。
在本公开的一种实现方式中，生长第二n型掺杂GaN层包括：
将温度设定为1000℃-1200℃，压力设定为100Torr-500Torr，生长出1um-5um的所述第二n型掺杂GaN层，所述第二n型掺杂GaN层的Si掺杂浓度为1015cm-3-1017cm-3。
另一方面，本公开实施例提供了一种功率半导体器件的外延片，包括衬底，以及依次生长在所述衬底一面的第一n型掺杂GaN层、复合层和第二n型掺杂GaN层，所述复合层包括N个依次周期性层叠的AlN层和GaN层，以及一个AlGaN层，其中，N为大于等于1的整数。
在本公开的一种实现方式中，所述复合层的总厚度为3nm-15nm。
在本公开的一种实现方式中，N个依次周期性层叠的AlN层和GaN层的总厚度为所述复合层的总厚度的0.1-0.5倍。
本公开实施例提供的技术方案带来的有益效果是：
在通过本公开实施例提供的制备方法来制备功率半导体器件的外延片时，在第一n型掺杂GaN层和第二n型掺杂GaN层之间生长有复合层。并且，在生长复合层时，先以氨气作为载气，周期性的交替通入Al源和Ga源，从而形成依次周期性层叠的AlN层和GaN层，直至生长至设定厚度，然后再以氨气作为载气，一同通入Al源和Ga源，从而形成一个AlGaN层，直至所述复合层生长完毕。如此生长复合层，使得复合层厚度非均匀性分布，一方面改善自由电子的空间分布，另一方面AlGaN和GaN的压电极化促进电子的平面快速铺展，在维持较小漏电时，实现击穿电压的提升。
也就是说，通过本公开实施例提供的制备方法，制备出的功率半导体器件的外延片，能够改善功率半导体器件中电流分布不均，容易出现电流拥堵的问题。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种功率半导体器件的外延片的制备方法的流程图；
图2是本公开实施例提供的另一种功率半导体器件的外延片的制备方法的流程图；
图3是本公开实施例提供的外延片的制备过程示意图；
图4是本公开实施例提供的外延片的制备过程示意图；
图5是本公开实施例提供的外延片的制备过程示意图；
图6是本公开实施例提供的外延片的制备过程示意图；
图7是本公开实施例提供的外延片的制备过程示意图；
图8是本公开实施例提供的复合层的制备过程示意图；
图9是本公开实施例提供的外延片的制备过程示意图。
图中各符号表示含义如下：
10、衬底；
20、缓冲层；
30、u型GaN层；
40、第一n型掺杂GaN层；
50、复合层；
510、AlN层；520、GaN层；530、AlGaN层；
60、第二n型掺杂GaN层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
功率半导体器件，又称电力电子器件(英文：Power Electronic Device)，是用于电力设备的电能变换和控制电路方面的大功率电子器件(电流为数十至数千安，电压为数百伏以上)。功率半导体器件包括绝缘栅双极性晶体管(英文：Insulated GateBipolarTransistor，简称：IGBT)、金属氧化物半导体场效应晶体管(英文：Metal-Oxide-Semiconductor Field-Effect Transistor，简称：MOSFET)等器件，这些器件底部的外延结构相同。
在相关技术中，功率半导体器件主要包括外延片、欧姆电极和肖特基电极，外延片包括衬底10，以及依次在衬底10的一面生长的第一GaN层和第二GaN层，欧姆电极与第一GaN层连接，肖特基电极与第二GaN层连接。
由于缺少少数载流子的积累和较低的势垒高度，GaN肖特基功率半导体器件在高频领域，较PN结功率半导体器件更有优势。
然而，功率半导体器件中存在电流分布不均匀的问题，容易导致功率半导体器件中电流拥堵。
为了解决上述技术问题，本公开实施例提供了一种功率半导体器件的外延片的制备方法，图1为该制备方法的流程图，参见图1，在本实施例中，该制备方法包括：
步骤101：提供一衬底10。
步骤102：在衬底10的一面依次生长第一n型掺杂GaN层40、复合层50和第二n型掺杂GaN层60。
在步骤102中，生长复合层50时，周期性的交替通入以氨气作为载气的Al源、Ga源，直至生长至设定厚度，继而以氨气作为载气，一同通入Al源和Ga源，直至复合层50生长完毕。
在通过本公开实施例提供的制备方法来制备功率半导体器件的外延片时，在第一n型掺杂GaN层40和第二n型掺杂GaN层60之间生长有复合层50。并且，在生长复合层50时，先以氨气作为载气，周期性的交替通入Al源和Ga源，从而形成依次周期性层叠的AlN层和GaN层，直至生长至设定厚度，然后再以氨气作为载气，一同通入Al源和Ga源，从而形成一个AlGaN层，直至复合层50生长完毕。如此生长复合层50，使得复合层50厚度非均匀性分布，一方面改善自由电子的空间分布，另一方面AlGaN和GaN的压电极化促进电子的平面快速铺展，在维持较小漏电时，实现击穿电压的提升。
也就是说，通过本公开实施例提供的制备方法，制备出的功率半导体器件的外延片，能够改善功率半导体器件中电流分布不均，容易出现电流拥堵的问题。
图2为本公开实施例提供的另一种功率半导体器件的外延片的制备方法，图2为该制备方法的流程图，参见图2，在本实施例中，该制备方法包括：
步骤201：提供一衬底10(参见图3)。
示例性的，衬底10可以是蓝宝石、硅片、单晶材料或复合工程基板中的一种。衬底10的尺寸为2inch-8inch。容易理解的是，衬底10的种类和尺寸，均能够根据实际需求进行选择，本公开对此不作限制。
在步骤201中，将衬底10置于外延设备腔体内进行镀膜。
示例性的，在镀膜的过程中，采用高温1000℃氢气气氛，进行原位处理5min-10min。
示例性的，外延设备为MOCVD(Metal-organic Chemical Vapor Deposition，金属有机物化学气相沉积)设备、CVD(Chemical Vapor Deposition，化学气相沉积)设备、PLD(真空镀膜)设备、MBE(Molecular Beam Epitaxy，分子束外延)设备、LPE(Liquid PhaseEpitaxial，液相外延)设备中的一种。
在一些示例中，外延设备为金属有机物化学气相沉积设备。
步骤202：在衬底10的一面生长缓冲层20(参见图4)。
在步骤202中，将温度设定为400℃-600℃，压力设定为400Torr-600Torr，生长出15nm-35nm厚的缓冲层20。
在一些示例中，在生长出缓冲层20后，将温度设定为1000℃-1200℃，压力设定为400Torr-600Torr，对缓冲层20进行5min-10min的退火处理。
在上述实现方式中，生长缓冲层20时的温度和压力，均是出于对结晶核的密度和后续生长方式来设计的。将生长缓冲层20时的温度和压力设计为以上数值，能够有效的保证缓冲层20的质量，对消除衬底10与u型GaN层30之间的晶格失配具有较好的效果。
步骤203：在缓冲层20背离衬底10的一面生长u型GaN层30(参见图5)。
在步骤203中，将温度设定为1000℃-1100℃，压力设定为100Torr-500Torr，生长出0.5um-2um的u型GaN层30。
在上述实现方式中，生长高质量的u型GaN层30需要适宜的生长温度和压力，将生长u型GaN层30的温度和压力设计为以上数值，能够得到均匀性好、质量优的u型GaN层30。
步骤204：在u型GaN层30背离衬底10的一面生长第一n型掺杂GaN层40(参见图6)。
在步骤204中，将温度设定为1000℃-1200℃，压力设定为100Torr-500Torr，生长出1um-5um的第一n型掺杂GaN层40。
在上述实现方式中，生长高质量的第一n型掺杂GaN层40需要适宜的生长温度和压力，将生长第一n型掺杂GaN层40的温度和压力设计为以上数值，能够得到均匀性好、质量优的第一n型掺杂GaN层40，如此一来，有利于实现高质量外延薄膜的生长。
示例性的，第一n型掺杂GaN层40为n型重掺GaN层，其Si掺杂浓度为1017cm-3-1019cm-3。
将第一n型掺杂GaN层40的Si掺杂浓度设计为上述数值，能够更进一步的提高第一n型掺杂GaN层40的生长质量。
步骤205：周期性的交替通入以氨气作为载气的Al源、Ga源，直至生长至设定厚度。
示例性的，设定厚度为复合层50总厚度的0.1-0.5倍，设定厚度为N个依次周期性层叠的AlN层510和GaN层520的总厚度。
在上述实现方式中，周期性的交替通入Al源和Ga源，可能会对复合层50的生长效率产生一定的影响。因此，将设定厚度设计为复合层50总厚度的0.1-0.5倍，既能够达到改善自由电子的空间分布，实现击穿电压的提升的效果，又能够避免过多的影响到复合层50的生长效率。
在一些示例中，设定厚度为复合层50总厚度的三分之一。如此设计，能够较好的平衡周期性的交替通入Al源和Ga源的效果与复合层50的生长效率。
步骤206：以氨气作为载气，一同通入Al源和Ga源，直至复合层50生长完毕(参见图7)。
示例性的，复合层50总厚度为3nm-15nm，复合层50总厚度包括了N个依次周期性层叠的AlN层510和GaN层520的总厚度，以及一个AlGaN层530的厚度。
示例性的，复合层50的Al摩尔含量为0.07-0.30。
在步骤205和步骤206中，将温度设定为1000℃-1200℃，压力设定为50Torr-150Torr，生长出总厚度为3nm-15nm的复合层50。
在上述实现方式中，生长高质量的复合层50需要适宜的生长温度和压力，将生长复合层50的温度和压力设计为以上数值，能够得到均匀性好、质量优的复合层50。
图8是复合层的制备过程示意图，结合图8，在本实施例中，步骤205和步骤206通过以下方式执行：
首先，以氨气作为载气，通入一段时间的Al源。
接着，停止通入氨气和Al源，单独通入Ga源。
然后，重复上述两步，直至复合层50生长至设定厚度，也即自身总厚度的三分之一。
最后，以氨气作为载气，一同通入Al源和Ga源，直至复合层50生长完毕。
如此生长复合层50，使得复合层50厚度非均匀性分布，一方面改善自由电子的空间分布，另一方面AlGaN和GaN的压电极化促进电子的平面快速铺展，在维持较小漏电时，实现击穿电压的提升。
步骤207：在复合层50背离衬底10的一面生长第二n型掺杂GaN层60(参见图9)。
在步骤207中，将温度设定为1000℃-1200℃，压力设定为100Torr-500Torr，生长出1um-5um的第二n型掺杂GaN层60。
在上述实现方式中，生长高质量的第二n型掺杂GaN层60需要适宜的生长温度和压力，将生长第二n型掺杂GaN层60的温度和压力设计为以上数值，能够得到均匀性好、质量优的第二n型掺杂GaN层60，如此一来，有利于实现高质量外延薄膜的生长。
示例性的，第二n型掺杂GaN层60为n型轻掺GaN层，其Si掺杂浓度为1015cm-3-1017cm-3。
将第二n型掺杂GaN层60的Si掺杂浓度设计为上述数值，能够更进一步的提高第二n型掺杂GaN层60的生长质量。
在通过本公开实施例提供的制备方法来制备功率半导体器件的外延片时，在第一n型掺杂GaN层40和第二n型掺杂GaN层60之间生长有复合层50。并且，在生长复合层50时，先以氨气作为载气，周期性的交替通入Al源和Ga源，直至生长至设定厚度，然后再以氨气作为载气，一同通入Al源和Ga源，直至复合层50生长完毕。如此生长复合层50，使得复合层50厚度非均匀性分布，一方面改善自由电子的空间分布，另一方面AlGaN和GaN的压电极化促进电子的平面快速铺展，在维持较小漏电时，实现击穿电压的提升。
也就是说，通过本公开实施例提供的制备方法，制备出的功率半导体器件的外延片，能够改善功率半导体器件中电流分布不均，容易出现电流拥堵的问题。
图9为本公开实施例提供的一种功率半导体器件的外延片的结构示意图，结合图9，在本实施例中，该外延片包括衬底10，以及依次生长在衬底10一面的u型GaN层30和第一n型掺杂GaN层40、复合层50和第二n型掺杂GaN层60，复合层50包括N个依次周期性层叠的AlN层510和GaN层520，以及一个AlGaN层530，其中，N为大于等于1的整数。
在本实施例中，该外延片采用图1或2所示的制备方法制备。
由于在第一n型掺杂GaN层40和第二n型掺杂GaN层60之间生长有复合层50，并且，在生长复合层50时，先以氨气作为载气，周期性的交替通入Al源和Ga源，直至生长至设定厚度，然后再以氨气作为载气，一同通入Al源和Ga源，直至复合层50生长完毕。如此生长复合层50，使得复合层50厚度非均匀性分布，一方面改善自由电子的空间分布，另一方面AlGaN和GaN的压电极化促进电子的平面快速铺展，在维持较小漏电时，实现击穿电压的提升。
也就是说，本公开实施例提供的外延片，能够改善功率半导体器件中电流分布不均，容易出现电流拥堵的问题。
在本实施例中，缓冲层20的厚度为15nm-35nm，u型GaN层30的厚度为0.5um-2um，第一n型掺杂GaN层40的厚度为1um-5um，复合层50的厚度为3nm-15nm，第二n型掺杂GaN层60的厚度为1um-5um。
在上述实现方式中，将缓冲层20、u型GaN层30、第一n型掺杂GaN层40、复合层50和第二n型掺杂GaN层60的厚度设计为如上数值，既能够保证功率半导体器件的质量，又能够保证功率半导体器件的制备速率。
在本实施例中，第一n型掺杂GaN层40的Si掺杂浓度为1017cm-3-1019cm-3，第二n型掺杂GaN层60的Si掺杂浓度为1015cm-3-1017cm-3。
在上述实现方式中，将第一n型掺杂GaN层40和第二n型掺杂GaN层60的Si掺杂浓度设计为上述数值，能够有效的提高第二n型掺杂GaN层60的生长质量，从而有利于提高功率半导体器件的质量。
在本实施例中，复合层50的总厚度为3nm-15nm，N个依次周期性层叠的AlN层510和GaN层520的总厚度为复合层50的总厚度的0.1-0.5倍。
在上述实现方式中，周期性的交替通入Al源和Ga源，可能会对复合层50的生长效率产生一定的影响。因此，将N个依次周期性层叠的AlN层510和GaN层520的总厚度设计为复合层50总厚度的0.1-0.5倍，既能够达到改善自由电子的空间分布，实现击穿电压的提升的效果，又能够避免过多的影响到复合层50的生长效率。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种功率半导体器件的外延片的制备方法，其特征在于，包括：
提供一衬底(10)；
在所述衬底(10)的一面依次生长第一n型掺杂GaN层(40)、复合层(50)和第二n型掺杂GaN层(60)；
生长所述复合层(50)时，周期性的交替通入以氨气作为载气的Al源、Ga源，直至生长至设定厚度，继而以氨气作为载气，一同通入Al源和Ga源，直至所述复合层(50)生长完毕。
2.根据权利要求1所述的制备方法，其特征在于，所述设定厚度为所述复合层(50)总厚度的0.1-0.5倍，所述复合层(50)总厚度为3nm-15nm。
3.根据权利要求1所述的制备方法，其特征在于，生长所述复合层(50)时，温度为1000℃-1200℃，压力为50Torr-150Torr。
4.根据权利要求1所述的制备方法，其特征在于，在所述衬底(10)的一面生长缓冲层(20)；
生长所述缓冲层(20)包括：
将温度设定为400℃-600℃，压力设定为400Torr-600Torr，生长出15nm-35nm厚的所述缓冲层(20)；
将温度设定为1000℃-1200℃，压力设定为400Torr-600Torr，对所述缓冲层(20)进行5min-10min的退火处理。
5.根据权利要求1所述的制备方法，其特征在于，在所述衬底(10)的一面生长u型GaN层(30)；
生长所述u型GaN层(30)包括：
将温度设定为1000℃-1100℃，压力设定为100Torr-500Torr，生长出0.5um-2um的所述u型GaN层(30)。
6.根据权利要求1所述的制备方法，其特征在于，生长第一n型掺杂GaN层(40)包括：
将温度设定为1000℃-1200℃，压力设定为100Torr-500Torr，生长出1um-5um的所述第一n型掺杂GaN层(40)，所述第一n型掺杂GaN层(40)的Si掺杂浓度为1017cm-3-1019cm-3。
7.根据权利要求1所述的制备方法，其特征在于，生长第二n型掺杂GaN层(60)包括：
将温度设定为1000℃-1200℃，压力设定为100Torr-500Torr，生长出1um-5um的所述第二n型掺杂GaN层(60)，所述第二n型掺杂GaN层(60)的Si掺杂浓度为1015cm-3-1017cm-3。
8.一种功率半导体器件的外延片，其特征在于，包括衬底(10)，以及依次生长在所述衬底(10)一面的第一n型掺杂GaN层(40)、复合层(50)和第二n型掺杂GaN层(60)，所述复合层(50)包括N个依次周期性层叠的AlN层(510)和GaN层(520)，以及一个AlGaN层(530)，其中，N为大于等于1的整数。
9.根据权利要求8所述的外延片，其特征在于，所述复合层(50)的总厚度为3nm-15nm。
10.根据权利要求8所述的外延片，其特征在于，N个依次周期性层叠的AlN层(510)和GaN层(520)的总厚度为所述复合层(50)的总厚度的0.1-0.5倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211524561.2A CN115881775A (zh) | 2022-11-30 | 2022-11-30 | 功率半导体器件的外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211524561.2A CN115881775A (zh) | 2022-11-30 | 2022-11-30 | 功率半导体器件的外延片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881775A true CN115881775A (zh) | 2023-03-31 |
Family
ID=85765123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211524561.2A Pending CN115881775A (zh) | 2022-11-30 | 2022-11-30 | 功率半导体器件的外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881775A (zh) |
-
2022
- 2022-11-30 CN CN202211524561.2A patent/CN115881775A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1655766B1 (en) | Substrate for growth of nitride semiconductor | |
| US8030164B2 (en) | Compound semiconductor structure | |
| WO2019144915A1 (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| CN116314278B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| CN112133761B (zh) | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 | |
| CN113054002B (zh) | 一种增强型高迁移率氮化镓半导体器件及其制备方法 | |
| CN116960173B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| JP2019534583A (ja) | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 | |
| CN110137244B (zh) | GaN基自支撑衬底的垂直结构HEMT器件及制备方法 | |
| CN111180527A (zh) | 一种GaN基PN二极管及其制备方法 | |
| CN111009468A (zh) | 一种半导体异质结构制备方法及其用途 | |
| CN112687525B (zh) | 一种提高超薄氮化镓场效应管晶体质量的外延方法 | |
| CN116646248A (zh) | 一种外延片制备方法及其外延片、高电子迁移率晶体管 | |
| CN116288688A (zh) | GaN高阻层制备方法及GaN的HEMT器件制备方法 | |
| CN111009579A (zh) | 半导体异质结构及半导体器件 | |
| CN115565876A (zh) | 基于硅衬底的氮化物外延结构及其制作方法和半导体器件 | |
| CN115881775A (zh) | 功率半导体器件的外延片及其制备方法 | |
| JP2004128415A (ja) | トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法 | |
| CN210837767U (zh) | 一种GaN基HEMT器件 | |
| CN113675260A (zh) | 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法 | |
| CN111640672A (zh) | 增强型氮化镓基高电子迁移率晶体管及其制备方法 | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| CN116153970B (zh) | 半导体外延结构及制备方法和半导体器件 | |
| CN109545921B (zh) | 一种led芯片、led外延片及其制备方法 | |
| KR20100105073A (ko) | 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |